JPH07280880A - Ｉｃの静止時電源電流試験装置 - Google Patents
Ｉｃの静止時電源電流試験装置Info
- Publication number
- JPH07280880A JPH07280880A JP6087412A JP8741294A JPH07280880A JP H07280880 A JPH07280880 A JP H07280880A JP 6087412 A JP6087412 A JP 6087412A JP 8741294 A JP8741294 A JP 8741294A JP H07280880 A JPH07280880 A JP H07280880A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- sample clock
- supply current
- sample
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、試験パターンの発生を通常の速度
で発生させながら、被試験ＩＣの静止時の電源電流異常
を検出することを目的としている。 【構成】 被試験ＩＣに与える動作信号、電源電流測定
回路のマスク信号及びサンプルクロック発生器をスター
トさせるサンプルクロックスタート信号を発生するタイ
ミングジェネレータを設け、タイミングジェネレータと
同期したクロックを発生するクロック発生器を設け、サ
ンプルクロックの数を設定するバーストカウンタを設
け、サンプルクロックスタートからバーストカウンタで
ストップするまでサンプルクロックを発生するサンプル
クロック発生器を設ける。電流検出出力から得られるア
ナログの電流値をサンプルクロック毎に波形デジタイザ
でデジタルに変換し、デジタルに変換したサンプルクロ
ック毎の電流値をメモリに記憶し、メモリに記憶した電
源電流の下降曲線から、デジタル信号処理装置で、静止
時の電流値を計算で求める。
で発生させながら、被試験ＩＣの静止時の電源電流異常
を検出することを目的としている。 【構成】 被試験ＩＣに与える動作信号、電源電流測定
回路のマスク信号及びサンプルクロック発生器をスター
トさせるサンプルクロックスタート信号を発生するタイ
ミングジェネレータを設け、タイミングジェネレータと
同期したクロックを発生するクロック発生器を設け、サ
ンプルクロックの数を設定するバーストカウンタを設
け、サンプルクロックスタートからバーストカウンタで
ストップするまでサンプルクロックを発生するサンプル
クロック発生器を設ける。電流検出出力から得られるア
ナログの電流値をサンプルクロック毎に波形デジタイザ
でデジタルに変換し、デジタルに変換したサンプルクロ
ック毎の電流値をメモリに記憶し、メモリに記憶した電
源電流の下降曲線から、デジタル信号処理装置で、静止
時の電流値を計算で求める。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ回路の短絡故
障のように信号出力端の観測では発見しにくい故障を、
ＩＣの電源を流れる電流の異常により高速に検出する、
ＩＣの静止時電源電流試験装置に関するものである。
障のように信号出力端の観測では発見しにくい故障を、
ＩＣの電源を流れる電流の異常により高速に検出する、
ＩＣの静止時電源電流試験装置に関するものである。
【０００２】
【従来の技術】ＩＣの静止時電源電流試験装置は、被試
験ＩＣの電源電流を回路動作していない状態で測定する
ことにより故障を発見しようとする装置である。特にＣ
ＭＯＳ回路の場合、回路動作していない場合の電源電流
は非常に小さいため、静止時の異常な電流値を観測する
ことは、故障検出率の向上に有効な手法である。例えば
一つの例として正常動作時の静止時にはほとんど電源電
流が流れないＩＣにおいて、電源との短絡により異常電
流が生じた場合には、静止時の電源電流の測定により故
障を検出することができる。また、適当な入力試験パタ
ーンにより正常時と異常時の、静止時の電流差が大きい
テストパターンを求めることができれば、その動的な開
放、短絡などの故障を検出できる。
験ＩＣの電源電流を回路動作していない状態で測定する
ことにより故障を発見しようとする装置である。特にＣ
ＭＯＳ回路の場合、回路動作していない場合の電源電流
は非常に小さいため、静止時の異常な電流値を観測する
ことは、故障検出率の向上に有効な手法である。例えば
一つの例として正常動作時の静止時にはほとんど電源電
流が流れないＩＣにおいて、電源との短絡により異常電
流が生じた場合には、静止時の電源電流の測定により故
障を検出することができる。また、適当な入力試験パタ
ーンにより正常時と異常時の、静止時の電流差が大きい
テストパターンを求めることができれば、その動的な開
放、短絡などの故障を検出できる。
【０００３】図３に被試験ＩＣ１０の電源電流を測定す
る回路ブロック図と電流検出出力波形図を示す。電源ド
ライバ２０の出力は、被試験ＩＣ１０を駆動するのに充
分な程度に出力インピーダンスが低い。電源ドライバ２
０と被試験ＩＣ１０の間には、抵抗Ｒが直列に接続され
ており、この抵抗Ｒによる、電源ドライバ２０の出力電
圧の電源電圧に対する電圧変化が電流の変化を表してい
る。増幅器３０は、電源ドライバ２０の出力と電源電圧
の差を増幅し、電流検出値を出力している。抵抗Ｒに
は、被試験ＩＣの異常により電源ドライバ２０の出力電
圧が飽和しないように、ダイオードＤ１とダイオードＤ
２が並列に接続される。また、電源ドライバ２０の出力
電圧の変化を更に小さくするため、マスク信号で動作す
るアナログスイッチＳＷが抵抗Ｒに並列に接続される。
コンデンサＣは、被試験ＩＣ１０が動作した時に電源ラ
インのインピーダンスを低下させるためのもので、被試
験ＩＣ１０の近辺に取り付ける。
る回路ブロック図と電流検出出力波形図を示す。電源ド
ライバ２０の出力は、被試験ＩＣ１０を駆動するのに充
分な程度に出力インピーダンスが低い。電源ドライバ２
０と被試験ＩＣ１０の間には、抵抗Ｒが直列に接続され
ており、この抵抗Ｒによる、電源ドライバ２０の出力電
圧の電源電圧に対する電圧変化が電流の変化を表してい
る。増幅器３０は、電源ドライバ２０の出力と電源電圧
の差を増幅し、電流検出値を出力している。抵抗Ｒに
は、被試験ＩＣの異常により電源ドライバ２０の出力電
圧が飽和しないように、ダイオードＤ１とダイオードＤ
２が並列に接続される。また、電源ドライバ２０の出力
電圧の変化を更に小さくするため、マスク信号で動作す
るアナログスイッチＳＷが抵抗Ｒに並列に接続される。
コンデンサＣは、被試験ＩＣ１０が動作した時に電源ラ
インのインピーダンスを低下させるためのもので、被試
験ＩＣ１０の近辺に取り付ける。
【０００４】
【発明が解決しようとする課題】以上説明したように、
ＩＣの電源に流れる静止時の電流を測定して、異常を検
出する方法は有用である。しかし、従来の回路では、Ｉ
Ｃの動作終了後、静止時の電流値が安定するまでに数十
μｓの時間を必要としており、試験パターンの間隔を数
十μｓ程度に下げなければならず、試験時間が長くな
る。また、試験パターンの間隔が大きいため、通常の速
度でのみ発生する故障を発見できない欠点がある。本発
明は、試験パターンの発生を低速にすることなく、通常
の速度で発生させながら、被試験ＩＣの静止時の電源電
流異常を検出することを目的としている。
ＩＣの電源に流れる静止時の電流を測定して、異常を検
出する方法は有用である。しかし、従来の回路では、Ｉ
Ｃの動作終了後、静止時の電流値が安定するまでに数十
μｓの時間を必要としており、試験パターンの間隔を数
十μｓ程度に下げなければならず、試験時間が長くな
る。また、試験パターンの間隔が大きいため、通常の速
度でのみ発生する故障を発見できない欠点がある。本発
明は、試験パターンの発生を低速にすることなく、通常
の速度で発生させながら、被試験ＩＣの静止時の電源電
流異常を検出することを目的としている。
【０００５】
【課題を解決するための手段】被試験ＩＣに与える動作
信号、電源電流測定回路のマスク信号及びサンプルクロ
ック発生器をスタートさせるサンプルクロックスタート
信号を発生するタイミングジェネレータを設ける。そし
て、タイミングジェネレータと同期したクロックを発生
するクロック発生器を設ける。サンプルクロックスター
ト信号でカウントを開始するサンプルクロックの数を設
定するバーストカウンタを設け、サンプルクロックスタ
ートからバーストカウンタでストップするまでサンプル
クロックを発生するサンプルクロック発生器を設ける。
電流検出出力から得られるアナログの電流値をサンプル
クロック毎に波形デジタイザでデジタルに変換し、デジ
タルに変換されたサンプルクロック毎の電流値をメモリ
に記憶し、メモリに記憶した電源電流の下降曲線から、
デジタル信号処理装置で、静止時の電流値を計算で求め
る。
信号、電源電流測定回路のマスク信号及びサンプルクロ
ック発生器をスタートさせるサンプルクロックスタート
信号を発生するタイミングジェネレータを設ける。そし
て、タイミングジェネレータと同期したクロックを発生
するクロック発生器を設ける。サンプルクロックスター
ト信号でカウントを開始するサンプルクロックの数を設
定するバーストカウンタを設け、サンプルクロックスタ
ートからバーストカウンタでストップするまでサンプル
クロックを発生するサンプルクロック発生器を設ける。
電流検出出力から得られるアナログの電流値をサンプル
クロック毎に波形デジタイザでデジタルに変換し、デジ
タルに変換されたサンプルクロック毎の電流値をメモリ
に記憶し、メモリに記憶した電源電流の下降曲線から、
デジタル信号処理装置で、静止時の電流値を計算で求め
る。
【０００６】
【作用】以上説明した手段により、静止時の電流値が安
定する数十μｓの時間を待たず、電流の下降曲線から計
算により得た静止時の電流値によって、目的とする被試
験ＩＣの静止時の電源電流異常を検出できる。
定する数十μｓの時間を待たず、電流の下降曲線から計
算により得た静止時の電流値によって、目的とする被試
験ＩＣの静止時の電源電流異常を検出できる。
【０００７】
【実施例】図１に本発明の回路ブロック図を、図２にそ
のタイミング図を示す。図２に示すように、被試験ＩＣ
を動作させると、動作と同時にパルス状の電流が電源に
流れる。このとき、電流検出回路の飽和を防ぐため、マ
スク信号が出力され、電流検出出力の電圧を制限する。
電源電流値が下降する時点でマスク信号を解除し、複数
のサンプルクロックを出力する。このサンプルクロック
により、電源電流の下降曲線が得られ。その曲線から静
止時の電流を計算により求める。
のタイミング図を示す。図２に示すように、被試験ＩＣ
を動作させると、動作と同時にパルス状の電流が電源に
流れる。このとき、電流検出回路の飽和を防ぐため、マ
スク信号が出力され、電流検出出力の電圧を制限する。
電源電流値が下降する時点でマスク信号を解除し、複数
のサンプルクロックを出力する。このサンプルクロック
により、電源電流の下降曲線が得られ。その曲線から静
止時の電流を計算により求める。
【０００８】図１は、以上の手順を実現する回路ブロッ
クである。タイミングジェネレータ４６は、被試験ＩＣ
に与える動作信号に同期しており、電源電流測定回路の
マスク信号の発生及びサンプルクロック発生器４１をス
タートさせるサンプルクロックスタート信号を発生し、
クロック発生器４０のクロックとも同期している。マス
ク信号が終了すると、サンプルクロック発生器４１をス
タートし、バーストカウンタ４２に設定された数だけサ
ンプルクロックを発生する。サンプルクロックは、波形
デジタイザ４３に入力し、アナログ値である電源電流の
下降曲線を各サンプル時毎にデジタル値に変換する。デ
ジタル値に変換された電流値は、メモリ４４に記憶さ
れ、デジタル信号処理装置４５により、静止時の電流を
計算により求める。
クである。タイミングジェネレータ４６は、被試験ＩＣ
に与える動作信号に同期しており、電源電流測定回路の
マスク信号の発生及びサンプルクロック発生器４１をス
タートさせるサンプルクロックスタート信号を発生し、
クロック発生器４０のクロックとも同期している。マス
ク信号が終了すると、サンプルクロック発生器４１をス
タートし、バーストカウンタ４２に設定された数だけサ
ンプルクロックを発生する。サンプルクロックは、波形
デジタイザ４３に入力し、アナログ値である電源電流の
下降曲線を各サンプル時毎にデジタル値に変換する。デ
ジタル値に変換された電流値は、メモリ４４に記憶さ
れ、デジタル信号処理装置４５により、静止時の電流を
計算により求める。
【０００９】
【発明の効果】本発明は、以上説明したように構成され
ているので、試験パターンの間隔を大きくする必要が無
く、通常の速度でＩＣの静止時電源電流を観測できる。
このため、試験時間が短縮され、通常の速度でのみ発生
する故障を発見でき、有効である。
ているので、試験パターンの間隔を大きくする必要が無
く、通常の速度でＩＣの静止時電源電流を観測できる。
このため、試験時間が短縮され、通常の速度でのみ発生
する故障を発見でき、有効である。
【図１】本発明の回路ブロック図である。
【図２】本発明のタイミング図である。
【図３】電源電流検出回路のブロック図である。
１０ 被試験ＩＣ ２０ 電源ドライバ ３０ 増幅器 ４０ クロック発生器 ４１ サンプルクロック発生器 ４２ バーストカウンタ ４３ 波形デジタイザ ４４ メモリ ４５ デジタル信号処理装置 ４６ タイミングジェネレータ
Claims (1)
- 【請求項１】 被試験ＩＣ（１０）に与える動作信号、
電源電流測定回路のマスク信号の発生及びサンプルクロ
ック発生器（４１）をスタートさせるサンプルクロック
スタート信号を発生するタイミングジェネレータ（４
６）と、 タイミングジェネレータ（４６）と同期したクロックを
発生するクロック発生器（４０）と、 サンプルクロックスタート信号でカウントを開始するサ
ンプルクロックの数を設定するバーストカウンタ（４
２）と、 サンプルクロックスタートからバーストカウンタでスト
ップするまでサンプルクロックを発生するサンプルクロ
ック発生器（４１）と、 電流検出出力から得られるアナログの電流値をサンプル
クロック毎にデジタルに変換する波形デジタイザ（４
３）と、 デジタルに変換されたサンプルクロック毎の電流値を記
憶するメモリ（４４）と、 電源電流の下降曲線から静止時の電流値を計算で求める
デジタル信号処理装置（４５）と、 以上を具備することを特徴とするＩＣの静止時電源電流
試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087412A JPH07280880A (ja) | 1994-04-04 | 1994-04-04 | Ｉｃの静止時電源電流試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087412A JPH07280880A (ja) | 1994-04-04 | 1994-04-04 | Ｉｃの静止時電源電流試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07280880A true JPH07280880A (ja) | 1995-10-27 |
Family
ID=13914169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6087412A Pending JPH07280880A (ja) | 1994-04-04 | 1994-04-04 | Ｉｃの静止時電源電流試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07280880A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949798A (en) * | 1996-02-06 | 1999-09-07 | Nec Corporation | Integrated circuit fault testing system based on power spectrum analysis of power supply current |
| US6996489B2 (en) | 2000-03-03 | 2006-02-07 | Nec Corporation | Method and apparatus for sampling a power supply current of an integrated circuit, and storage medium onto which is recorded a control program therefor |
-
1994
- 1994-04-04 JP JP6087412A patent/JPH07280880A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949798A (en) * | 1996-02-06 | 1999-09-07 | Nec Corporation | Integrated circuit fault testing system based on power spectrum analysis of power supply current |
| US6996489B2 (en) | 2000-03-03 | 2006-02-07 | Nec Corporation | Method and apparatus for sampling a power supply current of an integrated circuit, and storage medium onto which is recorded a control program therefor |
| US7483799B2 (en) | 2000-03-03 | 2009-01-27 | Nec Corporation | Method and apparatus for sampling a power supply current of an integrated circuit, and storage medium onto which is recorded a control program therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783243B2 (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| JP2001355840A (ja) | 火炎用測定装置 | |
| JPH07280880A (ja) | Ｉｃの静止時電源電流試験装置 | |
| JP2000292463A (ja) | 電流測定装置 | |
| JP3092590B2 (ja) | 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体 | |
| JPH09166631A (ja) | Ｐｃｂの手動素子分離測定回路 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP2000258490A (ja) | デバイステストシステム | |
| JP2741131B2 (ja) | 電源監視レコーダ | |
| JP3089893B2 (ja) | Ａｅセンサの検査装置 | |
| GB2307051B (en) | An equipment for testing electronic circuitry | |
| JPH0231173A (ja) | 立上り時間計測回路 | |
| JP3630780B2 (ja) | 保護継電器の試験装置 | |
| JPH0452580A (ja) | バーイン装置 | |
| JP2018084468A (ja) | ダイナミックバーンイン装置及びそのための制御装置 | |
| JPH11160385A (ja) | 部分放電監視装置 | |
| KR0129475B1 (ko) | 아날로그/디지탈 변환기의 전원 노이즈 제거회로 | |
| JP2000009791A (ja) | 半導体試験装置用バイアス電源回路 | |
| KR0132455Y1 (ko) | 인써킷테스터의 동기제어회로 | |
| JP2900448B2 (ja) | 漏電検出装置 | |
| JPS5784163A (en) | Inspecting method for complementary mos integrated circuit | |
| JPS6279377A (ja) | タイミング発生回路自己診断装置 | |
| JPH04249779A (ja) | 半導体のテスト装置 | |
| JPH04248470A (ja) | トリガ信号発生回路 | |
| JPH04326073A (ja) | 半導体装置の測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021119 |