KR101141242B1 - 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치 - Google Patents

광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치 Download PDF

Info

Publication number
KR101141242B1
KR101141242B1 KR1020090130083A KR20090130083A KR101141242B1 KR 101141242 B1 KR101141242 B1 KR 101141242B1 KR 1020090130083 A KR1020090130083 A KR 1020090130083A KR 20090130083 A KR20090130083 A KR 20090130083A KR 101141242 B1 KR101141242 B1 KR 101141242B1
Authority
KR
South Korea
Prior art keywords
interface
wavelength
defect
optical signal
energy level
Prior art date
Application number
KR1020090130083A
Other languages
English (en)
Other versions
KR20110072960A (ko
Inventor
임성일
김재훈
이기문
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090130083A priority Critical patent/KR101141242B1/ko
Publication of KR20110072960A publication Critical patent/KR20110072960A/ko
Application granted granted Critical
Publication of KR101141242B1 publication Critical patent/KR101141242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G01N2021/8845—Multiple wavelengths of illumination or detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Thin Film Transistor (AREA)

Abstract

광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치가 개시된다. 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법은 트랜지스터의 채널 반도체와 게이트 절연막 사이의 계면에 장파장에서 단파장의 순서로 단일파장 광신호를 인가하는 단계; 각 파장별로 게이트 전압과 드레인 전류 사이의 관계에 기반하여 파장별 문턱 전압을 측정하는 단계; 상기 파장별 문턱 전압에 기반하여 상기 계면의 결함 전하량을 연산하는 단계; 및 상기 결함 전하량으로부터 에너지 준위당 계면 결함 농도를 산출하는 단계를 포함한다. 본 발명의 실시 예들에 의하면, 기존의 분석법에 비하여 계면 특성에 극히 민감한 분석 결과를 얻을 수 있고, 채널 반도체/게이트 절연막 계면 내에 존재하는 에너지 준위별 결함 농도를 정량적으로 구해낼 수 있고, 모든 전계 효과 트랜지스터 소자에 대하여 적용 가능하며, 상대적으로 저에너지 에너지원인 광신호를 이용하여 분석 과정중의 분석 시편의 변질을 최소화 할 수 있으며, 진공이나 저온 환경 등의 이상 환경 조성이 필요 없고, 상온, 대기압 하에서도 결함 분석이 가능하다.

Description

광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치 {Method and Apparatus for the characterization of interface trap using photo-excited charge-collection spectroscopy, and Recording medium thereof}
본 발명은 반도체 소자의 계면 분석 기법에 관한 것으로, 특히, 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치에 관한 것이다.
박막 트랜지스터(Thin-Film Transisters)는 디스플레이 응용 분야에서 강제 스위칭 소자(Mandatory Switching Component)로 널리 사용되어 왔다. 유기 및 산화물 반도체는 낮은 비용, 높은 투명도, 및 유연성이라는 특징으로 디스플레이 분야에 기여할 것으로 예상된다. 채널 반도체들의 종류와는 별개로 박막 트랜지스터의 성능은 채널과 절연 물질 사이의 계면에 존재하는 차지 트랩(charge traps)의 특성 및 밀도, 박막 채널 자체에 크게 의존한다. 특히, 발광 디스플레이 백 패널은 차지 트랩이 야기하는 불안정성에 민감하게 반응한다. 그러므로, 이들 결함의 특성은 중요하게 다루어지지만, 계면 특성을 직접 분석할 수 있는 적절한 방법론이 전무한 실정이고, 기존의 관련 분석 기술도 만족스럽지 못하다.
광루미네선스(Photoluminescence; PL)는 반도체에서 깊은 깊이까지 결함을 관찰할 수 있는 방법이지만 계면을 가진 동작 소자에 사용될 수는 없는 기술이다. 접합 과도 용량 분광법(Deep-Level Transient Spectroscopy; DLTS)와 게이트 전압 인가(Gate-Bias Stress) 기술은 각각 열 에너지와 전기 에너지를 사용하여 박막 트랜지스터 장치에 사용되어 계면 트랩 상태를 분석하는데 이용될 수 있다. 그러나, DLTS는 열적 불안정성 때문에 유기 소자에 적합하지 않고, 게이트 전압 인가 기술은 깊은 깊이의 결함의 전기적 상태를 적절히 관찰할 수 없는 기술이다. 종래기술들은 대체로 화학양론적/전기적 전압 펄스의 인가 혹은 전하 분사를 통하여 실리콘 웨이퍼 단결정내 혹은 실리콘(Si)과 실리콘 산화막(SiO2) 계면 내에 존재하는 결함 농도를 분석하는 방식이다. 예를 들어, Lang et al. 과 Goldmann et al.에 개시된 기술들은 계면 결함 밀도를 추정할 수는 있으나, 추정되는 것은 가전자대의 최대 에너지(Valence Band Maximum)로부터 불과 수백 meV 떨어진 얕은 깊이에 대한 정보일 뿐이다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 기존의 분석법에 비하여 계면 특성에 극히 민감한 분석 결과를 얻을 수 있고, 채널 반도체/게이트 절연막 계면 내에 존재하는 에너지 준위별 결함 농도를 정량적으로 구해낼 수 있는 광전 분광 기법을 이용한 계면 결함 분석 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 상기의 광전 분광 기법을 이용한 계면 결함 분석 방법을 컴퓨터 시스템에서 실행하기 위한 프로그램이 기록된, 컴퓨터 시스템이 판독할 수 있는 기록매체를 제공하는 데 있다.
본 발명이 이루고자 하는 세 번째 기술적 과제는 기존의 분석법에 비하여 계면 특성에 극히 민감한 분석 결과를 얻을 수 있고, 채널 반도체/게이트 절연막 계면 내에 존재하는 에너지 준위별 결함 농도를 정량적으로 구해낼 수 있는 광전 분광 기법을 이용한 계면 결함 분석 장치를 제공하는 데 있다.
본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법은 트랜지스터의 채널 반도체와 게이트 절연막 사이의 계면에 장파장에서 단파장의 순서로 단일파장 광신호를 인가하는 단계; 각 파장별로 게이트 전압과 드레인 전류 사이의 관계에 기반하여 파장별 문턱 전압을 측정하는 단계; 상기 파장별 문턱 전압에 기반하여 상기 계면의 결함 전하량을 연산하는 단계; 및 상기 결함 전하량으로부터 에너지 준위당 계면 결함 농도를 산출하는 단계를 포함한다.
본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 장치는 트랜지스터의 채널 반도체와 게이트 절연막 사이의 계면에 단파장의 순서로 단일파장 광신호를 인가하는 광 인가부; 및 상기 트랜지스터의 게이트에 전압을 인가하여 상기 트랜지스터를 켜짐 상태(On-state)로 전환하고, 각 파장별로 게이트 전압과 드레인 전류 사이의 관계에 기반하여 파장별 문턱 전압을 측정하고, 상기 파장별 문턱 전압에 기반하여 상기 계면의 결함 전하량을 연산하며, 상기 결함 전하량으로부터 에너지 준위당 계면 결함 농도를 산출하는 결함 분석부를 포함한다.
본 발명의 실시 예들에 의하면, 기존의 분석법에 비하여 계면 특성에 극히 민감한 분석 결과를 얻을 수 있고, 채널 반도체/게이트 절연막 계면 내에 존재하는 에너지 준위별 결함 농도를 정량적으로 구해낼 수 있고, 모든 전계 효과 트랜지스터 소자에 대하여 적용 가능하며, 상대적으로 저에너지 에너지원인 광신호를 이용하여 분석 과정중의 분석 시편의 변질을 최소화 할 수 있으며, 진공이나 저온 환경 등의 이상 환경 조성이 필요 없고, 상온, 대기압 하에서도 결함 분석이 가능하다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명하기로 한다. 그러나, 다음에 예시하는 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다.
본 발명의 일 실시 예에서는 연속적인 단일파장 광신호 인가에 따른 트랜지스터 소자의 광전 특성을 분석하여 밴드갭 내의 에너지 준위에 따른 결함 농도를 측정한다. 이를 위해, 계면 특성에 민감한 문턱 전압 특성의 변화를 통하여 계면 결함 전하량을 구하고, 계면 결함 전하량을 분석하여 계면 결함 농도가 측정된다.
도 1은 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 장치를 도시한 것이다.
도 1의 계면 결함 분석 장치는 광 인가부(1, 2, 4)와 결함 분석부(3)로 구성된다. 분석 대상인 트랜지스터는 기판(5), 게이트(6), 게이트 절연막(7), 채널 반도체(8), 소스 전극(9) 및 드레인 전극(10) 등으로 구성된다.
광 인가부(1, 2, 4)는 트랜지스터의 채널 반도체(8)와 게이트 절연막(7) 사이의 계면에 장파장에서 단파장의 순서로 단일파장 광신호를 인가한다.
보다 구체적으로, 다파장 광원(1)은 둘 이상의 다른 파장을 가지는 광신호 즉, 다파장의 광신호를 생성한다. 단일파장 필터(2)는 다파장 광신호를 필터링하여 단일 파장의 광신호를 출력하는데, 이때 출력되는 광신호는 장파장에서 단파장의 순서로 출력된다. 광섬유(4)는 단일파장 필터(2)에서 필터링되어 나오는 광을 상기 계면에 조사한다.
결함 분석부(3)는 트랜지스터의 게이트(6)에 전압을 인가하여 트랜지스터를 켜짐 상태(On-state)로 전환한다. 결함 분석부(3)는 광 인가부(1, 2, 4)에 의해 인가되는 광신호의 각 파장별로, 게이트 전압과 드레인 전류 사이의 관계에 기반하여 파장별 문턱 전압을 측정한다. 결함 분석부(3)는 파장별 문턱 전압에 기반하여 상기 계면의 결함 전하량을 연산하며, 상기 연산된 전하량으로부터 에너지 준위당 계면 결함 농도를 산출한다.
도 2는 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법의 흐름도이다.
먼저, 광신호 인가 하에서 전압 및 전류 특성 분석을 통해 게이트 전압에 따른 드레인 전류 변화 특성을 동시에 측정할 수 있는 측정 장비를 도 1과 같이 구성한다. 이후, 트랜지스터의 채널 반도체(8)와 게이트 절연막(7) 사이의 계면에 장파장에서 단파장의 순서로 단일파장 광신호를 인가한다(S210). 이 과정(S210)은 다파장 광원(1), 단일파장 필터(2), 광섬유(4)를 이용하여 무기 산화물 박막 트랜지스터나 유기 박막 트랜지스터 등의 소자 상단에 단일파장 광신호를 연속적으로 인가하는 과정일 수 있다.
다음, 각 파장별로 게이트 전압과 드레인 전류 사이의 관계에 기반하여 파장별 문턱 전압을 측정한다(S220). 이 과정(S220)은 트랜지스터 내의 채널 반도체(8)/게이트 절연막(7) 계면 내의 결함 준위를 모두 여기 시키기 위하여 트랜지스터를 켜짐 상태(on-state)에서부터 측정을 시작하는 과정이다. 보다 구체적으로, 이 과정(S220)은 장파장에서 단파장 순으로 순차적으로 광신호를 계면에 인가할 때, 각 파장 하에서 게이트 전압에 따른 드레인 전류의 특성 곡선으로부터 문턱 전압 변화를 측정하는 과정을 포함한다.
이후, 파장별 문턱 전압에 기반하여 상기 계면에 유도된 전하량 즉, 결함 전하량을 연산한다(S230). 박막 트랜지스터의 문턱 전압(V th )은 수학식 1과 같이 파장에 따라 변화한다.
Figure 112009079855771-pat00001
여기서, Qeff(ε)은 계면의 유효 결함 전하량, ε은 단일파장 광신호의 에너지, φ ms 는 게이트 전극(6)-채널 반도체(8) 간의 일함수 준위차, ψ s,max 는 반도체 표면의 표면 에너지 준위, Q G 는 게이트 전압 인가에 따른 게이트 절연막(7)의 에너지 준위 변화에 의해 여기된 전하량, C ox 는 게이트 절연막(7)의 정전용량을 나타낸다. 수학식 1의 양변을 ε으로 미분하면, 파장별 문턱 전압 변화에 대한 수학식 2를 얻을 수 있다.
Figure 112009079855771-pat00002
한편, 인가한 파장들의 광신호에 대해 문턱 전압 및 결함 전하량의 측정이 완료되면(S240), 결함 전하량으로부터 에너지 준위당 계면 결함 농도를 산출한다(S250). 한편, 아직 인가하지 않은 파장의 광신호가 있다면, 인가할 광신호의 파장을 변경한 후 광신호를 인가하는 과정(S210)부터 위의 과정을 반복한다. 결함 전하량은 채널의 n형 또는 p형 특성에 따라 수학식 3과 같이 정의될 수 있다.
Figure 112009079855771-pat00003
for n-channel
Figure 112009079855771-pat00004
for p-channel
여기서, q는 단위 전하량, CBM은 전도대의 최소 에너지(Conduction Band Minimum), VBM은 가전자대의 최대 에너지(Valence Band Maximum), D(E)는 에너지 준위당 계면 결함 농도, E는 에너지 준위를 나타낸다.
수학식 3을 연속된 단파장 에너지에 따라 미분한 후, 수학식 2를 적용하면 에너지 준위에 따른 계면 전하 농도 D it 를 구할 수 있는데, 채널의 n형 또는 p형 특성에 따라 수학식 4와 같이 정의될 수 있다.
Figure 112009079855771-pat00005
for n-channel
Figure 112009079855771-pat00006
for p-channel
본 발명의 일 실시 예에서, 결함 분석부(3)는 수학식 4를 이용하여 에너지 준위에 따른 계면 결함 농도를 구할 수 있다.
도 3a 및 3b는 본 발명의 일 실시 예에 따른 결함 농도 측정의 원리를 설명하기 위한 n채널 및 p채널 반도체, 게이트 절연막 및 게이트 전극 간의 밴드 다이어그램 모식도이다.
도 3a에서, 11a는 게이트 전극, 15a는 게이트 전극의 일함수 에너지 준위, 16a는 채널 반도체의 전도대 에너지 준위, 17a는 채널 반도체의 채널 반도체의 가전도대 에너지 준위, 19a는 n채널 반도체의 일함수 에너지 준위이다. 단일파장 광신호(18a)가 게이트 절연막(12a)과 n채널 반도체(13a) 사이의 계면에 인가되면, 전자(21a)는 단일파장 광신호(18a)에 의해 여기된다.
도 3b에서, 11b는 게이트 전극, 15b는 게이트 전극의 일함수 에너지 준위, 16b는 채널 반도체의 전도대 에너지 준위, 17b는 채널 반도체의 채널 반도체의 가전도대 에너지 준위, 20b는 p채널 반도체의 일함수 에너지 준위이다. 단일파장 광신호(18b)가 게이트 절연막(12b)과 p채널 반도체(14b) 사이의 계면에 인가되면, 홀전자(22b)는 단일파장 광신호(18b)에 의해 여기된다.
게이트 절연막(7)과 채널 반도체(8) 사이의 계면에 입사된 단일파장 광신호가 갖는 에너지 만큼의 계면 불순물 전하가 전도대 혹은 가전도대로 여기 되면 그 양에 해당하는 만큼, 문턱 전압의 변화를 유도한다.
도 4a 및 4b는 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법을 적용할 때의 파장별 게이트 전압-드레인 전류 특성 곡선의 예를 도시한 것이다.
보다 구체적으로, 도 4a는 산화 아연(ZnO) 박막 트랜지스터에 대한 파장별 전기적 특성 곡선 및 문턱 전압(Vth)의 변화를 나타내고, 도 4b는 펜타센(pentacene) 박막 트랜지스터에 대한 파장별 전기적 특성 곡선 및 문턱 전압(Vth) 의 변화를 나타낸다.
도 5a 및 5b는 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법을 적용한 결과로서, 채널 반도체/게이트 절연막 계면의 결함 에너지 준위 별 농도 분포 곡선의 예이다.
도 5a는 산화 아연 박막 트랜지스터의 본 발명의 측정을 통해 얻어낸 채널 반도체/게이트 절연막 계면의 결함 에너지 준위별 농도 분포 곡선이다.
도 5b는 박막 트랜지스터 별로 그래프를 표시한 것이다. 검은 점으로 표시된 그래프(23)는 실리콘 산화막(SiO2) 게이트 절연막 상에 공정한 펜타센 박막 트랜지스터의 채널 반도체/게이트 절연막 계면의 결함 에너지 농도 분포 곡선이다. 하얀 점으로 표시된 그래프(24)는 고분자 게이트 절연막 상에 공정한 펜타센 박막 트랜지스터의 채널 반도체/게이트 절연막 계면의 결함 에너지 농도 분포 곡선이다.
본 발명은 소프트웨어를 통해 실행될 수 있다. 바람직하게는, 본 발명의 실시 예들에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법을 컴퓨터에서 실행시키기 위한 프로그램을 컴퓨터로 읽을 수 있는 기록매체에 기록하여 제공할 수 있다. 소프트웨어로 실행될 때, 본 발명의 구성 수단들은 필요한 작업을 실행하는 코드 세그먼트들이다. 프로그램 또는 코드 세그먼트들은 프로세서 판독 가능 매체에 저장되거나 전송 매체 또는 통신망에서 반송파와 결합된 컴퓨터 데이터 신호에 의하여 전송될 수 있다.
컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 장치의 예로는 ROM, RAM, CD-ROM, DVD±ROM, DVD-RAM, 자기 테이프, 플로피 디스크, 하드 디스크(hard disk), 광데이터 저장장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 장치에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시 예의 변형이 가능하다는 점을 이해할 것이다. 그리고, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
본 발명의 실시 예들은 계면 특성 분석이 요구되는 모든 전계 효과 트랜지스터 적용 분야에 필요한 기술로서, 디스플레이 관련 소자 등 트랜지스터 공정이 요구되는 반도체 산업 분야에 응용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 장치를 도시한 것이다.
도 2는 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법의 흐름도이다.
도 3a 및 3b는 n채널 및 p채널 반도체, 게이트 절연막 및 게이트 전극 간의 밴드 다이어그램 모식도이다.
도 4a 및 4b는 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법을 적용할 때의 파장별 게이트 전압-드레인 전류 특성 곡선의 예를 도시한 것이다.
도 5a 및 5b는 본 발명의 일 실시 예에 따른 광전 분광 기법을 이용한 계면 결함 분석 방법을 적용한 결과를 그래프로 도시한 것이다.

Claims (11)

  1. 트랜지스터의 채널 반도체와 게이트 절연막 사이의 계면에 장파장에서 단파장의 순서로 단일파장 광신호를 인가하는 단계;
    상기 트랜지스터를 켜짐 상태(On-state)로 전환하고 상기 계면 내의 결함 준위를 여기시킴으로써 상기 순차적으로 인가한 파장들의 광신호에 대해 각 파장별로 게이트 전압과 드레인 전류 사이의 관계에 기반하여 파장별 문턱 전압을 측정하는 단계;
    상기 파장별 문턱 전압에 기반하여 상기 계면에 유도된 결함 전하량을 연산하는 단계; 및
    상기 결함 전하량으로부터 에너지 준위당 계면 결함 농도를 산출하는 단계를 포함하는, 광전 분광 기법을 이용한 계면 결함 분석 방법.
  2. 제 1 항에 있어서,
    상기 광신호를 인가하는 단계는
    다파장 광원에서 생성되는 다파장 광신호를 단일파장 필터로 장파장에서 단파장의 순서로 필터링하는 단계를 포함하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 방법.
  3. 제 2 항에 있어서,
    상기 광신호를 인가하는 단계는
    상기 단일파장 필터에서 필터링되어 나오는 광을 광섬유로 상기 계면에 조사 하는 단계를 포함하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 방법.
  4. 제 1 항에 있어서,
    상기 에너지 준위당 계면 결함 농도를 산출하는 단계는
    Qeff(ε)이 상기 계면의 결함 전하량, q가 단위 전하량, CBM이 전도대의 최소 에너지(Conduction Band Minimum), ε이 단일파장 광신호의 에너지, VBM이 가전자대의 최대 에너지(Valence Band Maximum), E가 에너지 준위일 때, 상기 에너지 준위당 계면 결함 농도 D(E)는
    Figure 112009079855771-pat00007
    의 관계식을 이용하여 산출하는 단계를 포함하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 방법.
  5. 제 1 항에 있어서,
    상기 에너지 준위당 계면 결함 농도를 산출하는 단계는
    Qeff(ε)이 상기 계면의 결함 전하량, q가 단위 전하량, ε이 단일파장 광신호의 에너지, VBM이 가전자대의 최대 에너지(Valence Band Maximum), E가 에너지 준위일 때, 상기 에너지 준위당 계면 결함 농도 D(E)는
    Figure 112009079855771-pat00008
    의 관계식을 이용하여 산출하는 단계를 포함하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 방법.
  6. 제1항 내지 제5항 중 어느 한 항의 방법을 컴퓨터 시스템에서 실행하기 위한 프로그램이 기록된, 컴퓨터 시스템이 판독할 수 있는 기록매체.
  7. 트랜지스터의 채널 반도체와 게이트 절연막 사이의 계면에 단파장의 순서로 단일파장 광신호를 인가하는 광 인가부; 및
    상기 트랜지스터의 게이트에 전압을 인가하여 상기 트랜지스터를 켜짐 상태(On-state)로 전환하고 상기 계면 내의 결함 준위를 여기시킴으로써, 상기 순차적으로 인가한 파장들의 광신호에 대해 각 파장별로 게이트 전압과 드레인 전류 사이의 관계에 기반하여 파장별 문턱 전압을 측정하고, 상기 파장별 문턱 전압에 기반하여 상기 계면에 유도된 결함 전하량을 연산하며, 상기 결함 전하량으로부터 에너지 준위당 계면 결함 농도를 산출하는 결함 분석부를 포함하는, 광전 분광 기법을 이용한 계면 결함 분석 장치.
  8. 제 7 항에 있어서,
    상기 광 인가부는
    다파장의 광신호를 생성하는 다파장 광원; 및
    상기 다파장 광신호로부터 장파장에서 단파장의 순서로 광신호를 필터링하는 단일파장 필터를 포함하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 장치.
  9. 제 8 항에 있어서,
    상기 광 인가부는
    상기 단일파장 필터에서 필터링되어 나오는 광을 상기 계면에 조사하는 광섬유를 포함하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 장치.
  10. 제 8 항에 있어서,
    상기 결함 분석부는
    CBM이 전도대의 최소 에너지(Conduction Band Minimum), V th 가 문턱 전압, ε이 단일파장 광신호의 에너지, C ox 가 절연막의 정전용량, q가 단위 전하량일 때, 연속된 단파장 에너지에 따른 미분을 통해 에너지 준위에 따른 계면 전하 농도
    Figure 112009079855771-pat00009
    를 구하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 장치.
  11. 제 8 항에 있어서,
    상기 결함 분석부는
    VBM이 가전자대의 최대 에너지(Valence Band Maximum), V th 가 문턱 전압, ε 이 단일파장 광신호의 에너지, C ox 가 절연막의 정전용량, q가 단위 전하량일 때, 연속된 단파장 에너지에 따른 미분을 통해 에너지 준위에 따른 계면 전하 농도
    Figure 112009079855771-pat00010
    를 구하는 것을 특징으로 하는, 광전 분광 기법을 이용한 계면 결함 분석 장치.
KR1020090130083A 2009-12-23 2009-12-23 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치 KR101141242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090130083A KR101141242B1 (ko) 2009-12-23 2009-12-23 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090130083A KR101141242B1 (ko) 2009-12-23 2009-12-23 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치

Publications (2)

Publication Number Publication Date
KR20110072960A KR20110072960A (ko) 2011-06-29
KR101141242B1 true KR101141242B1 (ko) 2012-05-04

Family

ID=44403808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130083A KR101141242B1 (ko) 2009-12-23 2009-12-23 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치

Country Status (1)

Country Link
KR (1) KR101141242B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220155644A (ko) * 2021-05-17 2022-11-24 주식회사 엘앤알테크 홀효과 측정이 가능한 깊은 준위 결함 측정기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483716B1 (ko) * 2013-12-27 2015-01-16 국민대학교산학협력단 광 응답 특성을 이용한 유기 박막 트랜지스터의 과잉 캐리어 수명 추출 방법 및 그 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211088A (ja) * 1996-02-06 1997-08-15 Nec Corp Ｃｍｏｓ集積回路の故障検出方法及び装置
KR100640637B1 (ko) 2005-02-12 2006-10-31 삼성전자주식회사 회로에 설계된 모스 트랜지스터의 시간 의존형 유전체 브렉다운 특성 불량 검출 방법
JP2007057859A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd 光送受信モジュール
KR20080010837A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 박막 트랜지스터 기판의 불량 검사 모듈 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211088A (ja) * 1996-02-06 1997-08-15 Nec Corp Ｃｍｏｓ集積回路の故障検出方法及び装置
KR100640637B1 (ko) 2005-02-12 2006-10-31 삼성전자주식회사 회로에 설계된 모스 트랜지스터의 시간 의존형 유전체 브렉다운 특성 불량 검출 방법
JP2007057859A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd 光送受信モジュール
KR20080010837A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 박막 트랜지스터 기판의 불량 검사 모듈 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220155644A (ko) * 2021-05-17 2022-11-24 주식회사 엘앤알테크 홀효과 측정이 가능한 깊은 준위 결함 측정기
KR102505239B1 (ko) 2021-05-17 2023-03-02 주식회사 엘앤알테크 홀효과 측정이 가능한 깊은 준위 결함 측정기

Also Published As

Publication number Publication date
KR20110072960A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
US7595204B2 (en) Methods and systems for determining trapped charge density in films
US5519334A (en) System and method for measuring charge traps within a dielectric layer formed on a semiconductor wafer
US9316589B2 (en) Method for evaluating oxide semiconductor thin film, and method for quality control of oxide semiconductor thin film
Ostermaier et al. Review of bias-temperature instabilities at the III-N/dielectric interface
CN101740434B (zh) 氧化物半导体层的非破坏性测试方法和制造方法
GB2595177A (en) Method for characterizing defect in two-dimensional material and application thereof
JP2018142563A (ja) 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
Kuciauskas et al. Optical-fiber-based, time-resolved photoluminescence spectrometer for thin-film absorber characterization and analysis of TRPL data for CdS/CdTe interface
KR101141242B1 (ko) 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치
Price et al. Charge trapping defects in Si/SiO2/Hf (1− x) SixO2 film stacks characterized by spectroscopic second-harmonic generation
CN110739239A (zh) SiC器件的制造方法及评价方法
Polonsky et al. Photon emission microscopy of inter/intra chip device performance variations
US7158284B2 (en) Apparatus and methods of using second harmonic generation as a non-invasive optical probe for interface properties in layered structures
Zanoni et al. Reliability of Gallium Nitride microwave transistors
Sasikumar et al. Deep trap-induced dynamic on-resistance degradation in GaN-on-Si power MISHEMTs
TWI550746B (zh) Evaluation method of semiconductor wafers
Habersat et al. Detection of mobile ions in the presence of charge trapping in SiC MOS devices
TWI565940B (zh) Evaluation method, evaluation device and utilization of organic matter contamination on the surface of a semiconductor substrate
KR102098288B1 (ko) 반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체
Drummond et al. Measurement of effective carrier lifetime at the semiconductor–dielectric interface by Photoconductive Decay (PCD) Method
JP5988958B2 (ja) 評価方法、評価装置、および半導体装置の製造方法
KR20220008441A (ko) 박막 결함 분석 장치 및 박막 결함 분석 방법
US7787108B2 (en) Inline stress evaluation in microstructure devices
JP5806989B2 (ja) 半導体素子の特性変化量測定装置、及び半導体素子の特性変化量測定方法
CN104882390A (zh) 用于识别超浅结的结深度的方法和***

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee