KR100233192B1 - 압전 트랜스 구동 회로 - Google Patents

압전 트랜스 구동 회로 Download PDF

Info

Publication number
KR100233192B1
KR100233192B1 KR1019960045534A KR19960045534A KR100233192B1 KR 100233192 B1 KR100233192 B1 KR 100233192B1 KR 1019960045534 A KR1019960045534 A KR 1019960045534A KR 19960045534 A KR19960045534 A KR 19960045534A KR 100233192 B1 KR100233192 B1 KR 100233192B1
Authority
KR
South Korea
Prior art keywords
voltage
piezoelectric transformer
transistor
current
circuit
Prior art date
Application number
KR1019960045534A
Other languages
English (en)
Other versions
KR970024477A (ko
Inventor
야스헤이 시마다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17398259&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100233192(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970024477A publication Critical patent/KR970024477A/ko
Application granted granted Critical
Publication of KR100233192B1 publication Critical patent/KR100233192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H10N30/804—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits for piezoelectric transformers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

압전 트랜스 구동회로는 압전 트랜스를 구동시키기 위한 AC 전압을 발생시키는 입력 DC 전압을 수신하는 승압회로와, 압전 트랜스의 승압비를 제어하는 압전 트랜스에 인가되는 AC 전압의 주파수를 제어하기 위한 주파수 제어회로 및, DC 전압의 변동을 무시하고, 소정 레벨에서 압전 트랜스에 인가되는 AC 전압의 전압을 제어하기 위한 구동 전압 제어회로를 포함한다.

Description

압전 트랜스 구동회로
본 발명은 압전 소자를 사용하여 전압/전압 변환을 수행하는 압전 트랜스를 구동시키기 위한 회로에 관한 것이며, 특히 입력 전압이 넓은 범위에서 변동되더라도 높은 변환 효과를 실현시킬 수 있는 압전 트랜스 구동회로에 관한 것이다.
일반적으로, 압전 트랜스란 1차 전극들사이에 전압을 인가함으로서 압전 소자에 기기적 진동이 발생되어 압전 소자의 압전 효과의 영향으로 2차 전극으로부터 상이한 전압이 얻어지도록 구성된 전압/전압 컨버터로 설명될 수 있다. 압전 트랜스는 전자기 트랜스와 비교하여 비율에 따라 쉽게 줄여지고 얇게 만들 수 있으며, 냉음극 형광램프(냉음극관의 한종류)를 점등하기 위한 인버터로 사용되고 고전압 전력원으로서 주목된다는 특징이 있다.
본 발명은 DC 전압을 AC 고전압으로 변환시키기 위한 인버터 또는 DC 전압을 DC 고전압으로 변환시키기 위한 DC/DC 컨버터로 사용되는, 압전 트랜스에 대한 구동회로에 관한 것이다. 예로서, 압전 트랜스가 9.4-인치 컬러 라이트 크리스탈 유니트내의 역광의 전원으로 사용되는 경우에, 220mm의 튜브 길이와 3mmø의 튜브 직경을 갖는 냉음극 형광램프(냉음극관)가 부하라면, 인버터는 5V에서 20V 번위의 DC 전압을 약 500 Vrms의 램프 전압과, 약 5 mArms의 램프 전류 및, 100 kHz의 주파수의 AC 전력으로 변환시킬 필요가 있다. 압전 트랜스가 레이저 프린터에서 정전기를 발생시키기 위한 전원으로 사용되는 경우, 24 V의 DC 전원으로부터 1 kV에서 5 kV 까지의 DC 전압을 얻을 필요가 있다.
1995년 3월 28일 출원된 일본 특원평 7-069207호와 그의 대응 미합중국 특허 출원 제08/623,028호(그 개시된 내용의 대부분이 본원에 개시되어 있음)에서, 본 출원의 발명자는 하나의 압전 트랜스 구동회로를 제안하였으며, 이 회로의 블록도가 제1도에 도시되어 있다.
제1도에 도시된 압전 트랜스 구동회로는 한쌍의 1차 전극과 한쌍의 2차 전극을 갖는 압전 트랜스(1)와, 압전 트랜스(1)의 2차 전극에 접속된 부하와, AC 전압으로 압전 트랜스(1)를 구동시키기 위한 압전 트랜스(1)의 1차 전극에 접속된 승압회로(4) 및, 부하(2)또는 압전 트랜스(1)의 2차 전극에 접속되며 출력이 링정 레벨로 제어되도록 압전 소자의 공진 주파수에서 또는 그 부근에서 압전 트랜스(1)가 구동되는 효과를 갖도록 승압회로(4)를 제어하기 위한 주파수 제어회로(3)로 이루어져 있다. 이 압전 트랜스 구동회로는 입력 DC 전압 VDD을 수신하여 AC 출력전압 VO(Vrms)을 부하(2)에 공급하는 인버터이다.
이 구성에 의해, 공진 주파수를 갖는 정현파의 구동 전압이 압전 트랜스(1)의 1차 전극에 인가되면, 압전 트랜스는 기계적으로 진동한다. 압전 트랜스(1)는 압전 트랜스의 형태에 의해 결정되는 승압비를 가지므로, 승압비에 의해 승압된 AC 전압이 압전 트랜스(1)의 2차 전극으로부터 얻어질 수 있다.
제2도에는, 제1도에 도시된 회로에서의, 압전 트랜스(1)와, 승압회로(4) 및, 부하(2)로 구성된 부분의 등가회로가 도시된다. 압전 트랜스(1)는 직렬접속된 인덕터 L와, 캐패시터 C 및 저항 R의 공진 회로와 이상 트랜스 T로 이루어져 있으며, 1차 전극으로 공급된 구동전압이 입력된다. 승압비 AV로 승압된 전압을 2차 전극으로부터 출력시키는 것으로 고려될 수 있다. 압전 트랜스(1)가 공진 주파수 이외의 주파수로 구동되는 경우에, 기생 진동이 압전 트랜스(1)에서 발생되지만, 그 공진 주파수 성분만이 2차 전극으로부터 취출되지는 않으므로, 그결과 에너지가 손실되어, 압전 트랜스(1)의 변환 효율이 저하되게 된다. 그러므로, 공진 주파수 이외의 성분을 포함하지 않은 정현파로 압전 트랜스(1)을 구동시키는 것이 중요하다. 또한, 입력 전압 전압보다 높은 전압을 갖는 정현파를 발생시킬 수 있기 때문에, 코일 또는 전자기 트랜기를 사용함으로써, 압전 트랜스 구동회로가 더 낮은 입력 전압으로 구동될 수 있는 장점이 있다.
상기 언급한 조건하에, 제1도에 도시된 송압회로(4)는 정현파가 전자기 트랜스의 인덕턴스와 압전 트랜스의 용량사이의 공진으로 발생되며, 압전 트랜스 자체는 발생된 정현파로 구동되도록 구성된다. 간단히, 압전 트랜스(1)의 1차 전극은 단권 트랜스(auto transformer)의 형태로, 각각 전자기 트랜스 T1및 T2에 접속되고, 2-위상 펄스 발생기(9)에 의해 발생된 한쌍의 상보 클럭은 한쌍의 트랜지스터 Q1및 Q2에 각각 공급되며, 트랜지스터 Q1및 Q2를 교대로 온시켜, 전자기 트랜스 T1및 T2의 주권선에는 DC 전원 VDD로부터의 전류가 교대로 공급되어, 그 결과, 전자기 트랜스 T1및 T2의 주권선은 전자기 에너지를 교대로 축적한다.
트랜지스터 Q1및 Q2가 각각 오프되는 경우, 축적된 전자기 에너지는 방출되어 입력 DC 전압보다 높은 전압을 발생시킨다. 제2도에 도시된 등가회로에서, 각각의 트랜스는 압전 트랜스(1)의 1차 전극에서 본 입력 등가 용량 Cdl 과 전압 공진(직렬 공진)을 일으켜, 입력 DC 전원 전압 VDD의 약 3배의 피크 전압을 갖는 반파의 정형파가 발생되도록 설계된다. 전자기 트랜스 T1및 T2에서 발생된 반파기 정현파 Vd1(Vo-p)(zero/peak 값) 및 Vd2(Vo-p)는 전자기 트랜스 T1의 2차 권선에 의해 Vd1(Vo-p) 및 Vd2(Vo-p)의 권선비의 “N+1”배인 유사한 반파 정현파 Vs1(Vo-p) 및 Vs2(Vo-p)로 각각 승압된다. 이러한 반파 정현파 Vs1(Vo-p) 및 Vs2(Vo-p)는 압전 트랜스(1)의 1차 전극에 공급된다.
위상이 서로 반대이며 등가인 이들 2개의 반파 정현파 Vs1(Vo-p) 및 Vs2(Vo-p)는 압전 트랜스(1)를 교대로 진동시키는 Vs1+Vs2(Vp-p)의 진폭을 갖는 전파 정현파가 되어, 결과적으로, 압전 트랜스(1)의 2차 전극은 압전 트랜스(1)의 형태에 의해 결정되는 승압 AC 전압 VO(Vrms)을 발생시킨다.
그러므로, 발생된 AC 전압 VO(Vrms)은 부하(2)에 공급되어, AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms)는 주파수 제어회로(3)에 공급된다. 이 주파수 제어회로(3)는 압전 트랜스(1)를 위한 구동 주파수를 발생기키도록 형성되어, 2-위상 펄스 발생기(9)에 공급되고, 압전 트랜스(1)로부터 출력된 AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))가 소정값에 도달할 때까지 구동 주파수를 계속해서 스위핑(sweeping)하고, AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))가 소정값이 될 때 스위핑을 중지한다.
제1도에 도시된 바와 같이, 주파수 제어회로(3)는 AC 전류 IO(mArms)를 수신하는 전류/전압 컨버터(10)와, 전류/전압 컨버터(10)의 출력 또는 압전 트랜스(1)로부터 직접 AC 전압 VO(Vrms)를 수신하는 정류 회로(11)와, 정류회로(11)의 출력을 지눈 전압 Vref과 비교하기 위한 비교기(12)와, 비교기(12)의 출력을 수신하는 적분회로(13), 적분회로(13)의 출력을 수신하는 전압제어발진기(VCO, 15) 및, 적분회로(13)이 출력을 수신하며, 그 제어 입력에 접속된 출력을 갖는 또 다른 적분회로(14)로 이루어져 있다.
이러한 구성에 의해, 부하(2)를 흐르는 AC 전류 IO(mArms)는 전류/전압 컨버터(10)에 의해서 전압 신호로 변환되며, 이 전압 신호는 정류 회로(11)에 의해서 차례로 DC 검출 신호로 정류된다. 이 DC 검출 신호는 비교기(12)에 의해 기준 전압(Vref)과 비교된다. 이 DC 검출 신호가 기준 전압 Vref 보다 큰 경우, 비교기(12)는 적분회로(13)에 하이 레벨의 신호를 출력하는 한편, 적분회로(13)가 히이 레벨 신호를 수신하는 기간동안 적분회로(13)의 출력 전압은 일정한 비율로 계속해서 감소되도록 구성된다. 적분회로(13)의 출력 전압은 수신된 전압과 비례하는 주파수를 갖는 펄스를 발생시키는 VCO(15)에 인가된다. 이 펄스는 2-위상 펄스 발생기(9)에 공급되어, 압전 트랜스(1)가 VCO(15)의 주파수로 구동되게 된다. 반면에, DC 검출 신호가 기준 전압 Vref 보다 작은 경우, 비교기(12)는 적분회로(13)에 로우 레벨의 신호를 출력한다. 적분회로(13)가 로우 레벨의 신호를 수신하는 기간동안, 적분회로(13)의 출력 전압은 일정한 비율로 계속해서 증가되도록 구성되므로, VCO(15)의 주파수는 계속해서 하강한다.
이하, 구동 주파수를 고주파측에서 저주파측까지 스위핑하는 이유에 대하여 기술한다. 압전 트랜스(1)의 공진 주파수 fr 보다 높은 주파수가 사용되도록 구성된다. 반면에, 정류회로(11)로부터 출력된 검출신호가 기준 전압 Vref 보다 낮은 경우, 구동 주파수는 내려가도록 설계된다. 구동 주파수가 공진 주파수 fr에 가까워질수록, 압전 트랜스(1)의 승압비는 증가되므로, AC 전압 IO(mArms)(또는, Ac 전압 VO(Vrms))는 계속해서 증가된다. 이 조건에서, 비교기(12)는 인가되는 전압이 기준 전압 Vref을 초과하면, 비교기(12)의 출력은 로우 레벨이 되어, 적분회로(13)의 적분 동작을 중지시키게 된다. 그후에, 적분회로(13)의 출력은 비교기(12)의 출력이 로우 레벨이 되기 바로 전의 전압 레벨을 유지한다. 따라서, VCO(15)의 출력 주파수는 일정하게 되므로, 압전 트랜스(1)가 일정한 구동 주파수로 구동되게 되어, 압전 트랜스(1)로부터 공급된 AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))는 일정한 레벨로 유지된다.
입력 DC 전압 VDD이 정격 전압보다 작은 경우, 또는 부하(2)로서 접속된 냉음극 형광램프(냉음극관)가 방전되기 시작할때까지의 기간동안, 소정의 AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))는 부하(2)에 공급될 수 없다. 이런 경우에, VCO(15)의 구동 주파수는 압전 트랜스의 공진 주파수보다 낮게 내려간다. 그후에, 입력 DC 전압 VDD이 정격 전압 또는 그 이상의 전압에 도달하거나, 냉음극 형광램프가 실제적으로 방전하기 시작할 때, 압전 트랜스(1)의 승압비는 불충분하여, 필요 전기 전력이 부하(2)에 공급될 수 없다. 구동 주파수가 VCO(15)의 최소 주파수로 내려갈 때, 압전 트랜스(1)의 공진 주파수보다 높은 주파수 영역으로 구동 주파수를 회복시킬 필요가 있다. 이러한 목적을 위한 동작을 아래에 설명한다.
소정의 AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))가 부하(2)에 공급될 수 없다면, 비교기(12)의 출력은 하이 레벨로 유지되게 되어, 구동 주파수는 계속해서 내려가게 된다. 적분회로(13)의 출력 전압은 VCO(15)의 최소 주파수와 일치하도록 설정되는 최소 기준 전압 Vmin 보다 낮게 되고, 비교기(14)는 하이 레벨의 리셋 신호를 적분회로(13)이 출력한다. 이 리셋 신호에 응답하여, 적분회로(13)의 출력 전압은 VCO(15)의 최대 주파수와 일치하는 최대 전압이 된다. 그 결과, 구동 주파수는 VCO(15)의 최대 주파수가 되고, 소정의 AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))가 부하(2)에 공급될 때까지 상기 동작이 반복된다.
그러므로, 입력 DC 전압 VDD이 정격 전압 또는 그 이상의 전압으로 회복되거나, 부하(2)에 접속된 냉음극 형광램프가 방전하기 시작할 때, 소정의 전기 전력을 공급하는 것이 가능하다. 전술한 바와 같이, 입력 DC 전압 VDD이 정격 전압 이상인 경우, 일정한 AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))가 부하(2)에 공급되기 때문에, 일정한 AC 전류 IO(mArms)(또는, AC 전압 VO(Vrms))는 주위 온도, 전원 전압 및 부하에 관계없이 부하(2)에 공급될 수 있다.
일본 특허 출원 공개 공보 제4-210733호에 개시된, 압전 트랜스를 사용한 DC/DC 컨버터 종래기술의 블록도가 제3도에 도시되어 있다.
제3도에 나타낸 바와 같이, DC 전원(30)으로부터 공급된 DC 전압은 1차 전극 구동회로(31)에 공급되어 압전 트랜스(1)의 1차 전극을 구동시키는 AC 전압을 발생시킨다. 그러므로, 압전 트랜스(1)의 2차 전극은 출력 정류 회로(32)에 승압 AC 전압을 출력하며, 또한 정류된 DC 전압을 부하(2)에 차례로 공급한다. 또한, 이 정류된 DC 전압은 검출/증폭회로(35)에 공급된 다음 검출/정류된 신호는 가변주파수 발진기(33)에 공급되어 1차 전극 구동회로(31)에 공급된 가변 주파수 발진기(33)의 발진 주파수를 조정하게 된다. 그러므로, 압전 트랜스(1)의 구동 주파수를 조정함으로서, 압전 트랜스(1)의 승압비가 조정된다. 전술한 피드백 루프에서, 부하에 공급된 DC 전압이 안정되게 된다.
제3도에 도시된 1차 전극 구동회로(31)는 구동 전압의 영전압 스위치(ZVS) 또는 구동전류의 영전류 스위칭(ZCS)을 수행하도록 구성된 공진형 컨버터를 채용한다. 그러므로, 1차 전극 구동회로(31)에 포함된 스위칭 수단(도시되지 않음)의 듀티비(듀티 팩터)를 조정하기 위하여, 1차 전극 구동회로(31)의 스위칭 시간을 조정함으로써, 정류된 DC 전압이 전압/듀티 전환 회로(34)에 공급된 다음, 1차 전극 구동회로(31)내에 포함된 스위칭 수단(도시되지 않음)의 온/오프 시간을 제어하게 되어, 1차 전극 구동회로(31)가 압전 트랜스(1)를 조정된 반파 정현파로 구동시킨다.
제3도에 도시된 회로의 구성과 유사한 구성을 가지며, 1994년 11월 7일에 출원된 “NIKKEI ELECTRONICS”, No. 621, 147-157 페이지에 개시되어 있는, 압전 트랜스를 사용한 DC/AC 인버터의 종래기술예의 블록도를 제4도에 나타낸다.
제4도에 도시된 인버터에서, 듀티비를 제어하고 영전류 스위칭(ZCS)을 실현하기 위하여, 정방향형 컨버터가 전자기 트랜스 T1및 트랜지스터 Q1로 구성되며, 반파 정현파가 발생되어 압전 트랜스(1)를 구동시킨다. 압전 트랜스(1)에 의해 승압된 AC 전압은 부하(2)가 되는 냉음극 형광램프에 공급된다. 부하(2)를 흐르는 전류는 저항 R10과 다이오드 D10에 의해 반파 사인곡선의 전압으로 변환된 다음, 제어 IC(적분회로)(40)에 공급된다.
제어 IC(40)에서, 이 반파 사인곡선의 전압은 버퍼(45)를 지나 적분회로(46)에 공급되어, 반파 사인곡선의 전압이 DC 전압으로 변환된 다음, VCO(42)에 공급된다. 수신 DC 전압의 크기에 따라서, VCO(42)는 압전 트랜스(1)용의 구동 주파수를 발생시키고, 이 구동 주파수는 구동 트랜지스터 (Q1)용의 구동회로(43)에 공급된다. 제4도에 도시된 바와 같이, 제어 IC(40)는 시동 회로 및 부하 단선검출보호회로(47), 입력전원전압 검출회로(41) 및 이상점등검출 보호회로 및 입력전압저하검출 보호회로(44)를 추가적으로 포함하며, 전원전압과 부하에 이상이 발생하게 된 경우, 제4도에 도시된 인버터의 동작을 정지시키는 기능을 갖는다.
제1도에 도시된 압전 트랜스 구동회로는 다음의 점에서 단점이 있다. 예를 들면, 냉음극 형광램프가 압전 트랜스에 대한 부하로서 접속된 경우, 냉음극 형광램프의 휘도를 안정화하기 위해, 회로는 냉음극 형광램프를 흐르는 전류를 소정의 요구되는 값으로 제어하기 위해 압전 트랜스의 승압비를 증감시켜 구동 주파수를 제어한다.
일반적으로, 압전 트랜스는 압전 트랜스의 공진 주파수 부근에서 최대 효율을 나타내며, 구동 주파수가 공진 주파수에서 떨어질수록, 1차 전극에 인가된 입력전력을 2차 전극에서 얻어지는 출력전력으로 전달하는 효율이 저하되는 경향이 있다. 따라서, 압전 트랜스의 효율이 최대 효율을 나타내는 구동 주파수에서 동작하게 되면, 제5(b)에 도시된 바와 같이, 구동 주파수는 공진 주파수 fr가 되게 되어, 압전 트랜스는 최대 승압비 Ar로 동작하게 된다. 여기서, 압전 트랜스의 구동 전압이 하강되면, 상기 언급한 냉음극 형광램프를 흐르는 전류는 유지될 수 없게 된다.
제1도에 나타낸 회로에서, 압전 트랜스의 구동 전압의 피크 전압 Vs1(Vo-p)이 트랜지스터 Q1의 드레인 전압의 피크 전압 Vd1(Vo-p) 과 비례하지만, 제5(a)도에 도시된 바와 같이, 트랜지스터 Q1의 이러한 파크 드레인 전압 Vs1(Vo-p) 은 입력 DC 전압 VDD의 약 3배가 되기 때문에, 피크 구동 전압 Vs1(Vo-p) 은 입력 DC 전압 VDD에도 비례한다. 그러므로, 입력 DC 전압 VDD이 최소 입력 전압 VDDmin(V)인 경우, 압전 트랜스를 최대 효율로 동작시키기 위하여 공진 주파수 fr 가 압전 트랜스의 구동 주파수로 설정되게 된다.
이러한 조건하에서, 입력 DC 전압이 상승하게 되면, 압전 트랜스(1)의 구동 주파수는 공진 주파수보다 높은 주파수로 천이 또는 편이되도록 제어되어, 결과적으로 승압비가 떨어져서 부하에 일정한 전류를 공급하게 된다. 예를 들면, 입력 DC 전압이 최소 입력 전압의 2배, 즉 2VDDmin(V)가 되면, 구동 주파수는 압전 트랜스(1)의 승압비를 1/2이 되게 하는 주파수 f1으로 제어되고, 입력 DC 전압이 3VDDmin(V)가 되면, 구동 주파수는 압전 트랜스(1)의 승압비가 1/3 이 되게 하는 주파수 f2로 제어된다.
그러나, 상기 언급된 제어 방법에서는, 구동회로(승압회로)에 공급된 전원 전압이 높은 경우, 압전 트랜스가 저효율의 구동 주파수에서 동작하지 못하도록 하는 것이 불가능하다. 그러므로, 압전 트랜스가 넓은 전원 전압 범위에서 동작되는 경우, 평균 효율은 불가피하게 떨어지게 된다.
이러한 관점에서, 트랜지스터 Q1및 Q2는 입력 DC 전압 VDD이 최대인 경우에 발생하는 피크 전압에서 파괴되지 않도록 트랜지스터 Q1및 Q2는 높은 파괴 전압을 가진 필요가 있다.
따라서, 전원 전압 범위가 넓은 경우, 높은 파괴 전압을 갖는 트랜지스터가 필요하게 된다. 이는 효율을 낮게하고, 또한, 비용을 증가시키는 증가되는 on-저항값으로 귀결된다.
입력 DC 전압 VDD 이 높은 경우, 압전 트랜스의 승압비를 낮추기 위해서는 구동 주파수가 상승되기 때문에, 구동 파형이 전압 공진(직렬 공진)파형을 더 이상유지할 수 없으므로, 그 결과 각각의 트랜지스터 Q1및 Q2가 압전 트랜스의 1차 전극의 전압이 0이 되기 전에 온되게 되어, 영전압 스위칭(ZVS)이 실현될 수 없다는 점에서 또다른 문제가 있다. 그러므로, 각각의 트랜지스터 Q1및 Q2를 통하여 대전류가 흐르게 되어, 열 발생량이 커지게 되며, 트랜지스트를 파괴하게 되는 경우도 있다. 그러므로, 입력 전압의 광범위화가 불가피하게 일정한 상한으로 제한되게 된다.
상기 언급한 제한은 입력 전압 범위를 최소 입력 전압의 약 2배 이상으로 넓히는 것을 어렵게 한다. 따라서, 예를 들면, 입력 DC 전압 범위는 8V에서 16V까지가 된다. 대조적으로, 전자기 트랜스를 사용하는 회로는 넓은 구동 주파수 범위를 가질 수 있기 때문에, 최소 입력 전압의 약 3배 또는 4배(예를 들면, DC 전압의 5V에서 30V의 넓은 입력 전압 범위를 가질 수 있으며, 더 나아가서 전압 공진(직렬 공진)형 또는 전류 공진(병렬 공진)형의 구동을 채택할 필요가 없다. 따라서, 압전 트랜스를 사용하는 인버터와 DC/DC 컨버터는 전자기 트랜스를 사용하는 것과 비교하여 입력 전압 범위가 좁으므로, 적용범위가 제한된다.
반면에, 제3도 및 제4도에 도시된 압전 트랜스 구동회로에서, 압전 트랜스의 공진 주파수 범위가 좁기 때문에, 즉 압전 트랜스의 Q 팩터가 높기 때문에, 구동 주파수는 수 %의 범위내로 조정될 수 있다. 또한, 원-트랜지스터(one-transistor)형 정방향형 컨버터의 온/오프 듀티비는 거의 바뀔 수 없다. 그 결과, 압전 트랜스용의 구동전압이 입력전압에 비례하여 커지게 되는 현상이 마찬가지로 발생되게 되므로, 제1도에 나타낸 예와 완전히 유사하게, 압전 트랜스의 공진주파수로부터 압전 트랜스의 구동주파수를 이동시켜 압전 트랜스를 낮은 승압비의 영역에서 구동할 필요가 있다.
또한, 전술한 예에서, 입력 전압이 최대인 경우, 압전 트랜스를 구동시키기 위한 전자기트랜스의 주권선을 흐르는 전류에 의해서 전자기 포화가 결코 일어나지 않도록 설계될 필요가 있다. 따라서, 전자기 트랜스는 용량면에서 충분한 여유를 가질 필요가 있다. 주권선을 흐르는 전류는 입력 전압과 비례하기 때문에, 구동회로에 공급되는 입력 전압이 2배가 되면, 주권선을 통해 흐르는 전류도 이에 따라서 2배가 된다. 그러므로, 이 경우에, 회로가 최소 전압에서 동작하는 경우 흐르는 전류의 2배를 허용하는 전자기 트랜스가 필요하다.
종래에는, 자기 포화가 없는 전자기 트랜스의 권선을 통하여 대전류를 흘려보내기 위해, 전자기 트랜스의 크기가 커지는 것이 불가피했다. 압전 트랜스는 전자기 트랜스와 비교하여 얇게 형성될 수 있지만, 압전 트랜스 구동용의 전자기 트랜스의 크기가 커지게 되면, 박형의 압전 트랜스의 이점이 발휘되어, 박형의 인버터 또는 전원이 실현될 수 있다.
상기 언급한 압전 트랜스 구동회로에서, 압전 트랜스 구동회로가 넓은 입력 전압 범위에서 동작할 수 있도록 하기 위해, 불가피하게 효율이 떨어지거나, 또는 장치의 크기가 불가피하게 커진다. 그러므로, 입력 전압 범위는 만족스럽게 넓어질 수 없다.
다른 관점에서, 압전 트랜스가 냉음극 형광램프(냉음극관)로 구성된 백라이트에 점등용의 고압전원으로서 사용되는 경우, 백라이트의 휘도를 제어하기 위하여 냉음극 형광램프를 흐르는 전류를 조정할 필요가 있다. 냉음극 형광램프는 랜프 전류값이 작아지면, 임피던스가 증가하는 음저항값의 특성을 가지고 있으며 전기 등가회로에서 저항값 성분과 캐패시턴스 성분으로 표현될 수 있다.
냉음극 형광램프를 흐르는 전류의 절대값이 작아지면, 기생용량을 흐르는 전류는 더 이상 무시될 수 없게 되며, 냉음극 형광램프의 고전압측과 저전압측사이의 전류값에 차가 발생하게 되어, 결과적으로 휘도는 고르지 않게 된다. 이는 백라이트가 냉음극 형광램프로 구성된 경우에 불리하게 된다.
상기 언급된 조건하에서, 휘도를 광범위하게 변화시키기 위해, 소위 “버스트(burst) 조광 방법”이 알려져 있으며, 이는 또한 “펄스폭 변조 조광 방법”으로 불린다. 이 방법은 냉음극 형광램프의 램프 전류가 깜박임과 같이 인간의 눈으로 알아차릴 수 없는 소정 간격(예를 들면, 210Hz)으로 단속적으로 온/오프되며, 온시간과 오프시간의 비가 변화되어 휘도를 동일하게 변화시킬 수 있다는 것을 특징으로 한다.
이 버스트 조광 방법을 제1도에 도시된 압전 트랜스 구동회로에서 실현시키기 위해서는, 구동 전압이 압전 트랜스에 인가되는 것을 단속적으로 정지시키기 위하여 2개의 트랜지스터 Q1및 Q2를 교대로 온/오프하는 동작을 정지시킬 필요가 있다. 이는 부하 인덕턴스의 일측이 개방되어 있어서, 결과적으로, 축적된 전류 에너지가 전압 에너지로서 방전되게 되어, 압전 트랜스의 구동 전압보다 훨씬 큰 전압을 발생시키는 된다는 것을 의미한다. 따라서, 트랜지스터가 파괴되지 않도록 보호하는 보호수단을 설치할 필요가 있다. 이 보호 수단은 제너 다이오드를 포함하는 보호 회로로 구성된다.
따라서, 본 발명의 목적은 상기 언급한 종래의 단점의 극복한 압전 트랜스 구동회로를 제공하는 것이다.
본 발명의 또 다른 목적은 넓은 입력 전압 범위내에서 효율적으로 동작할 수 있으며 또한 보호 회로 없이 버스트 조광을 실현할 수 있는 압전 트랜스를 제공하는 것이다.
제1도는 본원의 발명자가 제안한 하나의 압전 트랜스 구동회로의 블록도.
제2도는 제1도에 도시된 회로에서, 압전 트랜스와, 승압회로 및 부하로 구성된 부분의 등가회로.
제3도는 압전 트랜스를 사용한 DC/DC 컨버터의 종래 기술예의 블록도.
제4도는 압전 트랜스를 사용한 DC/AC 인버터의 종래 기술예의 블록도.
제5(a)도는 압전 트랜스 구동회로의 승압회로의 입력 DC 전압 VDD와 최고드레인 전압 Vdl(Vo-p)사이의 관계를 나타낸 파형도.
제5(b)도는 압전 트랜스의 구동 주파수와 승압비사이의 관계를 나타낸 그래프.
제6도는 본 발명에 의한 압전 트랜스 구동회로의 실시예 1의 블록도.
제7도는 제6도에 도시한 압전 트랜스 구동회로에 사용된 전압 제어 발진기의 회로도.
제8(a)도 내지 제8(f)도는 제6도에 도시된 압전 트랜스 구동회로에 사용된 전압제어 발진기의 동작을 나타낸 타이밍 차트.
제9(a)도 내지 제9(h)도는 제6도에 도시된 압전 트랜스 구동회로의 동작을 나타낸 타이밍 차트.
제10(a)도 내지 제10(e)도는 제6도에 도시된 압전 트랜스 구동회로의 동작을 나타내는 등가회로.
제11도는 본 발명에 의한 압전 트랜스 구동회로의 실시예 2의 블록도.
제12도는 본 발명에 의한 압전 트랜스 구동회로의 실시예 3의 블록도.
제13(a)도와 제13(b)도는 제12도에 도시된 압전 트랜스 구동회로의 실시예 3에 집적되는 승압회로의 예를 도시한 회로도.
제13(c)도와 제13(d)도는 제13(a)도와 제13(b)도에 도시된 승압회로의 동작을 도시한 타이밍 차트.
제14(a)도는 압전 트랜스 구동회로에 사용되고 다이오드를 사용하여 구성되는 전류 유지 회로의 일예의 회로도.
제14(b)도는 압전 트랜스 구동회로에 사용되고 트랜지스터를 사용하여 구성되는 전류 유지 회로의 일예의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 압전 트랜스 2 : 부하
3 : 주파수 제어회로 4 : 승압회로
5 : 구동전압 제어회로 6 : 조광회로
8 : 주파수 분주 회로 9 : 2 위상 펄스 발생기
10 : 전류/전압 컨버터 11, 17 : 정류기
13 : 적분회로 14, 16, 20, 22 : 비교기
15, 15A : VCO 30 : DC 전원
31 : 1차 전극 구동회로 32 : 출력 정류기
33 : 가변 주파수 발진기 34 : 전압 듀태 컨버터
35 : 검출기/증폭기 40 : 제어 IC
41 : 입력 전원전압 검출회로 42 : VCO
43 : 구동회로
44 : 이상점화 검출 보호회로 및 입력전압 강하 검출보호회로
본 발명의 상기 및 기타 목적은, 한쌍의 1차 전극과 한쌍의 2차 전극을 가지며 AC 전압이 상기 한쌍의 1차 전극 사이에 인가되는 경우, 승압 AC 전압이 상기 한쌍의 2차 전극 사이에 발생되는 안전 트랜스,
각각 일 단부에서 상기 한쌍의 1차 전극의 제1 의 1차 전극에 접속되는 제1 코일과 제1 트랜지스터,
각각 일 단부에서 상기 한쌍의 1차 전극의 제2 의 1차 전극에 접속되는 제2 코일과 제2 트랜지스터,
상기 제1 트랜지스터와 상기 제2 트랜지스터를 교대로 구동하는 분주회로를 갖는 승압회로,
입력 DC 전압을 수신하도록 접속된 일 단부와 상기 제1 코일 및 상기 제2 코일 각각의 타단부에 접속된 타단부를 갖는 제3 트랜지스터,
상기 제1 코일 및 상기 제2 코일 각각의 타단부에 접속된 전류유지수단,
상기 제1 및 제2 트랜지스터 각각의 온 주기 동안 가변 듀티비 신호에 따라 상기 제3 트랜지스터를 오프시켜 상기 압전 트랜스의 상기 1차 전극에 인가된 구동전압을 소정 전압으로 제어하는 구동전압제어수단, 및
상기 제1 및 제2 트랜지스터에 인가된 구동 주파수를 변화시켜, 상기 압전 트랜스의 상기 한쌍의 2차 전극으로부터 소정 크기의 출력전압 또는 출력전류가 얻어질 수 있도록, 상기 압전 트랜스의 승압비를 제어하는 주파수 제어수단을 구비하는 것을 특징으로 하는 압전 트랜스 구동회로에 의해 달성된다.
일 실시예에서, 전류유지수단은 제1 코일과 제2 코일 각각의 타단부에 접속된 음극을 갖는 양극 접지 다이오드를 갖는 다이오드로 이루어진다.
다른 실시예에서, 전류유지수단은 접지와 제1 코일과 제2 코일 각각의 타단부 사이에 접속된 제4 트랜지스터로 이루어지고, 제4 트랜지스터와 제3 트랜지스터는 서로에 대해 배타적으로 온된다.
특정 실시예에서, 압전 트랜스 구동회로는 제3 트랜지스터를 시분할 방식으로 선택적으로 오프시켜 압전 트랜스에 인가된 입력 전압을 정지시키고, 그에 의해 압전 트랜스의 2차 전극에 접속된 부하에 공급된 AC 전류 또는 전압의 실효치를 변화시키는 수단을 더 포함한다.
바람직하기로는, 주파수 제어 수단은 압전 트랜스로부터 압전 트랜스의 2차 전극에 접속된 부하에 공급된 AC 전압 또는 전류를 검출하는 검출수단과, 검출수단의 출력에 의거하여 검출수단의 출력에 따라 가변 주파수를 갖는 삼각파를 발생시키는 삼각파 발생 수단을 포함하고, 구동전압 제어수단은 제1 및 제2 코일중 하나의 일단부에 접속된 정류수단과, 정류수단으로부터 출력된 정류전압과 삼각파 발생 수단으로부터 출력된 삼각파를 비교하여 정류 전압이 삼각파의 전압보다 높은 경우 가변 듀티비 신호를 발생하는 비교수단을 포함한다.
본 발명의 다른 태양에 따르면, 한쌍의 1차 전극과 한쌍의 2차 전극을 가지며 AC 전압이 상기 한쌍의 1차 전극 사이에 인가되는 경우, 승압 AC 전압이 상기 한쌍의 2차 전극 사이에 발생되는 안전 트랜스에 있어서,
상기 한쌍의 1차 전극의 제1 의 1차 전극에 접속된 2차 단자와 제1 트랜지스터의 일단부에 접속된 중간탭을 갖는 제1 단권 트랜스,
상기 한쌍의 1차 전극의 제2 의 1차 전극에 접속된 2차 단자와 제2 트랜지스터의 일단부에 접속된 중간탭을 갖는 제2 단권 트랜스,
상기 제1 트랜지스터와 상기 제2 트랜지스터를 교대로 구동하는 분주회로를 갖는 승압회로,
입력 DC 전압을 수신하도록 접속된 일 단부와 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 1차 단자에 접속된 타단부를 갖는 제3 트랜지스터,
상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자에 접속된 전류유지수단, 상기 제1 및 제2 트랜지스터 각각의 온 주기 동안 가변 듀티비 신호에 따라 상기 제3 트랜지스터를 오프시켜 상기 압전 트랜스의 상기 1차 전극에 인가된 구동전압을 소정 전압으로 제어하는 구동전압제어수단, 및 상기 제1 및 제2 트랜지스터에 공급된 구동 주파수를 변화시켜, 상기 압전 트랜스의 상기 한쌍의 2차 전극으로부터 소정 크기의 출력전압 또는 출력전류가 얻어질 수 있도록, 상기 전압 트랜스의 승압비를 제어하는 주파수 제어수단을 구비하는 것을 특징으로 하는 압전 트랜스 구동회로가 제공한다.
일 실시예에서, 전류유지수단은 제1 단권 트랜스와 제2 단권 트랜스 각각의 1차 단자에 접속된 음극을 갖는 양극 접지 다이오드를 갖는 다이오드로 이루어진다.
다른 실시예에서, 전류유지수단은 접지와 제1 단권 트랜스와 제2 단권 트랜스 각각의 1차 단자 사이에 접속된 제4 트랜지스터로 이루어지고, 제4 트랜지스터와 제3 트랜지스터는 서로에 대해 배타적으로 온된다.
특정 실시예에서, 압전 트랜스 구동회로는 제3 트랜지스터를 시분할로 선택적으로 오프시켜 압전 트랜스에 인가된 입력 전압을 정지시키고, 그에 의해 압전 트랜스의 2차 전극에 접속된 부하에 공급된 AC 전류 또는 전압의 실효치를 변화시키는 수단을 또한 포함한다.
바람직하기로는, 주파수 제어 수단은 압전 트랜스로부터 압전 트랜스의 2차 전극에 접속된 부하에 공급된 AC 전압 또는 전류를 검출하는 검출수단과, 검출수단의 출력에 의거하여 검출수단의 출력에 따라 가변 주파수를 갖는 삼각파를 발생하는 삼각파 발생 수단을 포함하고, 구동전압 제어수단은 제1 및 제2 코일 중 하나의 일단부에 접속된 정류수단과, 정류수단으로부터 출력된 정류전압과 삼각파 발생 수단으로부터 출력된 삼각파를 비교하여 정류전압이 삼각파의 전압보다 높은 경우 가변 듀티비 신호를 발생하는 비교수단을 포함한다.
본 발명의 다른 태양에 따르면, 1차 전극측과 2차 전극측을 가지며 AC 전압이 상기 1차 전극측에 인가되는 경우, 승압 AC 전압이 상기 2차 전극측에 발생되는 압전 트랜스,
일 단부에서 입력 DC 전압을 수신하도록 접속된 코일과 코일의 타단부에 접속된 제1 트랜지스터를 갖고, 입력 DC 전압으로부터 전류에너지가 코일에 공급되도록 압전 트랜스의 매 1 회 구동 주기내에 제1 트랜지스터를 선택적으로 온시킨 다음, 코일에 축적된 전기 에너지가 전압 에너지로서 압전 트랜스의 2차 전극측에 공급되도록 제1 트랜지스터를 선택적으로 오프시키는 승압수단,
제2 트랜지스터와 코일을 흐르는 전류를 유지하는 전류유지수단을 포함하는 구동전압 제어수단으로서, 제2 트랜지스터와 전류유지수단 각각은 코일의 타단부에 접속되고, 구동전압 제어수단은 압전 트랜스의 매 1 회 구동 주가내에 그리고 상기 제1 트랜지스터가 온인 주기내에 온 및 오프시켜 전류유지수단 동작의 듀티비를 변화시켜 압전 트랜스에 인가된 구동 전압을 소정 레벨로 제어하는 구동전압 제어수단, 및
승압 수단에 공급된 구동 주파수를 변화시켜 소정 크기의 출력전압 및 출력 전류가 압전 트랜스의 2차 전극측으로부터 얻어질 수 있도록 압전 트랜스의 승압비를 제어하는 주파수 제어 수단을 구비하는 것을 특징으로 하는 압전 트랜스가 제공된다.
다른 방법으로, 승압수단은 코일에 자기적으로 결합된 2차 코일을 포함하고, 2차 코일은 압전 트랜스의 2차 전극측에 접속되어 상승전압이 2차 코일로부터 압전 트랜스의 제2 전극측에 인가될 수 있다.
일 실시예에서, 전류유지수단은 제1 단권 트랜스와 제2 단권 트랜스 각각의 1차 단자에 접속된 음극을 갖는 양극 접지 다이오드를 갖는 다이오드로 이루어진다.
다른 실시예에서, 전류유지수단은 접지와 제1 단권 트랜스와 제2 단권 트랜스 각각의 1차 단자 사이에 접속된 제4 트랜지스터로 이루어지고, 제4 트랜지스터와 제3 트랜지스터는 서로에 대해 배타적으로 온된다.
다른 실시예에서, 압전 트랜스 구동회로는 제3 트랜지스터를 시분할 방식으로 선택적으로 오프시켜 압전 트랜스에 인가된 입력 전압을 정지시키고, 그에 의해 압전 트랜스의 2차 전극에 접속된 부하에 공급된 AC 전류 또는 전압의 실효치를 변화시키는 수단을 또한 포함한다.
바람직하기로는, 주파수 제어 수단은 압전 트랜스로부터 압전 트랜스의 2차 전극에 접속된 부하에 공급된 AC 전압 또는 전류를 검출하는 검출수단과, 검출수단의 출력에 의거하여 검출수단의 출력에 따라 가변 주파수를 갖는 삼각파를 발생하는 삼각파 발생 수단을 포함하고, 구동전압 제어수단은 제1 및 제2 코일 중 하나의 일단부에 접속된 정류수단과, 정류수단으로부터 출력된 정류전압과 삼각파 발생 수단으로부터 출력된 삼각파를 비교하여 정류전압이 삼각파의 전압보다 높은 경우 가변 듀티비 신호를 발생하는 비교수단을 포함한다.
전술한 구성에 의해, 입력 DC 전압이 변하게 되는 경우에도, 압전 트랜스에 인가되는 정현파 전압을 제어하기 위해, 구동전압 제어수단은 압전 트랜스의 코일 또는 1차 전극에 인가되는 전류의 최대값을 제어하도록 동작하며, 압전 트랜스의 구동 주파수는 넓은 입력 전압 범위 내에서 공진 주파수로부터 벗어나지 않는다. 그러므로, 압전 트랜스가 고효율을 실현시키는 구동 주파수로 구동될 수 있게 된다.
또한, 입력 DC 전압이 최대 전압이 되는 경우에도, 코일이나 전자기 트랜스의 주 결선을 통해 흐르는 전류의 피크값은 입력 DC 전압이 최소 전압이 될 때의 전류값과 동일한 전류값으로 제어된다. 따라서, 용량에 충분한 여유가 있는 코일 또는 전자기 트랜스를 사용할 필요가 없기 때문에, 작은 크기의 코일 또는 전자기 트랜스가 사용될 수 있으며, 압전 트랜스의 얇은 두께와 작은 크기에 적당한 구동회로를 구현시킬 수 있다.
구동 주파수는 입력 DC 전압의 변동에 따라서 변화하지 않기 때문에, 압전 트랜스의 구동 파형은 변하지 않는다. 그러므로, 영전압 스위칭(ZVS)의 조건을 만족시키면서, 압전 트랜스는 고효율을 실현시키는 구동 주파수로 구동될 수 있다. 따라서, 입력 전압이 커지는 경우에도, 트랜지스터의 열발생을 피할 수 있으므로, 효율의 저하와 트랜지스터와 파괴를 방지한다.
압전 트랜스 구동회로를 정지시키는 경우, 구동회로의 전력은 입력 전압측에 제공된 트랜스를 오프시킴으로서 쉽게 차단될 수 있다. 그러므로, DC/AC 인버터 또는 DC/DC 컨버터를 쉽게 정지시켜, 인버터 또는 컨버터를 저전력 소비 상태로 만들 수 있다.
백라이트용의 인버터로서 본 발명에 의한 압전 트랜스 구동회로를 사용하는 경우에, 램프의 밝기를 조정하기 위한 목적으로 램프 전류를 단속적으로 차단하는 버스트 조광을 수행하기 위해, 입력 전압측에 제공된 트랜스가 PWM 방식으로 제어된다면, 공진 코일 또는 전자기 트랜스에 고전압을 발생시키지 않고 압전 트랜스의 구동 파형을 정지시킬 수 있기 때문에, 제너 다이오드와 같은 고전압 보호 소자가 불필요하게 된다.
본 발명의 상기 및 다른 목적들, 특징 및 이점은 첨부된 도면을 참조한 본 발명의 바람직한 실시예에 대한 다음의 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 압전 트랜스 구동회로의 실시예를 첨부 도면을 참조하여 설명한다.
인버터를 구성하고, 4개의 기능 블록으로 주로 구성되어 있는, 본 발명에 의한 압전 트랜스 구동회로의 실시예 1의 블록도를 제6도에 나타낸다. 제6도에는, 제1도에 도시된 소자와 유사한 소자에 동일한 참조 번호를 붙이고, 설명을 간단히 하기 위해 그에 대한 설명은 생략한다.
본 실시예는 압전 트랜스(1)의 2차 전극에 접속된 부하(2)를 흐르는 AC 전류 IO(Vrms)를 검출하거나 부하(2)에 인가되는 AC 전압 VO(Vrms)을 검출하고, AC 전류 IO(Vrms)또는 AC 전압 VO(Vrms)을 일정한 레벨로 유지하기 위해 압전 트랜스의 구동 주파수를 제어하도록 구성된 주파수 제어회로(3)와, 주파수제어회로(3)의 제어에 의해 입력 DC 전압 VDD을 수신하여 이 수신된 입력 DC 전압 VDD으로부터 주파수제어회로(3)에 의해 제어되는 구동주파수의 AC 신호를 발생시키는 승압회로(4)와, 이 승압회로(4)에 접속되며 주파수제어회로(3)의 제어에 의해 압전 트랜스(1)에 인가되는 정형파의 구동전압을 입력 DC 전압 VDD의 변동에 무관하게 소정치로 제어하는 구동 전압 제어회로(5) 및 부하(2)를 흐르는 전류의 값을 PWM 방식으로 제어하는 조광회로(6)로 이루어져 있다. 따라서, 대체적으로, 실시예 1 은 제1도에 도시된 구성에 추가하여 구동전압 제어회로(5)와 조광회로(6)를 더 포함한다고 말할 수 있다.
제6도에 도시된 바와 같이, 구동 전압 제어회로(5)는 승압회로(4)내에 포함된 코일 L1의 출력단으로부터 전압 Vd1을 수신하는 정류회로(17)와, 이 정류 회로(17)의 출력 신호 VC를 수신하도록 접속된 제1 입력과 주파수 제어회로(3)에서 VCO(전압 제어 발진기)(15A)로부터 삼각파 신호 fVCO를 수신하도록 접속된 제2 입력을 갖는 비교기(16)와, 이 비교기의 출력과 조광회로(6)의 출력을 수신하는 OR 게이트(16A)와, 이 OR 게이트(16A)의 출력 Vg3에 접속된 게이트, 입력 DC 전압 VDD 에 접속된 소스 및 구동 전압 제어회로(5)의 출력으로서 승압회로(4)내에 포함된 각각의 코일 L1및 L2의 입력단에 접속된 드레인을 갖는 P 채널 MOS 트랜지스터 Q3 및, 트랜지스터 Q3의 드레인에 접속된 캐소드를 갖는 양극접지 다이오드(18)를 포함한다. 이러한 구성에 의해, 구동 전압 제어회로(5)는 압전 트랜스(1)의 구동 전압을 소정 레벨로 제어하기 위한 목적으로, 입력 DC 전압 VDD의 변동에 관계없이, 승압회로(4)내에 포함된 코일 L1및 L2에 공급되는 전류의 피크값을 일정한 레벨로 유지시키도록 동작한다.
제1도에 도시된 예에서, VCO(15)의 출력 신호의 주파수는 압전 트랜스의 구동 주파수와 동일하지만, 본 실시예에서, VCO(15A)는 압전 트랜스(1)의 구동 주파수 f의 2배인 주파수 2f를 갖는 삼각파 fVCO와, 동일한 2배 주파수 2f를 갖는 사각파 fCLK를 발생시키도록 형성된다. 이 사각파 fCLK는 승압회로(4)내에 포함된 주파수 분주 회로(8)에 의해서 주파수 2f의 절반 주파수를 갖는 한쌍의 상보사각파 Vg1 및 Vg2로 주파수 분주된다. 한쌍의 상보 사각파 Vg1 및 Vg2는 트랜지스터 Q1및 Q2의 게이트에 각각 인가되어, 이 트랜지스터 Q1및 Q2를 선택적으로 교번하여 온/오프시킨다.
제6도에 도시된 회로에 집적되는 VCO(15A)의 회로도를 제7도에 나타낸다.
VCO(15A)는 저항 R을 통하여 접지된 이미터와, 서로 공통으로 접속된 베이스를 갖는 한쌍의 NPN 바이폴라 트랜지스터 Q5 및 Q6를 포함하고, 트랜지스터 Q5의 컬렉터는 저항 R4을 통하여 접속되어 적분회로(13)으로부터 공급되는 입력전압을 수신하며, 또한 트랜지스터 Q5의 베이스에 접속된다. 이러한 구성에 의해, 트랜지스터 Q5 및 Q6에 의해 전류 미러(current mirror)가 형성되며, 전류 Iin가 제어 전압 Vin에 응하여 트랜지스터 Q5를 통하여 흐르게 되므로 트랜지스터 Q6를 통해서도 동일한 전류 Iin가 흐를 수 있게 된다.
또한, VCO(15A)는 기준 전압 Vref2에 접속된 반전 제1 입력과 피드백 저항 R2를 통하여 비교기(22)의 출력에 접속된 비반전 제2 입력을 갖는 비교기(22)를 포함한다. 비교기(22)의 출력은 트랜지스터 Q5의 컬렉터에 접속된 컬렉터를 갖는 이미터 접지 NPN 바이폴라 트랜지스터 Q7의 베이스에 저항 R3을 통하여 접속된다. 이 구성에 의해, 비교기(22)가 사각파 fCLK를 출력하게 된다.
또한, 비교기(22)의 출력은 저항 ROSC을 통하여 기준 전압 Vref2에 접속된 비반전 입력을 갖는 동작 증폭기(23)의 반전 입력에 접속된다. 증폭기(23)의 출력은 피드백 캐패시터 COSC를 통하여 동작 증폭기(23)의 반전 입력에 접속되며 피드백 저항 R1을 통하여 비교기(22)의 비반전 입력에 접속된다. 이 구성에 의해, 증폭기(23)가 삼각파 fVCO를 출력하게 된다.
이하, VCO(15A)의 동작을 설명한다. 제어 전압 Vin이 최소 전압 Vmin이고 비교기(22)의 출력이 DC 전원 전압 VDD과 동일하게 하이 레벨인 경우, 전류 I1는 저항 ROSC을 통하여 증폭기(23)의 반전 입력에 흘러서, 증폭기(23)의 반전 입력의 전위가 상승한다. 그러므로, 이 때, 증폭기(23)의 비반전 입력의 전위는 증폭기(23)의 반전 입력의 전위보다 높고, 증폭기(23)의 출력 전압은 계속해서 낮아져 전류 I1와 동일한 전류가 증폭기(23)의 반전 입력으로 계속해서 흐르게 된다. 증폭기(23)의 비반전 입력과 반전 입력간의 전위차가 0이 될 때 전류가 안정될 수 있으므로, I1=-I2이다. 이런 조건에서, 비교기(22)의 출력은 하이 레벨이고, 트랜지스터 Q7는 온이 되므로, 트랜지스터 Q6은 오프되어, 전류 Iin는 트랜지스터 Q6를 통해 흐르지 않는다.
그러므로, 증폭기(23)의 출력 전압은 일정한 비율로 계속해서 낮아져, I1=-I2의 일정 전류가 캐패시터 COSC를 통과하게 흐르게 된다. 또한, 비교기(22)의 출력이 하이 레벨인 경우, 비교기(22)의 출력에 접속된 저항 R2의 단부는 당연히 전원 전압 VDD에 있게 된다. 저항 R2의 다른 단부는 비교기(22)의 비반전 입력에 접속되고 또한 저항 R1을 통하여 증폭기(23)의 출력에 접속된다. 그러므로, 증폭기(23)의 출력과 전원전압 VDD 사이의 전위차는 저항 R1 및 R2 에 의해서 분배되고, 이 분배된 전압은 비교기(22)의 비반전 입력에 인가되어, 비교기(22)의 비반전 입력의 전위가 증폭기(23)의 출력 전압이 낮아짐에 따라 계속해서 낮아진다.
여기서, 저항 R1 및 R2의 값은 증폭기(23)의 출력 전압이 로우 레벨 전압 VL(V)이 되는 경우, 비교기(22)의 비반전 입력의 전압이 비교기(22)의 반전 입력에 인가된 기준 전압 Vref2과 동일하게 되도록 선택된다. 그러므로, 증폭기(23)의 출력 전압이 로우 레벨 전압 VL(V)이 되는 경우, 비교기(22)의 출력 전압은 로우 레벨로 플립된다. 결과적으로, 전류 I1의 방향이 반전된다. 증폭기(23)의 출력은 -I1=I2의 일정 전류가 캐패시터 COSC를 통하여 흐르기 때문에, 비교기(22)의 출력은 하이 레벨에 있는 것에 반하여, 증폭기(23)의 출력 전압을 일정 비율로 계속해서 상승된다.
비교기(22)의 출력이 로우 레벨인 경우, 저항 R2의 한쪽 단부는 접지 전압 레벨이다. 전술한 바와 같이, 저항 R2의 다른 단부는 캐패시터(22)의 비반전 입력에 접속되고 또한 저항 R1을 통하여 증폭기(23)의 출력에 접속된다. 그러므로, 증폭기(23)의 출력과 접지 전압 레벨 사이의 전위차는 저항 R1 및 R2에 의해 분배되고, 이 분배된 전압이 비교기(22)의 비반전 입력에 인가된다. 결과적으로, 비교기 (22)의 비반전 입력의 전위는 증폭기(23)의 출력 전압의 상승에 따라 계속해서 상승한다.
비교기(22)의 출력이 로우 레벨인 경우, 트랜지스터 Q7는 오프되고, 트랜지스터 Q5 및 Q6은 전류 미러의 기능을 하므로, 제어 전압 Vin 용의 제어 전압 단자로부터 흐르는 전류 Iin와 동일한 전류가 증폭기(23)의 반전 입력으로부터 트랜지스터 Q6를 통하여 접지로 흐르게 된다. 여기서, Vin이 Vmin과 같은 경우, Iin은 0이 되므로, -I1=I2의 전류는 Vin=Vmin인 캐패시터 COSC를 통하여 흐르도록 설계된다.
그러므로, 캐패시터(22)의 출력이 하이 레벨인 경우, 증폭기(23)의 출력 전압은 일정한 비율로 계속해서 증가하기 때문에, 비교기(22)의 비반전 입력의 전압(증폭기(23)의 출력 전압과 접지 레벨 전압사이의 전위차를 분배 저항 R1 및 R2 으로 분배하여 얻어진 전압)은 상응하여 계속해서 상승한다. 여기서, 저항 R1 및 R2의 값은, 증폭기(23)의 출력 전압이 하이 레벨 전압 VH(V)이 되는 경우, 비교기(22)의 비반전 입력의 전압은 비교기(22)의 반전 입력에 인가되는 기준 전압 Vref2과 같아지도록 선택되기 때문에, 비교기(22)의 출력 전압은 하이 레벨로 회복된다.
상기 언급한 방법에서, 삼각파 fVCO는 증폭기(23)로부터 출력되기 때문에 사각파 fCLK는 비교기(22)로부터 출력된다.
여기서, 제8(a)도, 제8(b)도 및 제8(c)도는 제어 전압 Vin=Vmin인 경우의 파형을 나타낸다. 제8(a)도는 삼각파 fVCO의 전압 파형을 도시하고, 제8(b)도는 사각파 fCLK 의 전압 파형을 도시한다. 제8(c)도는 승압회로(4)의 주파수 분주 회로(8)에 의해 사각파 fCLK를 주파수 분주함으로써 얻어지는 Vg1의 전압 파형을 도시한다. 제8(c)도에 도시된 바와 같이, 주파수 분주 회로(8)는 사각파 fCLK의 상승에지에 동기하여 출력이 플립되도록 구성된다.
한편, 비교기(22)의 출력이 로우 레벨인 경우, 트랜지스터 Q5 및 Q6으로 구성된 전류미러회로는 전류 Iin가 제어 전압 Vin에 비례하여 증폭기(23)의 반전 출력으로부터 접지로 흐르게 하여, 결과적으로 증폭기(23)의 출력에는 I2=-I1+Iin 의 전류가 흐른다. 그러므로, I2가 제어 전압 Vin과 함께 증가하기 때문에, 캐패시터 COSC를 충전하는 전류는 상응하여 증가하게 되어, 결과적으로 증폭기(23)의 출력 전압의 단위시간당 증가율을 커지게 되고, 삼각파 fVCO의 상승 시간은 짧아진다. 따라서, 제어 전압 Vin이 커질수록, 삼각파 fVCO의 시간은 짧아지고, 동시에, 사각파 fCLK의 시간 또한 짧아진다. 그러므로, VCO(15A)는 입력 제어 전압 Vin에 비례하여 삼각파 fVCO와 사각파 fCLK를 출력할 수 있다.
제8(d)도, 제8(e)도 및 제8(f)도에는 제어 전압 Vin이 최대 전압 Vmax 이 되어, 삼각파 fVCO의 주파수가 높아지게 된 경우의 파형이 도시되어 있다. 제8(d)도는 삼각파 fVCO의 전압 파형을 도시하고, 제8(e)도는 사각파 fCLK의 전압 파형을 도시한다. 제8(f)도는 승압회로(4)의 주파수 분주 회로(8)에 의해 사각파 fCLK를 주파수분주함으로서 얻어지는 점압 파형 Vg1을 도시한다.
제8(f)도에서, 점선은 제어 전압 Vin 이 최소 전압 Vmin 인 경우 삼각파 fVCO의 전압 파형을 도시한 것이다. 제8(f)도에서 알 수 있는 바와 같이, 삼각파 fVCO의 상승 에지는 제어 전압 Vin이 하이가 될 때 날카로와 진다.
제6도으로 돌아가서, VCO(15)에서 발생된 2배의 주파수 삼각파 fVCO는 구동 전압 제어회로(5)의 비교기(16)의 제2 입력에 공급된다. 정류 회로(17)는 압전 트랜스(1)의 1차 전극에서의 전압을 수신하고 정류하여, 비교기(16)의 제1 입력에 정류된 전압 Vc을 공급한다.
제9(a)도 내지 제9(h)도에는 제6도에 도시된 압전 트랜스 구동회로의 동작을 나타내는 타이밍 차트가 도시되어 있다. 제9(a)도는 삼각파 fVCO의 파형과 비교기(16)에 공급되는 정류된 전압 Vc을 나타내고, 제9(b)도는 트랜지스터 Q3의 게이트에 인가되는 비교기(16)의 전압 출력 Vg3를 나타낸다. 제9(c)도 및 제9(d)도는 트랜지스터 Q1및 Q2의 게이트 전압 Vg1 및 Vg2의 파형을 나타내고, 제9(e)도와 제9(f)도는 트랜지스터 Q1및 Q2의 드레인 전압 Vd1 및 Vd2의 파형을 나타낸다. 제9(g)도와 제9(h)도는 각각 코일 L1및 L2를 통해 흐르는 코일 전류 IL1및 IL2의 파형을 나타낸다.
트랜지스터 Q3는 P-채널이기 때문에, 비교기(16)의 전압 출력 Vg3이 로우 레벨이 되는 경우 트랜지스터 Q3는 온되고, 전압 출력 Vg3의 하이 레벨이 되는 경우트랜지스터 Q3는 오프된다.
여기서, 입력 DC 전압 VDD 이 최소 전압인 경우, 정류 전압 Vc은 삼각파 fVCO의 최소 전압과 같아지도록 설계된다. 이 조건에서, 입력 DC 전압 VDD 이 상승되면, 정류 전압 Vc은 상승되고, 제9(a)도에 도시된 바와 같이, 삼각파 fVCO의 진폭 영역으로 들어간다.
삼각파 fVCO의 전압이 정류된 전압 Vc 보다 큰 시간 t1에서 t2까지의 기간동안, 비교기(16)의 출력 신호 Vg3는 로우 레벨이 된다. 이 기간에서, 게이트 전압 Vg1 은 제9(c)도에 도시된 바와 같이 하이 레벨이므로, 트랜지스터 Q1는 온되고, 전류는 코일 L1을 통하여 흐르기 시작한다. 제10(a)도는 이러한 조건의 등가회로를 도시한다. 코일 L1을 통해 흐르는 전류는 i(t)= VDD ×t/L1로 나타낼 수 있으므로, 이 전류는 입력 DC 전압 VDD 및 시간 “t”에 비례하여 커진다.
삼각파 fVCO의 전압이 정류 전압 Vc 보다 작아지는 t2에서 t4까지의 기간동안, 비교기(16)의 출력 신호 Vg3는 하이 레벨이 되어, 트랜지스터 Q3를 오프시키고, 코일 L1은 전원으로부터 분리되지만, 전류는 다이오드(18)를 통해서 집지선으로부터 공급되어, 시간 t2의 레벨에서의 전류는 제9(g)도에 도시된 바와 같이, 코일 L1을 통하여 계속해서 흐른다. 제10(b)도는 이러한 조건의 등가회로를 도시한다. 다이오드(18)는 코일(L1)의 전류를 유지시키기 위한 회로로서 동작하고, 코일 L1을 통해서 흐르는 전류 i(t)는 시간 t2에서 흐르던 값으로 유지되어, 전류는 접지선, 다이오드(18), 코일 L1및 트랜지스터 Q1을 통하여 계속해서 순환한다.
삼각파 fVCO의 전압이 다시 정류전압 Vc 보다 더 크게 되는 시간 t4에서 t5까지의 기간동안, 트랜지스터 Q3는 온되어, 코일 L1을 통해 흐르는 전류는 시간 에 비례하여 증가하고 시간 t5에서 피크전류값 Ipeak이 된다. 제10(c)도는 이 조건의 등가회로를 도시한다.
시간 t5에서 t6까지의 기간동안, 트랜지스터 Q1는 오프되고, 회로는 제10(d)도에 도시된 등가회로가 된다. 그러므로, 코일 L1과 압전 트랜스(1)의 입력 등가 캐패시턴스 Cd1는 공진되어, 트랜지스터 Q1의 드레인 전압은 제9(e)도에 도시된 바와 같이, 반파의 사인파의 전압 Vd1이 된다.
삼각파 fVCO의 전압이 다시 정류 전압 Vc 보다 작아지는 시간 t6에서 t7까지의 기간동안, 트랜지스터 Q3는 오프된다. 그러므로, 제10(e)도의 등가회로에 도시된 바와 같이, 코일 L1로부터 방전된 전류는 다이오드(18)를 통하여 흘러서, 트랜지스터 Q1의 드레인 전압의 피크 전압은 입력 DC 전압 VDD의 약 3배가 된다.
삼각파 fVCO의 전압이 정류 전압 Vc보다 다시 커지는 시간 t7에서 t8까지의 기간동안, 트랜지스터 Q3는 다시 온된다. 그러나, 전압 트랜스에 접속된 부하의 등가 저항 때문에, 코일 L1의 전류 IL1는 제9(g)도에 도시된 바와 같이 시간 t8에서 0이 된다. 즉, t1에서 t5까지의 기간에 축적된 전기 에너지는 전류 에너지로서 방전되었다.
입력 DC 전압 VDD이 상승하면, 정류 전압 Vc도 상응하여 증가하여, 게이트 전압 Vg3의 하이 레벨 기간, 즉, 트랜지스터 Q3의 OFF 기간은 증가하여, 결과적으로, 코일 L1및 L2의 전류 충전 기간은 짧아진다.
상기 언급한 배치에서, 입력 DC 전압 VDD 이 변동되면, 삼각파 fVCO 의 정류 전압 Vc의 각각의 레벨은 크게 변화하고, 결과적으로 트랜지스터 Q3의 온/오프 듀티비가 상응하여 변화하여 코일에 충전된 피크전류를 일정 레벨로 제어하여, 압전 트랜스의 구동 전압은 소정의 일정한 값으로 제어된다.
상기 설명된 바와 같이, 압전 트랜스(1)의 구동 전압 Vd1 및 Vd2은 입력 DC 전압 VDD 의 변동과 독립하여 변하지 않기 때문에, 제6도에 도시된 주파수 제어회로(3)는 부하(2)를 흐르는 AC 전류 IO(mArms)(또는, 부하(2)상에 나타나는 출력 AC 전압 패(Vrms))를 소정 일정 레벨로 유지하는 구동 주파수를 발생시킨다. 이 주파수 제어 동작은 제1도에 도시된 예의 동작과 같다. 구동 전압 제어회로(5)의 동작에 의해 압전 트랜스(1)의 구동 전압이 입력 DC 전압 VDD의 변동에 독립하여 변하지 않기 때문에, 압전 트랜스(1)의 승압비는 입력 DC 전압 VDD 의 변동과는 관계없이 일정한 레벨로 유지될 수 있으며, 압전 트랜스는 일정한 입력 DC 전압으로 등가적으로 동작한다.
그러므로, 주파수 제어회로(3)는 압전 트랜스(1)의 승압비를 제어하여 부하(2)를 통해서 흐르는 AC 전류 IO(mArms)(또는, 출력 AC 전압 VO(Vrms))를 소정의 일정한 레벨로 제어한다. 따라서, 구동 주파수는 입력 DC 전압 VDD 가 변하더라도 일정한 값으로 유지될 수 있다.
조광회로(6)는 냉음극 형광램프의 백라이트가 부하(2)로서 접속된 경우에 광의 양을 조절할 필요가 있는 경우 사용된다. 조광회로(6)는 비교적 저주파(예를 들면, 210 Hz)의 삼각파를 발생시키기 위한 삼각파 발진기(19)와 이 삼각파 발진기(19)의 출력을 하나의 입력에서 수신하는 비교기(20)를 포함한다. 광조정 전압은 비교기(20)의 제2 입력의 외부로부터 공급되며, 비교기(20)는 삼각파 발진기(19)의 출력전압을 외부에서 공급된 광조정 전압과 비교하여, 외부에서 공급된 광조정 전압에 따라서 변동되는 듀티비를 갖는 펄스 신호를 발생시킨다.
비교기(20)로부터 출력된 이 펄스 신호는 주파수 제어회로(3)의 적분회로(13)와 구동 전압 제어회로(5)의 OR 게이트(16A)에 공급된다. 비교기(20)로부터 출력된 펄스 신호가 하이 레벨인 동안, 구동 전압 제어회로(5)의 트랜지스터 Q3는 오프되어 압전 트랜스(1)에 구동 전압을 구동하는 것을 중단하며, 한편, 주파수 제어회로(3)의 적분회로(13)는 적분회로(13)의 출력 전압을 유지하여 VCO(15)의 구동 주파수는 바뀌지 않는다.
본 발명에 의한 압전 트랜스 구동회로의 실시예 2의 블록도가 제2도에 도시되어 있다. 제11도에는 제6도에 도시된 소자와 동일한 소자에는 동일한 참조 번호가 주어지고, 설명을 간단히 하기 위해 그 설명은 생략한다.
제6도 내지 제11도를 비교하면, 실시예 2 는 실시예 1 의 코일 L1 및 L2 대신 전자기 트랜스 T1및 T2가 사용된 것을 제외하면, 실시예 1 의 인버터와 동일한 인버터이다. 실시예 2에서, 트랜지스터 Q1및 Q2에서 발생된 전압 공진 전압 Vd1 및 Vd2는 전자기 트랜스 T1및 T2의 2차 권선에 의해 권선비가 Vd1 및 Vd2의 “N+1”배인 전압 Vs1 및 Vs2로 각각 승압된다. 그러므로, 실시예 2는 실시예 1에서 요구된 전압보다 낮은 전압에서 동작될 수 있다.
승압회로(4)가 원-트랜지스터형 전압 공진(직력 공진)컨버터로 구성된 본 발명에 의한 압전 트랜스 구동회로의 실시예 3 의 블록도가 제12도에 도시되어 있다.제12도에는 제6도에 도시된 소자와 동일한 소자에는 동일한 참조 번호가 주어지고, 설명을 간단히 하기 위해 그 설명은 생략한다.
제13(a)도와 제13(b)도는 제12도에 나타낸 바와 같은 압전 트랜스 구동회로의 제3 실시예에 결합된 승압회로(4)의 예를 나타내는 회로도이도, 제13(c)도와 제13(d)도는 제13(a)도와 제13(b)도에 나타낸 승압회로의 동작을 설명하는 타이밍 챠트이다.
제13(a)도에 나타낸 승압회로(4)는 입력 DC 전압(Vin)을 수신하기 위하여 연결된 하나의 단부와 단자(VOA)에서 압전 트랜스(1)의 한쌍의 1차 전극에 연결된 다른 단부를 갖는 하나의 코일(L1)을 포함한다. 압전 트랜스(1)의 다른 한쌍의 1차 전극은 단자(VOB)를 통해 접지되고 단자(Vd)를 통해 정류 회로(17)에 연결된다. 코일(L1)의 다른 단부는, 제1 실시예와 마찬가지로, 주파수 구동회로(8)에 의해 제어되는 트랜지스터(Q1)를 통해 접지된다. 그러므로, 전압 공진(일련의 공진)회로는 코일(L1)과 압전 트랜스(1)의 등가 입력 용량으로 구성되어 반파 사인파로 압전 트랜스를 구동시킨다.
트랜지스터(Q1)의 구동 게이트 전압 (Vg1)에는 제13(c)도에 나타낸 바와 같이 2 위상 주파수 구동회로(8)로부터의 (VCO(15A)에 발생된 구동 주파수를 주파수 분할한) 구동 주파수가 공급되어, 드레인 전압(Vg1)이 코일(L1)과 압전 트랜스(1)(제로 전압 스위칭(ZVS))의 입력 용량으로 구성된 전압 공진 회로(일련의 공진)인 제13(d)도에 나타낸 바와 같이, 트랜지스터(Q1)는 0으로 되는 타이밍(t6)에서 온된다. 그러므로, 코일(L1)을 통해 흐르는 전류는, 제1 실시예와 마찬가지로, 구동 전압 제어회로(5)에 의해 제어된다. 따라서, 입력 DC 전압 범위가 넓어도, 코일(L1)로 충전되는 전류의 피크값이 소정값으로 제어되므로, 압전 트랜스는 제6도와 제11도에 나타낸 제1 과 제2 실시예와 마찬가지로 효율을 변화시키지 않고 동작할 수 있다.
제13(b)도에 나타낸 승압회로(4)는, 제1 실시예와 마찬가지로, 1:N의 권선비를 갖는 전자 트랜스(T1)와 입력 DC 전압(Vin)을 수신하기 위해 연결된 하나의 단부와 주파수 구동회로(8)에 의해 제어되는 트랜지스터(Q1)를 통해 접지된 다른 단부를 갖는 1차 권선을 포함한다. 1차 권선의 다른 단부는 또한 단자(Vd)를 통해 정류 회로(17)에 연결된다. 전자 트랜스(T1)의 2차 권선의 한단부는 단자(VOA)에서 압전 트랜스(1)의 한쌍의 1차 전극의 하나에 연결되고, 2차 권선의 다른 단부는 접지된다. 압전 트랜스의 한쌍의 1차 전극의 다른 하나는 단자(VOB)를 통해 접지된다.
제13(b)도에 나타낸 예에 있어서, Vd1는 1:N의 권선비에 의해 승압하고 승압 전압은 압전 트랜스(1)를 구동시킨다. 그러므로, 압전 트랜스의 승압비의 부족은 전자 트랜스(T1)에 의해 보상된다. 한편으로, 전자 트랜스(T1)의 1차 권선 인덕턴스와 2차 권선 인덕턴스는, 제13(a)도에 나타낸 바와 같은 예와 유사하게, 제로 전압 스위칭(ZVS)를 실현하도록 설정된다. 제12도, 제13(a)도 및 제13(b)도에 나타낸 예에 있어서, 압전 트랜스(1)는 약간의 고조파 성분을 갖는 반파 사인파로 구동되므로, 약간 효율을 낮추고 다른 한편으로는 회로 소자의 수를 감소시킬 수 있다.
상술한 모든 실시예는 압전 트랜스(1)의 2차 전극으로부터 출력된 AC 전압이 부하에 인가되는 인버터이다. 그러나, 그 실시예를 DC/DC 컨버터로서 사용하기 위하여, 정류 회로가 압전 트랜스(1)의 2차 전극과 부하(2)사이에서 삽입된다. 이 경우, 압전 트랜스 구동회로의 동작은 상술한 실시예와 동일하다는 것을 본 기술의 전문가에게는 명백한 것이다.
또한, 일정한 값으로 부하에 인가된 AC 전류 VO(Vrms)을 제어하는 경우에, 전류/전압 컨버터(10)를 제거함으로써 AC 전압 패(Vrms)은 정류 회로(11)에 직접 공급된다. 이러한 변경에 의해, 상술한 실시예는 조정된 일정한 출력 전압을 갖는 인버터로서 동작할 수 있다.
제6도, 제11도 및 제12도에 나타낸 실시예는, 트랜지스터(Q3)가 오프될 때 코일(L1또는L2)또는 전자 트랜스(T1또는 T2)를 흐르는 전류가 제14(a)도에 나타낸 바와 같은 다이오드(18)의 수단에 의해 유지되도록 설계된다. 그러나, 다이오드(18)는, 제14(b)도에 나타낸 바와 같이, 트랜지스터(Q3)의 소오스와 접지 사이에 연결된 N-채널 트랜지스터(Q4)로 대체되어 트랜지스터(Q3)가 오프될 때 코일(L1또는L2) 또는 전자 트랜스(T1또는 T2)를 흐르는 전류가 트랜지스터(Q4)의 수단에 의해 유지되도록 설계될 수 있다. 이 경우, 트랜지스터(Q3, Q4)를 통해 흐르는 관통 전류를 방지하기 위하여 제14(b)도에 나타낸 바와 같이 설계된 관통 전류 방지 회로(24)가 사용되어 트랜지스터(Q3)가 완전히 오프한 후에 트랜지스터(Q4)를 온시킴으로써 트랜지스터(Q3, Q4)가 동시에 온상태가 되지 않도록 한다.
상술한 바와 같이, 본 발명에 의한 압전 트랜스 구동회로는, 입력 DC 전압(VDD)의 변동에 관계없이 소정의 일정한 값으로 압전 트랜스(1)에 인가되는 AC 전압을 제어하기 위하여 동작하는 구동 전압 제어회로(5)를 가짐으로써 압전 트랜스의 구동 주파수가 공진 주파수 (fr)로부터 분리되지 않는 것이 특징이다. 그러므로, 압전 트랜스(1)는 높은 효율을 갖는 구동 주파수로 구동할 수 있으며 제로 전압 스위치(ZVS)을 위한 조건을 만족한다. 본 발명에 의한 압전 트랜스는 약 4 시간동안 최소 입력 전압인 입력 전압 범위 내에서 안정하게 동작할 수 있다. 그러므로, 넓은 입력 전압 범위를 갖는 압전 트랜스 구동회로는 본 발명에 의해 제공될 수 있다.
더욱이, 입력 DC 전압(VDD)이 최대 전압이 되어도, 코일(L1또는L2) 또는 트랜스(T1또는 T2)의 1차 권선을 통해 흐르는 전류의 피크치가 입력 DC 전압(VDD)이 최소 전압인 경우와 동일한 전류값에서 제어된다. 따라서, 자기 포화를 발생시키는 전류값이 최소 입력 DC 전압에 상당하도록 설계하므로, 크기가 작은 코일 또는 전자 트랜스가 사용될 수 있어 얇고 작은 크기의 압전 트랜스에 적합한 구동회로를 실현할 수 있다.
더욱이, 입력 DC 전압(VDD)이 변동하여도, 구동 전압 제어회로(5)의 작용에 의해 최소 전압인 경우 트랜지스터 (Q1, Q2)의 드레인 전압의 파크 레벨이 일정한 값으로 제어될 수 있으므로, 트랜지스터의 필요한 항복 전압이 낮아질 수 있어 트랜지스터의 온-저항이 감소되어 효율이 개선되고 제조 비용이 감소한다.
또한, 제12도, 제13(a)도 및 제13(b)도에 나타낸 바와 같은 하나의 트랜지스터형 승압회로(5)를 갖는 압전 트랜스 구동회로에 있어서, 압전 트랜스는 넓은 입력 전압 범위내에서 간단한 회로로 구동될 수 있다.
백라이트용 인버터로서 버스트 조광을 수행하기 위하여 본 발명에 의한 압전 트랜스 구동회로를 사용하는 경우에, 인덕터의 개방 회로가 다이오드(18)에 의해 방지될 수 있으므로, 트랜지스터 (Q1, Q2)의 드레인 전압은 고전압이 되지 않아 제너 다이오드 등과 같은 고전압 보호 소자가 불필요하다. 이 점에서 제조비용이 또한 감소한다.
본 발명은 특정한 실시예를 들어 설명하였다. 그러나, 본 발명은 그에 한정되는 것은 아니며, 첨부된 청구범위를 벗어나지 않는 한도내에서 다양한 변형과 변경이 가능하다.

Claims (20)

  1. 한쌍의 1차 전극과 한쌍의 2차 전극을 가지며 AC 전압이 상기 한쌍의 1차 전극 사이에 인가되는 경우, 승압 AC 전압이 상기 한쌍의 2차 전극 사이에 발생되는 안전 트랜스, 각각 일 단부에서 상기 한쌍의 1차 전극의 제1 의 1차 전극에 접속되는 제1 코일과 제1 트랜지스터, 각각 일 단부에서 상기 한쌍의 1차 전극의 제2 의 1차 전극에 접속되는 제2 코일과 제2 트랜지스터, 상기 제1 트랜지스터와 상기 제2 트랜지스터를 교대로 구동하는 분주회로를 갖는 승압회로, 입력 DC 전압을 수신하도록 접속된 일 단부와 상기 제1 코일 및 상기 제2 코일 각각의 타단부에 접속된 타단부를 갖는 제3 트랜지스터, 상기 제1 코일 및 상기 제2 코일 각각의 타단부에 접속된 전류유지수단, 상기 제1 및 제2 트랜지스터 각각의 온 주기 동안 가변 듀티비 신호에 따라 상기 제3 트랜지스터를 오프시켜 상기 압전 트랜스의 상기 1차 전극에 인가된 구동전압을 소정 전압으로 제어하는 구동전압제어수단, 및 상기 제1 및 제2 트랜지스터에 인가된 구동 주파수를 변화시켜, 상기 압전 트랜스의 상기 한쌍의 2차 전극으로부터 소정 크기의 출력전압 또는 출력전류가 얻어질 수 있도록, 상기 압전 트랜스의 승압비를 제어하는 주파수 제어수단을 구비하는 것을 특징으로 하는 압전 트랜스 구동회로.
  2. 제1항에 있어서, 상기 전류유지수단은 상기 제1 코일과 상기 제2 코일 각각의 타단부에 접속된 음극을 갖는 양극 접지 다이오드를 갖는 다이오드로 이루어지는 것을 특징으로 하는 트랜스 구동회로.
  3. 제1항에 있어서, 상기 전류유지수단은 상기 제1 코일과 제2 코일 각각의 타단부와 접지 사이에 접속된 제4 트랜지스터로 이루어지고, 상기 제4 트랜지스터와 상기 제3 트랜지스터는 서로에 대해 배타적으로 온되는 것을 특징으로 하는 압전 트랜스 구동회로.
  4. 제1항에 있어서, 상기 제3 트랜지스터를 시분할 방식으로 선택적으로 오프시켜 상기 압전 트랜스으로의 입력전압의 인가를 중단시킴으로써, 상기압전 트랜스의 상기 2차 전극에 접속된 부하에 공급되는 AC 전류 또는 전압의 실효치를 변화시키는 수단을 더 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
  5. 제1항에 있어서, 상기 주파수 제어 수단은 압전 트랜스로부터 상기 압전 트랜스의 상기 2차 전극에 접속된 부하에 공급된 AC 전압 또는 전류를 검출하는 검출수단과, 상기 검출수단의 출력에 의거하여 상기 검출수단의 상기 출력에 따라 가변 주파수를 갖는 삼각파를 발생시키는 삼각파 발생 수단을 포함하고, 상기 구동전압 제어수단은 제1 및 제2 코일중 하나의 일단부에 접속된 정류수단과 및 정류수단으로부터 출력된 정류전압과 상기 삼각파 발생 수단으로부터 출력된 상기 삼각파를 비교하여 상기 정류 전압이 상기 삼각파의 전압보다 높을 때 상기 가변 듀티비 신호를 발생하는 비교수단을 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
  6. 한쌍의 1차 전극과 한쌍의 2차 전극을 가지며 AC 전압이 상기 한쌍의 1차 전극 사이에 인가되는 경우, 승압 AC 전압이 상기 한쌍의 2차 전극 사이에 발생되는 안전 트랜스, 상기 한쌍의 1차 전극의 제1 의 1차 전극에 접속된 2차 단자와 제1 트랜지스터의 일단부에 접속된 중간탭을 갖는 제1 단권 트랜스, 상기 한쌍의 1차 전극의 제2 의 1차 전극에 접속된 2차 단자와 제2 트랜지스터의 일단부에 접속된 중간탭을 갖는 제2 단권 트랜스, 상기 제1 트랜지스터와 상기 제2 트랜지스터를 교대로 구동하는 분주회로를 갖는 승압회로, 입력 DC 전압을 수신하도록 접속된 일 단부와 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 1차 단자에 접속된 타단부를 갖는 제3 트랜지스터, 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자에 접속된 전류유지수단, 상기 제1 및 제2 트랜지스터 각각의 온 주기 동안 가변 듀티비 신호에 따라 상기 제3 트랜지스터를 오프시켜 상기 압전 트랜스의 상기 1차 전극에 인가된 구동전압을 소정 전압으로 제어하는 구동전압제어수단, 및 상기 제1 및 제2 트랜지스터에 공급된 구동 주파수를 변화시켜, 상기 압전 트랜스의 상기 한쌍의 2차 전극으로부터 소정 크기의 출력전압 또는 출력전류가 얻어질 수 있도록, 상기 전압 트랜스의 승압비를 제어하는 주파수 제어수단을 구비하는 것을 특징으로 하는 압전 트랜스 구동회로.
  7. 제6항에 있어서, 상기 전류유지수단은 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자에 접속된 음극을 갖는 양극 접지 다이오드를 갖는 다이오드로 이루어지는 것을 특징으로 하는 압전 트랜스 구동회로.
  8. 제6항에 있어서, 상기 전류유지수단은 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자와 접지 사이에 접속된 제4 트랜지스터로 이루어지고, 상기 제4 트랜지스터와 상기 제3 트랜지스터는 서로에 대해 배타적으로 온되는 것을 특징으로 하는 압전 트랜스 구동회로.
  9. 제6항에 있어서, 상기 제3 트랜지스터를 시분할 방식으로 선택적으로 오프시켜 상기 압전 트랜스로의 입력 전압의 인가를 중단시킴으로써, 상기 압전 트랜스의 상기 2차 전극에 접속된 부하에 공급된 AC 전류 또는 전압의 실효치를 변화시키는 수단을 더 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
  10. 제6항에 있어서, 상기 주파수 제어 수단은 상기 압전 트랜스로부터 상기 압전 트랜스의 상기 2차 전극에 접속된 부하에 공급된 AC 전압 또는 전류를 검출하는 검출수단 및 상기 검출수단의 출력에 의거하여 상기 검출수단의 상기 출력에 따라 가변 주파수를 갖는 삼각파를 발생하는 삼각파 발생 수단을 포함하고, 상기 구동전압 제어수단은 상기 제1 및 제2 코일 중 하나의 상기 일단부에 접속된 정류수단 및 상기 정류수단으로부터 출력된 정류전압과 상기 삼각파 발생 수단으로부터 출력된 상기 삼각파를 비교하여 상기 정류전압이 상기 삼각파의 전압보다 높을 때 상기 가변 듀티비 신호를 발생하는 비교수단을 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
  11. 1차 전극측과 2차 전극측을 가지며 AC 전압이 상기 1차 전극측에 인가되는 경우, 승압 AC 전압이 상기 2차 전극측에 발생되는 압전 트랜스, 일 단부에서 입력 DC 전압을 수신하도록 접속된 상기 코일과 코일의 타단부에 접속된 제1 트랜지스터를 갖고, 입력 DC 전압으로부터 전류에너지가 코일에 공급되도록, 상기 압전 트랜스의 매 1 회 구동 주기내에 제1 트랜지스터를 선택적으로 온시킨 다음, 상기 코일에 축적된 전기 에너지가 전압 에너지로서 상기 압전 트랜스의 2차 전극측에 공급되도록 제1 트랜지스터를 선택적으로 오프시키는 승압수단, 상기 코일을 흐르는 전류를 유지하는 전류유지수단 및 제2 트랜지스터를 포함하는 구동전압 제어수단으로서, 상기 제2 트랜지스터와 상기 전류유지수단 각기 상기 코일의 타단부에 접속되고, 구동전압 제어수단은 압전 트랜스의 매 1 회 구동 주기내에 그리고 상기 제1 트랜지스터가 온인 주기내에 온 및 오프됨으로써, 상기 전류유지수단 동작의 듀티비를 변화시켜 상기 압전 트랜스에 인가된 구동 전압을 소정 레벨로 제어하는 구동전압 제어수단, 및 승압 수단에 공급된 구동 주파수를 변화시켜, 소정 크기의 출력전압 및 출력 전류가 상기 압전 트랜스의 상기 2차 전극측으로부터 얻어질 수 있도록, 상기 압전 트랜스의 승압비를 제어하는 주파수 제어 수단을 구비하는 것을 특징으로 하는 압전 트랜스 구동회로.
  12. 제11항에 있어서, 상기 전류유지수단은 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자에 접속된 음극을 갖는 양극 접지 다이오드를 갖는 다이오드로 이루어지는 것을 특징으로 하는 압전 트랜스 구동회로.
  13. 제11항에 있어서, 상기 전류유지수단은 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자와 접지 사이에 접속된 제4 트랜지스터로 이루어지고, 상기 제4 트랜지스터와 상기 제3 트랜지스터는 서로에 대해 배타적으로 온되는 것을 특징으로 하는 압전 트랜스 구동회로.
  14. 제11항에 있어서, 상기 제3 트랜지스터를 시분할 방식으로 선택적으로 오프시켜 상기 압전 트랜스으로의 입력 전압의 인가를 중단시킴으로써, 상기 압전 트랜스의 상기 2차 전극에 접속된 부하에 공급된 AC 전류 또는 전압의 실효치를 변화시키는 수단을 더 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
  15. 제11항에 있어서, 상기 주파수 제어 수단은 상기 압전 트랜스로부터 상기 압전 트랜스의 상기 2차 전극에 접속된 부하에 공급된 AC 전압 또는 전류를 검출하는 검출수단과, 상기 검출수단의 출력에 의거하여 상기 검출수단의 상기 출력에 따라 가변 주파수를 갖는 삼각파를 발생하는 삼각파 발생 수단을 포함하고, 상기 구동전압 제어수단은 상기 제1 및 제2 코일 중 하나의 상기 일단부에 접속된 정류수단과, 상기 정류수단으로부터 출력된 정류전압과 상기 삼각파 발생 수단으로부터 출력된 상기 삼각파를 비교하여 상기 정류전압이 상기 삼각파의 전압보다 높을 때 상기 가변 듀티비 신호를 발생하는 비교수단을 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
  16. 제11항에 있어서, 상기 승압수단은 상기 코일에 자기적으로 결합된 2차 코일을 포함하고, 상기 2차 코일은 상기 압전 트랜스의 상기 2차 전극측에 접속되어 상승된 전압이 상기 2차 코일로부터 상기 전압 트랜스의 상기 제2 전극측에 인가되는 것을 큭징으로 하는 압전 트랜스 구동회로.
  17. 제16항에 있어서, 상기 전류유지수단은 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자에 접속된 음극을 갖는 양극 접지 다이오드를 갖는 다이오드로 이루어진 것을 특징으로 하는 압전 트랜스 구동회로.
  18. 제16항에 있어서, 상기 전류유지수단은 상기 제1 단권 트랜스와 상기 제2 단권 트랜스 각각의 상기 1차 단자와 접지 사이에 접속된 제4 트랜지스터로 이루어지고, 상기 제4 트랜지스터와 상기 제3 트랜지스터는 서로에 대해 배타적으로 온되는 것을 특징으로 하는 압전 트랜스 구동회로.
  19. 제16항에 있어서, 상기 제3 트랜지스터를 시분할 방식으로 선택적으로 오프시켜 상기 압전 트랜스로의 입력 전압의 인가를 중단시킴으로써, 상기 압전 트랜스의 상기 2차 전극에 접속된 부하에 공급된 AC 전류 또는 전압의 실효치를 변화시키는 수단을 더 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
  20. 제16항에 있어서, 상기 주파수 제어 수단은 상기 압전 트랜스로부터 상기 압전 트랜스의 상기 2차 전극에 접속된 부하에 공급된 AC 전압 또는 전류를 검출하는 검출수단과, 상기 검출수단의 출력에 의거하여 상기 검출수단의 상기 출력에 따라 가변 주파수를 갖는 삼각파를 발생하는 삼각파 발생 수단을 포함하고, 상기 구동전압 제어수단은 상기 제1 및 제2 코일 중 하나의 상기 일단부에 접속된 정류수단과, 상기 정류수단으로부터 출력된 정류전압과 상기 삼각파 발생 수단으로부터 출력된 상기 삼각파를 비교하여 상기 정류전압이 상기 삼각파의 전압보다 높을 때 상기 가변 듀티비 신호를 발생하는 비교수단을 포함하는 것을 특징으로 하는 압전 트랜스 구동회로.
KR1019960045534A 1995-10-12 1996-10-12 압전 트랜스 구동 회로 KR100233192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7264081A JP2778554B2 (ja) 1995-10-12 1995-10-12 圧電トランス駆動回路
JP95-264081 1995-10-12

Publications (2)

Publication Number Publication Date
KR970024477A KR970024477A (ko) 1997-05-30
KR100233192B1 true KR100233192B1 (ko) 1999-12-01

Family

ID=17398259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045534A KR100233192B1 (ko) 1995-10-12 1996-10-12 압전 트랜스 구동 회로

Country Status (4)

Country Link
US (2) US5705877A (ko)
JP (1) JP2778554B2 (ko)
KR (1) KR100233192B1 (ko)
TW (1) TW400684B (ko)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834889A (en) * 1995-09-22 1998-11-10 Gl Displays, Inc. Cold cathode fluorescent display
JP3050130B2 (ja) * 1996-07-31 2000-06-12 日本電気株式会社 圧電トランスおよびその異常動作検出保護装置
JP2842526B2 (ja) * 1996-08-01 1999-01-06 日本電気株式会社 圧電トランスの駆動回路
JP2845209B2 (ja) * 1996-08-23 1999-01-13 日本電気株式会社 圧電トランスインバータ及びその制御回路並びに駆動方法
JP2943910B2 (ja) * 1996-09-30 1999-08-30 日本電気株式会社 圧電トランスの駆動装置
JP3031265B2 (ja) * 1996-10-24 2000-04-10 日本電気株式会社 圧電トランスの駆動回路および駆動方法
JP3063645B2 (ja) * 1996-10-24 2000-07-12 日本電気株式会社 圧電トランスの駆動回路
CN1209940A (zh) * 1996-12-02 1999-03-03 皇家菲利浦电子有限公司 电路装置
JP2923873B2 (ja) * 1996-12-03 1999-07-26 日本電気株式会社 圧電トランスの制御方法及び駆動回路
US5969963A (en) * 1997-01-14 1999-10-19 Matsushita Electric Works, Ltd. Power converting device supplying AC voltage of a continuous wave form
TW356618B (en) * 1997-01-16 1999-04-21 Nippon Electric Co AC/DC converter with a piezoelectric transformer
US6084363A (en) * 1997-01-17 2000-07-04 Minolta Co., Ltd. Drive pulse generating apparatus for drive device using electromechanical transducer
EP0948876A2 (en) * 1997-09-01 1999-10-13 Koninklijke Philips Electronics N.V. Circuit arrangement
JP3067715B2 (ja) * 1997-10-31 2000-07-24 日本電気株式会社 圧電トランスの駆動装置
JPH11163429A (ja) * 1997-11-26 1999-06-18 Taiyo Yuden Co Ltd 圧電トランスの駆動方法
JP3289663B2 (ja) * 1998-01-13 2002-06-10 日本電気株式会社 圧電トランスインバータ
JP3257505B2 (ja) * 1998-03-31 2002-02-18 株式会社村田製作所 圧電トランスインバータ
US6016052A (en) * 1998-04-03 2000-01-18 Cts Corporation Pulse frequency modulation drive circuit for piezoelectric transformer
JPH11299249A (ja) 1998-04-16 1999-10-29 Murata Mfg Co Ltd 圧電トランスインバータ
JP3050203B2 (ja) * 1998-04-27 2000-06-12 株式会社村田製作所 圧電トランスインバータ
US6232728B1 (en) * 1998-05-08 2001-05-15 Denso Corporation Discharge lamp apparatus
US6246153B1 (en) 1998-07-16 2001-06-12 Face International Corp. Positive feedback resonant transducer circuit
JP3269460B2 (ja) 1998-07-29 2002-03-25 日本電気株式会社 圧電トランス駆動回路及び駆動方法
US6153962A (en) * 1998-09-21 2000-11-28 Murata Manufacturing Co., Ltd. Piezoelectric transformer inverter
JP2000116155A (ja) * 1998-09-29 2000-04-21 Murata Mfg Co Ltd 圧電トランスインバータ
KR100382951B1 (ko) * 1998-10-21 2003-05-09 마쯔시다덴기산교 가부시키가이샤 압전트랜스의 구동회로
JP3061043B2 (ja) * 1998-12-11 2000-07-10 日本電気株式会社 電源回路
JP3063755B1 (ja) * 1999-04-08 2000-07-12 株式会社村田製作所 圧電トランスインバ―タ
US6946806B1 (en) 2000-06-22 2005-09-20 Microsemi Corporation Method and apparatus for controlling minimum brightness of a fluorescent lamp
JP4694681B2 (ja) * 1999-11-26 2011-06-08 セイコーインスツル株式会社 超音波モータ及び超音波モータ付き電子機器
TW569481B (en) * 2000-06-05 2004-01-01 Matsushita Electric Ind Co Ltd Driving method and driving circuit for piezoelectric transformer, cold cathode tube emission device, liquid crystal panel and liquid crystal panel built-in apparatus
US6307765B1 (en) 2000-06-22 2001-10-23 Linfinity Microelectronics Method and apparatus for controlling minimum brightness of a fluorescent lamp
JP3788214B2 (ja) 2000-08-15 2006-06-21 株式会社村田製作所 放電管点灯用高圧電源装置の異常保護回路
JP2002064977A (ja) * 2000-08-21 2002-02-28 Matsushita Electric Ind Co Ltd 圧電トランスの駆動方法及び電源装置
JP4889849B2 (ja) * 2000-09-27 2012-03-07 オンセミコンダクター・トレーディング・リミテッド 正弦波発生回路
JP3724377B2 (ja) * 2001-03-01 2005-12-07 ソニー株式会社 レーザ駆動方法及び装置、並びに記録再生装置及び方法
KR100401291B1 (ko) * 2001-06-25 2003-10-10 인터피온반도체주식회사 이중 전압 입력 전압제어 발진기를 이용한 압전 변압기의공진 구동 시스템 및 방법
US7034471B2 (en) * 2002-03-27 2006-04-25 Sanken Electric Co., Ltd. Cold-cathode tube operating apparatus
TW200425628A (en) * 2002-11-25 2004-11-16 Matsushita Electric Ind Co Ltd Driving method and driving circuit for piezoelectric transformer, cold-cathode tube light-emitting apparatus, liquid crystal panel and device with built-in liquid crystal panel
US6979959B2 (en) * 2002-12-13 2005-12-27 Microsemi Corporation Apparatus and method for striking a fluorescent lamp
US7275292B2 (en) 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
US7187139B2 (en) * 2003-09-09 2007-03-06 Microsemi Corporation Split phase inverters for CCFL backlight system
US7183727B2 (en) * 2003-09-23 2007-02-27 Microsemi Corporation Optical and temperature feedbacks to control display brightness
KR100629510B1 (ko) * 2004-01-29 2006-09-28 삼성전자주식회사 백라이트 인버터 시스템 및 그 시동 제어 방법
US7468722B2 (en) 2004-02-09 2008-12-23 Microsemi Corporation Method and apparatus to control display brightness with ambient light correction
US7112929B2 (en) * 2004-04-01 2006-09-26 Microsemi Corporation Full-bridge and half-bridge compatible driver timing schedule for direct drive backlight system
US7023142B2 (en) * 2004-05-07 2006-04-04 Zippy Technology Corp. Light modulation method and apparatus for cold cathode fluorescent lamps
US7755595B2 (en) 2004-06-07 2010-07-13 Microsemi Corporation Dual-slope brightness control for transflective displays
JP4514118B2 (ja) 2004-08-13 2010-07-28 ローム株式会社 圧電トランス駆動回路及びそれを備えた冷陰極管点灯装置
US7388454B2 (en) * 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
KR100662469B1 (ko) * 2004-10-04 2007-01-02 엘지전자 주식회사 인버터 및 인버터 구동 방법
US20060087199A1 (en) * 2004-10-22 2006-04-27 Larson John D Iii Piezoelectric isolating transformer
US8981876B2 (en) * 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7548708B2 (en) * 2005-04-01 2009-06-16 Canon Kabushiki Kaisha Power supply unit in image forming apparatus
US7369013B2 (en) 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
US7436269B2 (en) * 2005-04-18 2008-10-14 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustically coupled resonators and method of making the same
US7868522B2 (en) * 2005-09-09 2011-01-11 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Adjusted frequency temperature coefficient resonator
CN1953631A (zh) * 2005-10-17 2007-04-25 美国芯源***股份有限公司 一种适合冷阴极荧光灯背光应用的直流/交流电源装置
US7737807B2 (en) * 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
US7425787B2 (en) 2005-10-18 2008-09-16 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single insulated decoupled stacked bulk acoustic resonator with acoustically-resonant electrical insulator
US7675390B2 (en) * 2005-10-18 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator
US7525398B2 (en) * 2005-10-18 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically communicating data signals across an electrical isolation barrier
US7463499B2 (en) * 2005-10-31 2008-12-09 Avago Technologies General Ip (Singapore) Pte Ltd. AC-DC power converter
WO2007074849A1 (ja) * 2005-12-28 2007-07-05 Nec Corporation 電源回路及び照明システム
US7612636B2 (en) * 2006-01-30 2009-11-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Impedance transforming bulk acoustic wave baluns
US7746677B2 (en) * 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US20070210724A1 (en) * 2006-03-09 2007-09-13 Mark Unkrich Power adapter and DC-DC converter having acoustic transformer
US20070210748A1 (en) * 2006-03-09 2007-09-13 Mark Unkrich Power supply and electronic device having integrated power supply
US7479685B2 (en) * 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
US7629865B2 (en) * 2006-05-31 2009-12-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters
US7569998B2 (en) * 2006-07-06 2009-08-04 Microsemi Corporation Striking and open lamp regulation for CCFL controller
US7973520B2 (en) * 2007-08-01 2011-07-05 Samsung Electronics Co., Ltd. Piezoelectric transformer type high-voltage power apparatus and image forming apparatus
US7791435B2 (en) * 2007-09-28 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Single stack coupled resonators having differential output
US8111003B2 (en) * 2007-11-19 2012-02-07 Samsung Electronics Co., Ltd. Backlight assembly, display apparatus having the same and control method thereof
IL187544A0 (en) * 2007-11-21 2008-03-20 Audiodent Israel Ltd Circuitry of a low-power piezoelectric driver and method thereof
US7732977B2 (en) * 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
US7855618B2 (en) * 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US7701308B1 (en) * 2008-11-10 2010-04-20 Raytheon Company Radio frequency modulator
US8093839B2 (en) * 2008-11-20 2012-01-10 Microsemi Corporation Method and apparatus for driving CCFL at low burst duty cycle rates
JP5558786B2 (ja) * 2008-12-26 2014-07-23 キヤノン株式会社 高圧電源装置及び画像形成装置
US8902023B2 (en) * 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) * 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8193877B2 (en) * 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
JP5473643B2 (ja) * 2010-02-04 2014-04-16 キヤノン株式会社 電源装置及びそれを使用する画像形成装置
DE102010029177A1 (de) * 2010-05-20 2011-11-24 Semikron Elektronik Gmbh & Co. Kg Treiber für ein Leistungshalbleitermodul
RU2453982C2 (ru) * 2010-06-21 2012-06-20 Александр Алексеевич Красин Автогенераторная схема для возбуждения пьезоэлектрического трансформатора
JP5693262B2 (ja) * 2011-01-28 2015-04-01 キヤノン株式会社 振動体の駆動回路
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
TWI458146B (zh) * 2011-12-30 2014-10-21 Champion Elite Co Ltd Piezoelectric drive circuit with zero voltage switching
JP6629465B2 (ja) * 2016-05-18 2020-01-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 電気活性ポリマーに基づくアクチュエータデバイス
JP7206630B2 (ja) * 2018-05-08 2023-01-18 株式会社デンソー 抑制回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657579A (en) * 1971-04-16 1972-04-18 Motorola Inc Power supply circuit employing piezoelectric voltage transforming device
JPS5221173B1 (ko) * 1971-07-05 1977-06-08
US4054936A (en) * 1976-03-16 1977-10-18 Matsushita Electric Industrial Co., Ltd. Gas ignition device
JPH04210773A (ja) * 1990-12-13 1992-07-31 Nippon Electric Ind Co Ltd 電気・機械変換トランスを用いたコンバータの制御法
JP2591423B2 (ja) * 1992-07-17 1997-03-19 日本電気株式会社 電力用圧電トランスコンバータ
US5424935A (en) * 1993-06-03 1995-06-13 Wu; Donald B. C. Power converter with a piezoelectric ceramic transformer
JP2751842B2 (ja) * 1994-10-05 1998-05-18 日本電気株式会社 圧電トランスの駆動回路および駆動方法

Also Published As

Publication number Publication date
JP2778554B2 (ja) 1998-07-23
US5859489A (en) 1999-01-12
JPH09107684A (ja) 1997-04-22
KR970024477A (ko) 1997-05-30
US5705877A (en) 1998-01-06
TW400684B (en) 2000-08-01

Similar Documents

Publication Publication Date Title
KR100233192B1 (ko) 압전 트랜스 구동 회로
JP2842526B2 (ja) 圧電トランスの駆動回路
EP0922324B1 (en) Control circuit and method for piezoelectric transformer
US6184631B1 (en) Piezoelectric inverter
US6013969A (en) Piezoelectric transformer inverter
US6075325A (en) Inverter and method for driving a plurality of cold cathode tubes in parallel
JP3696604B2 (ja) 直流−交流変換装置、及び交流電力供給方法
US6876157B2 (en) Lamp inverter with pre-regulator
KR100983703B1 (ko) 직류-교류 변환 장치 및 교류 전력 공급 방법
JP3063645B2 (ja) 圧電トランスの駆動回路
KR20050073535A (ko) 직류-교류 변환 장치 및 그 컨트롤러 ｉｃ
US5055993A (en) Invertor apparatus
JP3173585B2 (ja) 圧電トランスの駆動方法及び駆動回路
EP2222141A1 (en) Discharge lamp lighting circuit for AC-driving a discharge lamp
KR100325191B1 (ko) 압전변환인버터
JPH1126181A (ja) 冷陰極管点灯装置
JP3269460B2 (ja) 圧電トランス駆動回路及び駆動方法
KR100457852B1 (ko) 무전극 조광장치
JP2672692B2 (ja) Ｅｌ点灯回路
JPH08251926A (ja) インバータ回路
JP2001314091A (ja) 電源装置
KR200320825Y1 (ko) 무전극 조광장치
JP2000133484A (ja) 放電管駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 17

EXPY Expiration of term