JP2001314091A

JP2001314091A - 電源装置

Info

Publication number: JP2001314091A
Application number: JP2000131471A
Authority: JP
Inventors: Hiroshi Ogasawara; 宏小笠原; Hidenori Kakehashi; 英典掛橋
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-04-28
Filing date: 2000-04-28
Publication date: 2001-11-09

Abstract

(57)【要約】【課題】電源投入時や電圧変動時にも圧電トランスの駆
動電圧を所定値に制御し、圧電トランスヘのストレスを
回避する。【解決手段】圧電トランス１と、これを駆動する昇圧回
路４と、昇圧回路４の駆動周波数を変化させて圧電トラ
ンス１の昇圧比を制御する周波数制御回路３と、前記昇
圧回路４に供給される電流を断続するスイッチ手段Ｑ３
と、前記昇圧回路４の回生電流を流すダイオードＤ１
と、昇圧回路４への入力電圧Ｖｉを検出して所定の電圧
値に制御あるいは制限するようにスイッチ手段Ｑ３をオ
ンオフさせる駆動電圧制御回路５を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧電トランスを用
いた電源装置に関するものである。

【０００２】

【従来の技術】圧電トランスは電磁トランスと比較して
小型化や薄型化を図れる特徴があり、冷陰極管を点灯さ
せるインバータとして利用したり、高圧電源として注目
されている素子である。この圧電トランスの駆動回路に
おいて公知な例としては、例えば特開平９−１０７６８
４号がある。

【０００３】図１２にその回路ブロック図を、図１３に
その回路の動作波形を示す。その構成は、圧電トランス
１と、前記圧電トランス１の一方の一次側電極に接続さ
れた第１コイルＬ１と第１のトランジスタＱ１と、前記
圧電トランス１の他方の一次側電極に接続された第２の
コイルＬ２と第２のトランジスタＱ２と、これら第１、
第２のトランジスタＱ１，Ｑ２を交互に駆動する分周回
路８から構成された昇圧回路４と、前記第１、第２のト
ランジスタＱ１，Ｑ２の駆動周波数を変化させて前記圧
電トランス１の二次側電極から所定の出力電流または出
力電圧が得られるよう、前記圧電トランス１の昇圧比を
制御する周波数制御回路３と、さらに、前記第１、第２
のコイルＬ１，Ｌ２の他端に、電源に接続された第３の
トランジスタＱ３と電流保持手段１８をそれぞれ接続
し、前記第１または第２のトランジスタＱ１，Ｑ２のオ
ン時間内でデューティ比を可変した信号で前記第３のト
ランジスタＱ３をオン・オフすることによって、前記圧
電トランス１の駆動電圧を所定の電圧に制御する駆動電
圧制御回路５と、負荷２に流れる電流値をＰＷＭ制御す
るための調光回路６からなる。

【０００４】この図１２の昇圧回路４は、第１、第２の
コイルＬ１，Ｌ２のインダクタンスと圧電トランス１の
入力容量とを並列共振させて得られる略正弦波波形で圧
電トランス１を駆動するため、損失となる共振周波数以
外の成分を低減できる。また、プッシュプル構成によ
り、第１、第２のコイルＬ１，Ｌ２に入力された電源電
圧より高い電圧を発生できるので、より低い入力電圧で
動作させることができる利点がある。

【０００５】また、図１２の駆動電圧制御回路５は、比
較器１６、整流回路１７、ダイオード１８、トランジス
タＱ３から構成されており、昇圧回路４のコイルＬ１、
Ｌ２に供給するピーク電流が直流入力電圧Ｖ_DDによって
変化しないように制御して、圧電トランス１の駆動電圧
を所定の値に制御する回路であり、広い電源入力範囲で
の効率変化、トランジスタＱ３の耐圧アップ、スイッチ
ングの不具合を改善し、入力電圧範囲を大きくしようと
するものである。

【０００６】ここで、周波数制御回路３のＶＣＯ１５
は、圧電トランス１の駆動周波数の２倍の周波数の三角
波ｆ_VCOと、同じく圧電トランス１の駆動周波数の２倍
の周波数の矩形波ｆ_CLKとを出力するように構成してお
く。この矩形波ｆ_CLKを昇圧回路４の分周回路８によっ
て周波数を半分に分周して位相の反転した矩形波Ｖｇ
１、Ｖｇ２を出力し、トランジスタＱ１、Ｑ２を交互に
スイッチングさせる。また、ＶＣＯ１５の発生する三角
波ｆ_VCOは、駆動電圧制御回路５の比較器１６に入力さ
れる。駆動電圧制御回路５の整流回路１７は、圧電トラ
ンス１の１次電圧波形Ｖｄ１を入力して整流し、これを
整流電圧Ｖｃに変換した後、比較器１６に入力する。

【０００７】図１３のタイミングチャートに三角波ｆ
_VCO、整流電圧Ｖｃ、トランジスタＱ３のゲート電圧Ｖ
ｇ３、トランジスタＱ１、Ｑ２のゲート電圧Ｖｇ１、Ｖ
ｇ２、さらにトランジスタＱ１、Ｑ２のドレイン電圧Ｖ
ｄ１、Ｖｄ２、コイル電流ｉＬ１，ｉＬ２を示す。図１
３（ａ）は、比較器１６に入力される二つの信号ｆ_VCO
とＶｃを示し、図１３（ｂ）は比較器１６の出力信号を
示し、トランジスタＱ３のゲート波形Ｖｇ３になる。ト
ランジスタＱ３はＰチャンネルトランジスタで構成され
ているので、Ｖｇ３がＬレベルの時トランジスタＱ３が
オンになり、Ｈレベルの時トランジスタＱ３がオフにな
る。

【０００８】直流入力電圧Ｖ_DDが最低電圧の時、整流電
圧Ｖｃが三角波ｆ_VCOの波形の最低電圧とほぼ等しくな
るように設定しておく。この状態で入力電圧を上昇させ
ると、整流電圧Ｖｃが上昇し、三角波ｆ_VCOの振幅内に
入ることになる。この状態を図１３（ａ）に示す。三角
波ｆ_VCOの電圧が整流電圧Ｖｃより大きい時間のｔ１〜
ｔ２の間、比較器１６の出力信号Ｖｇ３はＬレベルにな
る。図１３（ｃ）ではこのときＶｇ１の電圧がＨレベル
のためトランジスタＱ１がオンになるので、コイルＬ１
に電流が流れ始める。これを等価回路として図１４
（ａ）に示す。コイルＬ１に流れる電流は、ｉ（ｔ）＝
Ｖ_DD×ｔ／Ｌ１で表され、直流入力電圧Ｖ_DDと時間ｔに
比例して大きくなる。

【０００９】次に、三角波ｆ_VCOが整流電圧Ｖｃより小
さくなる時間ｔ２〜ｔ４の間、Ｖｇ３はＨレベルになる
ので、トランジスタＱ３はオフになり、コイルＬ１は電
源Ｖ _DDから切り離されるが、ダイオード１８を通じてグ
ランドから供給される電流が流れ、図１３（ｇ）のよう
にコイルＬ１の電流ｉＬ１はｔ２のままの電流が流れ続
ける。この時の等価回路を図１４（ｂ）に示す。ダイオ
ード１８はコイルＬ１の電流を保持する回路として動作
し、コイルＬ１に流れている電流ｉ（ｔ）はｔ２のとき
の値を保持するため、グランド、ダイオード１８、コイ
ルＬ１、トランジスタＱ１を通じて流れ続けることにな
る。

【００１０】ｔ４〜ｔ５の間では、また三角波ｆ_VCOの
電圧が整流電圧Ｖｃより大きくなり、トランジスタＱ３
がオンになるので、コイルＬ１の電流ｉＬ１はまた時間
に比例して増加し、ｔ５においてＩｐの電流値になる。
この時の等価回路は図１４（ｃ）となる。

【００１１】次にｔ５〜ｔ６の間では、トランジスタＱ
１がオフになるので、図１４（ｄ）の状態になり、トラ
ンジスタＱ１のドレイン電圧は、コイルＬ１と圧電トラ
ンス１の入力等価容量Ｃｄ１と共振して、図１３（ｅ）
のような半波の正弦波電圧Ｖｄ１の波形になる。

【００１２】ｔ６〜ｔ７では、三角波ｆ_VCOの電圧が整
流電圧Ｖｃより小さくなるのでトランジスタＱ３はオフ
になるが、図１４（ｅ）のようにコイルＬ１から放出さ
れる電流はダイオード１８を通して流れ、トランジスタ
Ｑ１のドレイン電圧のピーク電圧は直流電圧Ｖ_DDの約３
倍になる。

【００１３】ｔ７〜ｔ８の時間では、トランジスタＱ３
はまたオンになるが、コイルＬ１の電流ｉＬ１は図１３
（ｇ）のように圧電トランス１に接続した負荷による等
価抵抗によってｔ８にゼロになり、ｔ１〜ｔ５にチャー
ジした電流エネルギを放出する動作を行う。

【００１４】また、直流入力電圧Ｖ_DDが上昇した場合
は、整流電圧Ｖｃが増加してＶｇ３のオフの期間が増加
し、コイルＬ１、Ｌ２に電流をチャージする期間が短く
なる。以上の構成によって直流入力電圧Ｖ_DDが変化する
と、三角波ｆ_VCOに対する整流電圧Ｖｃが大きく変化し
てトランジスタＱ３のデューティ比が変わることによっ
てコイルＬ１，Ｌ２にチャージされるピーク電流Ｉｐが
一定に制御されて圧電トランス１の駆動電圧が所定の値
に制御されるものである。

【００１５】

【発明が解決しようとする課題】しかし、図１２による
公知例には次の問題点がある。図１２の公知例ではトラ
ンジスタＱ１のドレイン電圧Ｖｄ１（圧電トランス１の
１次電圧波形）を検出して整流した整流電圧Ｖｃを三角
波ｆ_VCOと比較し、トランジスタＱ３のデューティ比を
変えて圧電トランス１の駆動電圧が所定の値になるよう
に制御しようとしている。ところがこの制御方法では回
路の電源をオンしたときの起動時や、直流入力電圧Ｖ_DD
が急峻に変動する場合、圧電トランス１の駆動電圧を所
定の値に制御できない。

【００１６】図１５に回路の電源をオンしたときの起動
時におけるタイミングチャートを示す。図１５（ｏ）は
直流入力電圧Ｖ_DDの起動時におけるタイミングチャート
を示しており、時刻ｔ１で回路の電源がオンされるもの
とする。このとき、トランジスタＱ１のゲート電圧Ｖｇ
１が最初にＨレベルとなる期間ｔ１〜ｔａでは、トラン
ジスタＱ１のドレイン電圧Ｖｄ１はまだ発生しておら
ず、Ｖｄ１を検出して整流した整流電圧Ｖｃはゼロ電圧
である。このためｔ１〜ｔａの期間では三角波ｆ _VCOの
電圧が整流電圧Ｖｃより大きくなるので、トランジスタ
Ｑ３はｔ１〜ｔａの期間内ずっとオンになり、コイルＬ
１の電流ｉＬ１は図１５（ｇ）のように時間に比例して
増加し続け、ｔａにおいて所定の電流ピーク値Ｉｐより
も大きな電流値になる。また、トランジスタＱ１のゲー
ト電圧Ｖｇ１がＬレベルとなるｔａ〜ｔｄの期間ではコ
イルＬ１にチャージされた所定の値よりも大きいピーク
電流により、トランジスタＱ１のドレイン電圧Ｖｄ１は
図１５（ｅ）のように所定の値Ｖｄｏをオーバーする大
きな電圧波形となってしまう。

【００１７】これにより直流入力電圧Ｖ_DDが大きくなれ
ばなるほど時刻ｔａにおいてコイルＬ１にチャージされ
るピーク電流は大きくなり、ｔａ〜ｔｄの期間でのトラ
ンジスタのドレイン電圧Ｖｄ１も大きくなる。つまりコ
イルに流れる電流が大きくなることからコイルが飽和し
ないように部品を大型化する必要があり、また、トラン
ジスタのドレイン電圧が大きくなることから耐圧の高い
トランジスタが必要となり、オン抵抗が増加して効率が
低下する原因となったり、コストアップの要因になる問
題がある。この現象は回路の起動時だけではなく、図１
２の公知例で調光回路６によりトランジスタＱ３をオン
・オフして調光する場合のトランジスタＱ３をオンする
瞬間にも発生する。

【００１８】次に直流入力電圧Ｖ_DDが急峻に変動する場
合のタイミングチャートを図１６に示す。図１６（ｏ）
は直流入力電圧Ｖ_DDの変化を示しており、時刻ｔ１〜ｔ
２の期間で入力電圧がＶ_DDoから２Ｖ_DDoに急峻に変わ
った場合を示す。

【００１９】時刻ｔ１で直流入力電圧Ｖ_DDが上昇し始め
るが、トランジスタＱ１のドレイン電圧Ｖｄ１を検出し
て整流された整流電圧ＶｃはＶｄ１が所定の値Ｖｄｏを
超えてから上昇し始めるので（ｔｋ〜ｔ２の期間）、ト
ランジスタＱ３のデューティ比を調整するタイミングが
遅れ、コイルＬ１，Ｌ２の電流ｉＬ１，ｉＬ２が図１６
（ｇ）、（ｈ）のように所定の電流ピーク値Ｉｐよりも
大きな電流値になったり、トランジスタＱ１，Ｑ２のド
レイン電圧が図１６（ｅ）、（ｆ）のように所定の値Ｖ
ｄｏをオーバーする大きな電圧波形となる期間が発生し
てしまう。この場合もコイルＬ１，Ｌ２に流れる電流が
大きくなることからコイルＬ１，Ｌ２が飽和しないよう
に部品を大型化する必要があり、また、トランジスタＱ
１，Ｑ２のドレイン電圧Ｖｄ１，Ｖｄ２が大きくなるこ
とから耐圧の高いトランジスタが必要となり、オン抵抗
が増加して効率が低下する原因となったり、コストアッ
プの要因になる問題がある。

【００２０】また、図１６（ｅ）、（ｆ）のようにトラ
ンジスタＱ１，Ｑ２のドレイン電圧Ｖｄ１，Ｖｄ２が急
に大きくなったりすると、圧電トランス１の駆動電圧も
急に大きくなるため、圧電トランス１は駆動周波数に追
従できずに一時的に大きな出力電流を流してしまい、過
出力のストレスが生じる。また場合によっては過出力の
ストレスにより圧電トランス１が破壊する可能性もあ
る。この現象は直流入力電圧Ｖ_DDが高周波のリップルで
変動する場合にはさらに顕著になることは言うまでもな
い。

【００２１】そこで、本発明は回路の電源をオンしたと
きの起動時や、直流入力電圧Ｖ_DDが急峻に変動する場合
においても圧電トランスの駆動電圧が所定の値になるよ
うに制御し、圧電トランスヘのストレスを回避し、コイ
ル等の部品の大型化を防止し、スイッチ素子の耐圧を低
下させ、効率低下を防止し、コストアップを防止するこ
とを目的とする。

【００２２】

【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図１に示すように、圧電トラン
ス１と、前記圧電トランス１の入力端子に接続され、少
なくとも１つのインダクタンス要素Ｌ１，Ｌ２と少なく
とも１つのスイッチ素子Ｑ１，Ｑ２と該スイッチ素子Ｑ
１，Ｑ２を駆動する回路８とから構成された昇圧回路４
と、前記昇圧回路４のスイッチ素子Ｑ１，Ｑ２を駆動す
る回路８の周波数を変化させて、前記圧電トランス１の
出力端子から所定の出力電流または出力電圧が得られる
よう前記圧電トランス１の昇圧比を制御する周波数制御
回路３と、前記昇圧回路４と電源の間に接続されて前記
昇圧回路４に供給される電流を断続するスイッチ手段Ｑ
３と、前記昇圧回路４の回生電流を流すダイオードＤ１
と、前記昇圧回路４への入力電圧Ｖｉを検出して所定の
電圧値に制御あるいは制限するように前記スイッチ手段
Ｑ３をオンオフさせる駆動電圧制御回路５から構成され
ることを特徴とするものである。

【００２３】

【発明の実施の形態】（実施形態１）図１は本発明の一
実施形態の回路図である。圧電トランス１の二次側電極
に接続された負荷２を流れる出力電流Ｉｏを検出して、
これを所定の値にするために圧電トランス１の駆動周波
数ｆｒを制御する周波数制御回路３と、直流入力電圧Ｖ
_DDから周波数制御回路３によって制御された駆動周波数
ｆｒの交流電圧を発生させて圧電トランス１の一次側電
極に印加する昇圧回路４と、この圧電トランス１に印加
される正弦波の駆動電圧を直流入力電圧Ｖ_DDが変化して
も所定の値に制御するための駆動電圧制御回路５から構
成される。

【００２４】周波数制御回路３は電流検出回路３１、積
分比較器３２、ＶＣＯ（電圧制御発振器）３３から構成
されている。まず、負荷２に流れる出力電流Ｉｏが電流
検出回路３１で直流の電圧信号に変換され、検出信号と
して積分比較器３２に入力される。この積分比較器３２
で基準電圧Ｖｒｅｆと比較されて検出信号電圧の方が小
さい場合、ＶＣＯ３３に高レベルの信号を出力する。こ
のＶＣＯ３３は入力された制御電圧に反比例した周波数
のパルスｆ_CLKを出力する電圧制御発振器であり、高レ
ベルの電圧が入力されると出力されるパルスｆ_CLKの周
波数は低くなる。逆に基準電圧Ｖｒｅｆと比べて検出信
号電圧の方が大きい場合はパルスｆ_CLKの周波数は高く
なり、出力電流Ｉｏが所定の値になるとパルスｆ_CLKの
周波数は一定となる。

【００２５】昇圧回路４は、圧電トランス１の一方の一
次側電極を直流入力電圧Ｖ_DD側に接続するコイルＬ１
と、圧電トランス１の他方の一次側電極を直流入力電圧
Ｖ_DD側に接続するコイルＬ２と、圧電トランス１の一方
の一次側電極とグランド間に接続されたトランジスタＱ
１と、圧電トランス１の他方の一次側電極とグランド間
に接続されたトランジスタＱ２と、これらトランジスタ
Ｑ１、Ｑ２を交互に駆動する分周回路８から構成されて
いる。分周回路８は周波数制御回路３のＶＣＯ３３が出
力するパルスｆ_CLK（周波数は圧電トランス１の駆動周
波数ｆｒの２倍である）が入力されると、その周波数を
半分に分周して位相の反転した矩形波Ｖｇ１、Ｖｇ２
（周波数は圧電トランス１の駆動周波数ｆｒである）を
出力し、トランジスタＱ１、Ｑ２を交互にスイッチング
させる。

【００２６】駆動電圧制御回路５は三角波変換回路５
２、比較器１６、積分比較器５１、ダイオードＤ１、ト
ランジスタＱ３から構成されており、昇圧回路４のコイ
ルＬ１、Ｌ２に供給するピーク電流が直流入力電圧Ｖ_DD
によって変化しないように制御して、圧電トランス１の
駆動電圧を所定の値に制御する回路である。三角波変換
回路５２は周波数制御回路３のＶＣＯ３３が出力するパ
ルスｆ_CLK（周波数は圧電トランス１の駆動周波数ｆｒ
の２倍である）が入力されると、このパルスｆ_CL _Kと同
じ周波数の三角波電圧ｆ_VCOに変換して比較器１６に与
える。積分比較器５１は、昇圧回路４へ入力される入力
電圧Ｖ_DDをチョッピングした矩形波入力電圧Ｖｉを検出
してきて、基準電圧Ｖｒｅｆ’と比較し、矩形波入力電
圧Ｖｉの方が大きい場合には比較器１６に高レベルの信
号電圧Ｖｋを出力し、逆にＶｉの方が小さい場合には比
較器１６に低レベルの信号電圧Ｖｋを出力する。

【００２７】比較器１６は入力された信号電圧Ｖｋと三
角波電圧ｆ_VCOとを比較し、Ｖｋがｆ_VCOより大きいと
き、トランジスタＱ３のゲート電圧Ｖｇ３としてＨレベ
ルを出力し、Ｖｋがｆ_VCOより小さいときＬレベルを出
力する。トランジスタＱ３はＰチャンネルＦＥＴで構成
されているので、ゲート電圧Ｖｇ３がＬレベルのときト
ランジスタＱ３がオンし、Ｈレベルのときトランジスタ
Ｑ３がオフする。

【００２８】図１２の従来技術との基本的な違いは、駆
動電圧制御回路５において、従来例では図１２のトラン
ジスタＱ１のドレイン電圧Ｖｄ１（圧電トランス１の１
次側電圧波形）を検出して整流した整流電圧Ｖｃを基準
値として三角波ｆ_VCOと比較し、トランジスタＱ３のデ
ューティ比を変えようとしているのに対し、本実施形態
の構成では、図１の昇圧回路４へ入力される入力電圧Ｖ
_DDをチョッピングした矩形波入力電圧Ｖｉを検出して、
基準電圧Ｖｒｅｆ’と積分比較した誤差増幅電圧Ｖｋを
基準値として三角波ｆ_VCOと比較し、トランジスタＱ３
のデューティ比を変えようとするところである。

【００２９】図２に本実施形態の構成で回路の電源をオ
ンしたときの起動時における直流入力電圧Ｖ_DD、三角波
電圧ｆ_VCO、信号電圧Ｖｋ、トランジスタＱ３のゲート
電圧Ｖｇ３、矩形波入力電圧Ｖｉ、トランジスタＱ１、
Ｑ２のゲート電圧Ｖｇ１、Ｖｇ２、さらにトランジスタ
Ｑ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２、コイル電流
ｉＬ１、ｉＬ２の変化を示す。図２（ａ）のグラフは比
較器１６に入力される二つの信号ｆ_VCOとＶｋを示し、
図２（ｂ）は比較器１６の出力信号を示し、トランジス
タＱ３のゲート波形Ｖｇ３になる。図２（ｏ）は直流入
力電圧Ｖ_DDの起動時におけるタイミングチャートを示し
ており、時刻ｔ１で回路の電源がオンされるものとす
る。また直流入力電圧Ｖ_DDが最低電圧の時、信号電圧Ｖ
ｋが三角波ｆ_VCOの波形の最低電圧とほぼ等しくなるよ
うに設定しておく。

【００３０】時刻ｔ１で電源がオンされると、比較器１
６の出力信号電圧Ｖｋは矩形波入力電圧Ｖｉを検出し始
めてゼロ電圧から上昇し、時刻ｔ２で三角波電圧ｆ_VCO
より大きくなる。ｔ１〜ｔ２の期間は出力信号電圧Ｖｋ
は三角波電圧ｆ_VCOより小さいので、この期間、Ｖｇ３
はＬレベルとなりトランジスタＱ３はオンし、またトラ
ンジスタＱ１のゲート電圧Ｖｇ１もＨレベルでオンして
いるため、コイルＬ１に電流ｉ（ｔ）＝Ｖ_DD×ｔ／Ｌ１
が流れ始める。これを等価回路として示すと図１４
（ａ）に相当する。

【００３１】次に、三角波ｆ_VCOが信号電圧Ｖｋより小
さくなる時刻ｔ２〜ｔ４の間、Ｖｇ３はＨレベルになる
ので、トランジスタＱ３はオフになり、コイルＬ１は電
源から切り離されるが、ダイオードＤ１を通じてグラン
ドから供給される電流が流れ、図２（ｇ）のようにコイ
ルＬ１の電流ｉＬ１はｔ２のままの電流が流れ続ける。
この時の等価回路は図１４（ｂ）に相当する。ダイオー
ドＤ１はコイルＬ１の電流を保持する回路として動作
し、コイルＬ１に流れている電流ｉ（ｔ）はｔ２におけ
る値を保持するため、グランド、ダイオードＤ１、コイ
ルＬ１、トランジスタＱ１を通じて流れ続けることにな
る。

【００３２】ｔ４〜ｔ５の間では、また三角波ｆ_VCOの
電圧が信号電圧Ｖｋより大きくなり、トランジスタＱ３
がオンになるので、コイルＬ１の電流はまた時間に比例
して増加し、ｔ５においてＩｐの電流値になる。等価回
路は図１４（ｃ）に相当する。

【００３３】次にｔ５〜ｔ６の間では、トランジスタＱ
１がオフになるので図１４（ｄ）の状態になり、トラン
ジスタＱ１のドレイン電圧はコイルＬ１と、圧電トラン
ス１の入力等価容量Ｃｄ１と共振して図２（ｅ）のよう
な半波の正弦波電圧Ｖｄ１の波形になる。

【００３４】ｔ６〜ｔ７の間では、三角波ｆ_VCOの電圧
が信号電圧Ｖｋより小さくなるのでトランジスタＱ３は
オフになるが、図１４（ｅ）のようにコイルＬ１から放
出される電流はダイオードＤ１を通して流れ、トランジ
スタＱ１のドレイン電圧のピーク電圧は所定の値のＶｄ
ｏになる。

【００３５】ｔ７〜ｔ８の間では、トランジスタＱ３は
またオンになるが、コイルＬ１の電流ｉＬ１は図２
（ｇ）のように圧電トランスに接続した負荷による等価
抵抗によってｔ８にゼロになり、ｔ１〜ｔ５にチャージ
した電流エネルギを放出する動作を行う。以後この動作
を繰り返す。

【００３６】また、さらに直流入力電圧Ｖ_DDが上昇した
場合は、矩形波入力電圧Ｖｉを検出して出力される信号
電圧Ｖｋが増加してＶｇ３のオフの期間が増加し、コイ
ルＬ１、Ｌ２に電流をチャージする期間が短くなり、コ
イルＬ１、Ｌ２にチャージされるピーク電流が一定値Ｉ
ｐに制御され、トランジスタＱ１、Ｑ２のドレイン電圧
Ｖｄ１、Ｖｄ２のピーク値も所定値Ｖｄｏに制御され
る。よって、圧電トランス１の駆動電圧が所定の値に制
御されるものである。

【００３７】以上の構成によって回路の電源をオンした
ときの起動時においても、コイルＬ１，Ｌ２にチャージ
されるピーク電流が一定値Ｉｐに制御され、トランジス
タＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２のピーク値
が所定値Ｖｄｏに制御されるので、コイルＬ１，Ｌ２が
飽和しないように部品を大型化する必要がなく、また耐
圧の高いトランジスタを必要とせず、オン抵抗が増加し
て効率が低下する原因や、コストアップの要因になる問
題が解消できる。

【００３８】次に、本実施形態の構成で直流入力電圧Ｖ
_DDが急峻に変動する場合におけるタイミングチャートを
図３に示す。図３（ｏ）は直流入力電圧Ｖ_DDのタイミン
グチャートを示しており、時刻ｔ１〜ｔ２の期間で入力
電圧Ｖ_DDoから２Ｖ_DDoに急峻に変化した場合を示す。

【００３９】時刻ｔ１で直流入力電圧Ｖ_DDが上昇し始め
るが、矩形波入力電圧Ｖｉも同時に増加し始め、それを
検出して出力される信号電圧Ｖｋもすぐに増加し始め
る。よってトランジスタＱ３のデューティ比を調整する
タイミングもすぐ追従され、コイルＬ１、Ｌ２の電流ｉ
Ｌ１、ｉＬ２は図３（ｇ）、（ｈ）のように所定の電流
ピーク値Ｉｐに制限される。またこれにより、トランジ
スタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２も図３
（ｅ）、（ｆ）のように所定の値Ｖｄｏをオーバーする
ことがない。

【００４０】よって、直流入力電圧Ｖ_DDが急峻に変動す
る場合においても、コイルＬ１、Ｌ２にチャージされる
ピーク電流が一定値Ｉｐに制御され、トランジスタＱ
１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２のピーク値が所
定値Ｖｄｏに制御されるので、コイルＬ１、Ｌ２が飽和
しないように部品を大型化する必要がなく、また耐圧の
高いトランジスタを必要とせず、オン抵抗が増加して効
率が低下する原因や、コストアップの要因になる問題が
解消できる。

【００４１】また圧電トランス１の駆動電圧も一定に制
御されるので、圧電トランス１の駆動電圧が急に大きく
なり、駆動周波数が追従できずに一時的に大きな出力電
流を流してしまう過出力のストレスを生じることもな
く、もちろん過出力のストレスによる圧電トランス破壊
の危険性もない。

【００４２】この構成によれば直流入力電圧Ｖ_DDが高周
波のリップルで変動する場合においても効果があること
は言うまでもない。また図１２の従来例のように調光回
路によりトランジスタＱ３をオン・オフして調光する場
合においても、そのオン時の瞬間の不具合も解消できる
ことは言うまでもない。

【００４３】（実施形態２）本発明の実施形態２の要部
回路構成を図４に示す。図４は図１の実施形態１の昇圧
回路４において、コイルＬ１、Ｌ２をトランスＴ１、Ｔ
２に置き換えたものであり、それ以外は図１と同等なイ
ンバータである。本実施形態においても、実施形態１と
同様の効果があることは言うまでもない。また、圧電ト
ランス１で不足した昇圧比をトランスＴ１、Ｔ２で補う
ことができるため、より低い電圧で動作させることがで
きるという長所がある。

【００４４】（実施形態３）本発明の実施形態３の要部
回路構成を図５に示す。図５は図１の実施形態１の昇圧
回路４において、昇圧回路４を１つのチョークコイルＬ
１と１つのトランジスタＱ１で構成される１石式インバ
ータ回路としたものである。動作は実施形態１、実施形
態２と同様のＥ級動作であり、実施形態１、実施形態２
のプッシュプル回路の片方のみの動作と同じとなる。実
施形態１と同様の効果があることは言うまでもない。こ
の例では圧電トランス１を高調波成分を含んだ半波波形
で駆動するため若干効率が低下するが、回路部品点数を
減らせるという長所がある。

【００４５】（実施形態４）本発明の実施形態４の要部
回路構成を図６に示す。図６は図１の実施形態１の昇圧
回路４において、昇圧回路４を１つのトランスＴ１と１
つのトランジスタＱ１で構成される１石式インバータ回
路としたものであり、実施形態３のチョークコイルＬ１
をトランスＴ１に置き換えた点以外は図５と同等なイン
バータである。実施形態１、実施形態３と同様の効果が
あることは言うまでもない。また、圧電トランス１で不
足した昇圧比をトランスＴ１で補うことができるため、
より低い電圧で動作させることができるという長所があ
る。

【００４６】（実施形態５）図７は本発明の実施形態５
の回路図である。図７の構成で図１の実施形態１と異な
る点は、駆動電圧制御回路５の比較器１６が検出する電
圧を矩形波入力電圧Ｖｉだけではなく、トランジスタＱ
１のドレイン電圧Ｖｄ１も同時に検出するところであ
る。

【００４７】図１の実施形態１において、負荷２が冷陰
極管のような放電灯の場合、放電灯が点灯する前と点灯
した後では放電灯のインピーダンスＲ_Lが大きく異な
り、例えば冷陰極管の場合∞から１００ＫΩ程度まで変
化する。すると圧電トランス１の等価入力容量Ｃｄ１も
影響されて変化する。

【００４８】図８は図１の実施形態１において負荷２に
冷陰極管を用いた場合の冷陰極管点灯前と点灯後のタイ
ミングチャートを示す。冷陰極管点灯前と点灯後におい
て矩形波入力電圧Ｖｉは一定であり、コイルにチャージ
されるピーク電流Ｉｐも一定であるが、点灯前と点灯後
とで圧電トランス１の等価入力容量Ｃｄ１が変化するた
め、図８（ｅ），（ｆ）のように等価入力容量Ｃｄ１と
コイルＬ１、Ｌ２の共振電圧であるトランジスタＱ１、
Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２が変化し、所定の値
Ｖｄｏをオーバーすることがある。

【００４９】しかし、図７の構成では、比較器１６が検
出する電圧を矩形波入力電圧Ｖｉだけではなく、トラン
ジスタＱ１のドレイン電圧Ｖｄ１も同時に検出するよう
にしたため、図９のタイミングチャートに示されるよう
に、点灯前の期間で圧電トランス１の等価入力容量Ｃｄ
１が小さくなって所定のピーク電流Ｉｐでは等価入力容
量Ｃｄ１とコイルＬ１、Ｌ２の共振電圧であるトランジ
スタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２のピーク
値が所定の値Ｖｄｏをオーバーしそうになったときで
も、比較器１６がトランジスタＱ１のドレイン電圧Ｖｄ
１も検出しているので、信号電圧Ｖｋを上昇させ、トラ
ンジスタＱ３のデューティを変化させて、コイルＬ１，
Ｌ２にチャージされるピーク電流値をＩｐより下げて、
トランジスタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２
が所定の値Ｖｄｏを超えないように制御される。

【００５０】この構成によれば、負荷に放電灯を用いた
場合においても、トランジスタＱ１、Ｑ２のドレイン電
圧Ｖｄ１、Ｖｄ２のピーク値が所定値Ｖｄｏに制御され
るので、耐圧の高いトランジスタを必要とせず、オン抵
抗が増加して効率が低下する原因や、コストアップの要
因になる問題が解消できる。また実施形態１と同様の効
果があることは言うまでもない。

【００５１】なお、図７に示した回路では、積分比較器
５１に矩形波入力電圧ＶｉとトランジスタＱ１のドレイ
ン電圧Ｖｄ１を直接ダイオードＤ２、Ｄ３で入力してい
るように図示しているが、実際には分圧抵抗等によりＶ
ｉとＶｄ１にそれぞれ比例した電圧を検出してくるもの
である。

【００５２】（実施形態６）図１０は本発明の実施形態
６の回路図である。図１０の構成で実施形態１と異なる
点は昇圧回路４と圧電トランス１との間に、コイルＬと
コンデンサＣからなる温度補償回路２１を挿入したとこ
ろである。この温度補償回路２１は圧電トランス１の等
価入力容量Ｃｄ１が温度により大きく変化してしまうた
めに起きるスイッチング不良などの不具合を防止するた
めに設けられており、温度補償回路２１と圧電トランス
１の等価入力容量Ｃｄ１との等価的合成容量は、圧電ト
ランス１の等価入力容量Ｃｄ１が大きく変化してもあま
り変動しなくなるため、昇圧回路４のコイルＬ１、Ｌ２
との共振電圧Ｖｄ１、Ｖｄ２も変動しにくくなるもので
ある。つまり、温度補償回路２１を付加することによっ
て、圧電トランス１の等価入力容量Ｃｄ１の変化を吸収
し、共振電圧Ｖｄ１、Ｖｄ２が変動するのを抑えられ
る。もちろん放電灯のような負荷変動する場合の圧電ト
ランス１の等価入力容量Ｃｄ１の変化も吸収でき、共振
電圧Ｖｄ１、Ｖｄ２が変動するのを抑えられることは言
うまでもない。

【００５３】よって、本構成によれば負荷に放電灯を用
いた場合あるいは温度環境が大きく変わる場合において
も、トランジスタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖ
ｄ２のピーク値が所定の値Ｖｄｏに制御されるので、耐
圧の高いトランジスタを必要とせず、オン抵抗が増加し
て効率が低下する原因や、コストアップの要因になる問
題が解消できる。また、実施形態１と同様の効果がある
ことは言うまでもない。また、図１０の昇圧回路４の構
成が実施形態２の図４、実施形態３の図５、実施形態４
の図６の構成であっても同様の効果がある。

【００５４】（実施形態７）本発明の実施形態７の要部
構成を図１１に示す。図１１は実施形態６（図１０）の
構成において、温度補償回路２１の内部のコイルＬとコ
ンデンサＣの接続を変えたものである。図１１の温度補
償回路２１の構成においても、温度補償回路２１と圧電
トランス１の等価入力容量Ｃｄ１との等価的合成容量
は、圧電トランス１の等価入力容量Ｃｄ１が大きく変化
してもあまり変動しなくなるため、昇圧回路４のコイル
Ｌ１、Ｌ２との共振電圧Ｖｄ１、Ｖｄ２も変動しにくく
できるものである。

【００５５】よって、実施形態６と同様に負荷に放電灯
を用いた場合においても、トランジスタＱ１、Ｑ２のド
レイン電圧Ｖｄ１、Ｖｄ２のピーク値が所定値Ｖｄｏに
制御されるので、耐圧の高いトランジスタを必要とせ
ず、オン抵抗が増加して効率が低下する原因や、コスト
アップの要因になる問題が解消できる。また、実施形態
１と同様の効果があることは言うまでもない。また、図
１１の昇圧回路４の構成が実施形態２の図４の構成、実
施形態３の図５、実施形態４の図６の構成であっても同
様の効果がある。

【００５６】

【発明の効果】本発明によれば、回路の電源をオンした
ときの起動時や、直流入力電圧が急峻に変動する場合に
おいても圧電トランスの駆動電圧が所定の値になるよう
に制御でき、圧電トランスへのストレスを回避し、コイ
ル等の部品の大型化を防止し、スイッチ素子の耐圧を低
下させ、効率の低下を防止し、コストアップを防止でき
る。

【００５７】さらに、請求項４または６の発明によれ
ば、圧電トランスで不足した昇圧比をオートトランスで
補うことができるため、より低い電圧で動作させること
ができる。また、請求項５または６の発明によれば、上
記の効果に加え、回路部品点数を減らせる利点がある。

【図面の簡単な説明】

【図１】本発明の実施形態１の回路図である。

【図２】本発明の実施形態１の電源投入時の動作波形図
である。

【図３】本発明の実施形態１の電源変動時の動作波形図
である。

【図４】本発明の実施形態２の要部構成を示す回路図で
ある。

【図５】本発明の実施形態３の要部構成を示す回路図で
ある。

【図６】本発明の実施形態４の要部構成を示す回路図で
ある。

【図７】本発明の実施形態５の回路図である。

【図８】本発明の実施形態１の放電灯が点灯する前後の
動作波形図である。

【図９】本発明の実施形態５の放電灯が点灯する前後の
動作波形図である。

【図１０】本発明の実施形態６の回路図である。

【図１１】本発明の実施形態７の要部構成を示す回路図
である。

【図１２】従来例の回路図である。

【図１３】従来例の定常時の動作波形図である。

【図１４】従来例の動作説明のための回路図である。

【図１５】従来例の電源投入時の動作波形図である。

【図１６】従来例の電源変動時の動作波形図である。

【符号の説明】

１圧電トランス２負荷３周波数制御回路４昇圧回路５駆動電圧制御回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 3K072 AA01 AC01 AC20 BC01 CA07 DD10 GB11 5H007 AA17 CA02 CB04 CB06 CB09 CC03 CC12 CC32 DA05 DB01 DC02 EA03 5H730 AA20 BB13 BB14 BB25 BB57 BB61 BB86 DD04 DD26 DD32 EE48 EE79 FD31 FF02 FG05 FG07 FG23 XC01 XX02

Claims

【特許請求の範囲】

【請求項１】圧電トランスと、前記圧電トランスの
入力端子に接続され、少なくとも１つのインダクタンス
要素と少なくとも１つのスイッチ素子と該スイッチ素子
を駆動する回路とから構成された昇圧回路と、前記昇圧
回路のスイッチ素子を駆動する回路の周波数を変化させ
て、前記圧電トランスの出力端子から所定の出力電流ま
たは出力電圧が得られるよう前記圧電トランスの昇圧比
を制御する周波数制御回路と、前記昇圧回路と電源の間
に接続されて前記昇圧回路に供給される電流を断続する
スイッチ手段と、前記昇圧回路の回生電流を流すダイオ
ードと、前記昇圧回路への入力電圧を検出して所定の電
圧値に制御あるいは制限するように前記スイッチ手段を
オンオフさせる駆動電圧制御回路から構成されることを
特徴とする電源装置。
【請求項２】請求項１において、検出した昇圧回路
への入力電圧を基準電圧と比較して出力される信号電圧
と、昇圧回路の駆動周波数の２倍の周波数の三角波電圧
とを比較して、その大小の関係により前記スイッチ手段
の駆動パルスのデューティ比を可変とすることを特徴と
する電源装置。
【請求項３】請求項１または２において、昇圧回路
は、圧電トランスの一対の入力端子と一方の電源入力端
子の間にそれぞれ接続された第１及び第２のコイルと、
圧電トランスの前記一対の入力端子と他方の電源入力端
子の間にそれぞれ接続された第１及び第２のスイッチ素
子と、第１及び第２のスイッチ素子を交互に駆動する分
周回路とからなることを特徴とする電源装置。
【請求項４】請求項１または２において、昇圧回路
は、圧電トランスの一方の入力端子に２次端子を接続し
中間端子を第１のスイッチ素子に接続した第１のオート
トランスと、圧電トランスの他方の入力端子に２次端子
を接続し中間端子を第２のスイッチ素子に接続した第２
のオートトランスと、第１及び第２のスイッチ素子を交
互に駆動する分周回路とからなることを特徴とする電源
装置。
【請求項５】請求項１または２において、昇圧回路
は、圧電トランスの一対の入力端子間に接続されたスイ
ッチ素子と、前記スイッチ素子を介して電源入力端子間
に接続されたコイルと、圧電トランスの１駆動周期内で
前記スイッチ素子をオンして電源から前記コイルに電流
エネルギを入力し、前記スイッチ素子をオフして前記圧
電トランスの入力側に電圧エネルギとして出力するよう
に前記スイッチ素子を駆動する回路とからなることを特
徴とする電源装置。
【請求項６】請求項１または２において、昇圧回路
は、圧電トランスの一方の入力端子に２次端子を接続し
中間端子をスイッチ素子に接続したオートトランスと、
圧電トランスの１駆動周期内で前記スイッチ素子をオン
して電源から前記オートトランスに電流エネルギを入力
し、前記スイッチ素子をオフして前記圧電トランスの入
力側に電圧エネルギとして出力するように前記スイッチ
素子を駆動する回路とからなることを特徴とする電源装
置。