JPH08251926A

JPH08251926A - インバータ回路

Info

Publication number: JPH08251926A
Application number: JP7083350A
Authority: JP
Inventors: Akira Mizutani; 彰水谷
Original assignee: Tamura Corp
Current assignee: Tamura Corp
Priority date: 1995-03-14
Filing date: 1995-03-14
Publication date: 1996-09-27

Abstract

(57)【要約】【目的】容量性の負荷を駆動する場合でもスイッチン
グ素子の駆動周波数やオン・オフ、デューティー比を自
由に調整でき、しかも回路の動作は安定し、効率の低下
もなく、また、圧電トランスのように駆動周波数により
出力が変化する負荷であっても、入力電圧の変動に対
し、常に共振点付近で動作させることにより効率の低下
を防止できるインバータ回路を提供する【構成】トランスＴの１次側回路をスイッチング素子
Ｑ１によりオン・オフすることによりトランスＴの２次
側回路に所定の電圧を生ずるインバータ回路において、
前記スイッチング素子Ｑ１とはオン・オフ動作が逆であ
って負荷電流Ｉｓのゼロクロス点で導通を遮断するゼロ
クロススイッチＳＷ０を２次側回路に設けて負荷電流Ｉ
ｓの不要な振動を防止した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はスイッチングトランス
の１次側回路をオン・オフすることにより２次側に所定
の電圧を得るインバータ回路に関し、詳しくは液晶パネ
ルのバックライト等に用いられる冷陰極管の駆動用等の
用途を有する圧電トランスその他の容量性負荷を駆動す
るためのインバータ回路に関する。

【０００２】

【従来の技術】この種のインバータ回路において、負荷
が純粋な抵抗成分だけであれば回路効率はさほど問題と
ならない。しかし、例えば圧電素子を使用した圧電トラ
ンスが負荷となる場合、この圧電トランスは図７に示す
ような等価回路で表され、所定の容量成分を有する。従
って、このような容量性の負荷を駆動する場合、矩形波
を与えると急峻な電流が流れ効率の低下を招く。このた
め、トランスの２次巻線のインダクタンス成分とで共振
させ、これによりインバータ回路の効率を改善する手法
が知られている。

【０００３】すなわち、図１０はその回路例を示したも
ので、１はインバータ回路の容量性の負荷としての圧電
トランス、２はこの圧電トランス１が駆動する負荷、３
は発振器、４はインバータ回路の動作を制御するための
電圧検出回路、Ｑはスイッチング動作を行うトランジス
タ、Ｔは駆動トランスである。

【０００４】しかして、電圧検出回路４により検出され
た入力電圧に応じてトランジスタＱのオン・オフ動作を
制御する発振器３の発振周期が、所定の出力を生ずるよ
うに制御される。このとき、インバータ回路に対して容
量性の負荷となる圧電トランス１のキャパシタンス成分
と駆動トランスＴのインダクタンス成分とで、共振回路
を構成するよう両者の値を選定し、この共振の作用によ
り電圧と電流の波形である矩形波が正弦波状に整形さ
れ、効率が改善されるというものである。

【０００５】

【発明が解決しようとする課題】ところで、上記のイン
バータ回路はその制御方法として入力電圧が増加すると
発振周波数を減少させ、出力をある一定の範囲に安定さ
せるように動作する。ここで、通常トランスＴの１次電
流Ｉｐと２次側の負荷電流Ｉｃとの関係は、図８（ａ）
に示すようにスイッチング素子Ｑ１のオン時間（Ｔｏ
ｎ）に流れる１次電流Ｉｐと、オフ時間（Ｔｏｆｆ）に
流れる負荷電流Ｉｃは、スイッチング素子のオン時間
（Ｔｏｎ）が負荷電流Ｉｃの発振周期に同期しているた
め、負荷電流Ｉｃは正常な波形である。

【０００６】しかし、発振周期を低下させた場合、図８
（ｂ）に示すようにスイチング素子Ｑ１のオフ時間（Ｔ
ｏｆｆ）が増加し、負荷電流Ｉｃはゼロクロス点で遮断
されずに図１０に示すような減衰振動を生ずるようにな
り、結果として回路が不安定となり効率の低下を招くこ
ととなる。このため、スイッチング素子Ｑ１の発振周期
やオン・オフ、デューティー比が決められてしまい、回
路の制御上の制約、あるいは設計上の制約が大きかっ
た。

【０００７】また、前記回路構成ではトランスＴのイン
ダクタンスと負荷の容量成分とが一定であるため共振周
波数が固定され、例えば圧電トランスのように駆動周波
数を変化させることで出力を調整するタイプの装置で
は、その調整範囲が限られたものとなってしまう。ま
た、入力電圧が増大するとスイッチング素子のオフ期間
（Ｔｏｆｆ）を増加させて出力を減少させなければなら
ないが、このオフ期間（Ｔｏｆｆ）が制限を受けるため
出力電圧が増大して不要な出力を生ずるか、あるいは圧
電トランス１の共振点をずれて駆動するため効率が悪く
なると言う弊害を生じていた。

【０００８】この発明はかかる点に鑑みなされたもの
で、その目的とするところは、容量性の負荷を駆動する
場合でもスイッチング素子の駆動周波数やオン・オフ、
デューティー比を自由に調整でき、しかも回路の動作は
安定し、効率の低下もないインバータ回路を提供するこ
とにある。

【０００９】また、この発明の他の目的は、圧電トラン
スのように駆動周波数により出力が変化する負荷であっ
ても、入力電圧の変動に対し、常に共振点付近で動作さ
せることにより効率の低下を防止できるインバータ回路
を提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決すべく本
発明は、トランスＴの１次側回路をスイッチング素子Ｑ
１によりオン・オフすることによりトランスＴの２次側
回路の容量性負荷に与えるための所定の電圧を生ずるイ
ンバータ回路において、前記スイッチング素子Ｑ１とは
オン・オフ動作が逆であって容量性負荷に流れる負荷電
流のゼロクロス点で導通を遮断するゼロクロススイッチ
ＳＷ０を２次側回路に設けることとした。

【００１１】また、前記ゼロクロススイッチＳＷ０は
ＮＰＮ（Ｎチャンネル）トランジスタＱ２（ＦＥＴ）と
ＰＮＰ（Ｐチャンネル）トランジスタＱ３（ＦＥＴ）と
前記各素子Ｑ２，Ｑ３それぞれに直列に接続された逆流
防止用ダイオードＤ１，Ｄ２とを並列に接続し、前記各
素子Ｑ２，Ｑ３のベース（ゲート）に信号を反転して入
力するための制御部２とにより構成することとした。

【００１２】また、前記容量性負荷１は圧電トランスで
あることとした。

【００１３】さらに、前記圧電トランス１により冷陰極
管３を駆動することとした。

【００１４】あるいは、負荷３に流れる電流を検出する
ための電流検出回路４と、この電流検出回路４からの信
号と基準信号ｒｅｆとを比較しその差の積分を出力する
積分回路２ｃと、この積分回路２ｃからの出力により発
振周期を変化させるＶ／Ｆコンバータ２ｂと、このＶ／
Ｆコンバータ２ｂの出力によりトランスＴの１次側回路
をオン・オフ制御するスイッチング素子Ｑ１と、トラン
スＴの２次側に発生した所定の周波数の電圧を受けて負
荷を駆動するための高電圧を発生する圧電トランス１と
により構成されるインバータ回路において、前記Ｖ／Ｆ
コンバータ２ｂからの反転信号により動作し、かつ圧電
トランス１を駆動する電流をゼロクロス点で遮断するゼ
ロクロススイッチＳＷ０を設け、前記Ｖ／Ｆコンバータ
２ｂに１次側回路の入力電圧によりスイッチング素子Ｑ
１のオン時間（Ｔｏｎ）を制御するＴｏｎコントロール
回路２ａからの信号を入力してスイッチング素子のオン
時間（Ｔｏｎ）を併せて制御することとした。

【００１５】

【作用】スイッチング素子Ｑ１がオンになると、この時
のゼロクロススイッチＳＷ０はオフ状態であるため、ト
ランスＴの１次側には電源電圧Ｅと１次巻線のインダク
タンスＬＰとスイッチング素子Ｑ１のオン時間Ｔｏｎで
決まる１次電流Ｉｐが流れる。すなわち、Ｅ＝Ｌ・ｄｉ
／ｄｔであるからＩｐ＝Ｅ・Ｔｏｎ／Ｌとなり図
５に示すような波形の電流Ｉｐが流れ、この時トランス
Ｔに１／２・Ｌｐ・Ｉｐ²のエネルギーが蓄積され
る。

【００１６】次に、スイッチング素子Ｑ１がオフする
と、ゼロクロススイッチＳＷ０はオンとなり、トランス
Ｔに蓄積されたエネルギーが２次巻線から放出される。
ここで、トランスＴのインダクタンス成分Ｌｓと圧電ト
ランスの１次端子間の容量成分Ｃの値を適当に選定する
と、図６に示すようにスイッチング素子Ｑ１がオフに反
転するＴｏｆｆのΔｔ時間前に負荷電流Ｉｓがプラスか
らゼロに変化するようになる。

【００１７】そして、ゼロクロススイッチＳＷ０は図６
に示すＡ点ではオフしないように図示のようなコントロ
ール信号を与えるか、あるいは立ち上がり信号のゼロク
ロス点ではオフしない構造とし、増加から減少に反転し
た後の（一定時間経過後の）立ち下がりゼロクロス点で
オフになるようにすれば、負荷電流Ｉｓはスイッチング
素子Ｑ１がオフに反転するＴｏｆｆのΔｔ時間前（Ｔｏ
ｆｆ−Δｔ）に遮断され、不要な振動電流の発生が防止
できる。また、このときはスイッチング素子Ｑ１はオフ
状態を維持しており、Δｔ時間後にスイッチング素子Ｑ
１がオンとなり、同様な動作を繰り返す。

【００１８】ところで、電源電圧が高くなると、スイッ
チング素子のオン時間Ｔｏｎが短くなるため１次電流Ｉ
ｐが制限されることとなる。ここで、入力電圧Ｅとスイ
ッチング素子Ｑ１のオン時間Ｔｏｎの関係を、入力電圧
Ｅが最大のときにスイッチング素子Ｑ１のオン時間Ｔｏ
ｎを最小にし、入力電圧Ｅが最小のときにスイッチング
素子Ｑ１のオン時間Ｔｏｎを最大にすれば、電源電圧の
変動に対して１サイクル当たりの伝送エネルギーを一定
にでき、変動率を最小にすることができる。

【００１９】また、負荷に圧電トランス１を使用した場
合、この圧電トランスは所定の駆動周波数に最大出力を
生ずる共振点とも言うべき箇所があり、この周波数から
離れるに従い出力が低下するという特性を有する。従っ
て、周波数が変化すると出力も変動してしまうが、スイ
ッチング素子Ｑ１のオン時間Ｔｏｎを制御することによ
り、所定の周波数領域で駆動可能となり、出力の変動が
防止できる。また、上記疑似共振点付近で駆動すること
も可能となり、常に最も効率の良い状態で駆動できるよ
うになる。

【００２０】

【実施例】次に、本発明の実施例について図に沿って説
明する。（１）図１は本発明の第１実施例の基本構成を示した回
路図である。図においてＴはトランスで、スイッチング
動作を行うインバータ回路に適した機能を有している。
またＱ１はスイッチング素子でトランジスタ、ＭＯＳＦ
ＥＴなどの高速動作に適した半導体素子が使用される。
１は容量性負荷で純抵抗成分だけでなく一定のキャパシ
タンス成分を有し、インバータ回路に対する負荷となる
ものである。ＳＷ０はゼロクロススイッチで、スイッチ
ング素子Ｑ１とはオン・オフ動作が逆で、負荷電流Ｉｓ
がゼロクロスする点、すなわち負荷電流Ｉｓが減少して
０Ａとなった時点で電流を遮断するように動作するスイ
ッチである。

【００２１】次にこの回路の動作について説明する。ス
イッチング素子Ｑ１は図示しない制御回路によりそのオ
ン・オフ周期が制御されている。そして、この制御回路
は入力電圧あるいは出力電流、またはこれらの両方を監
視していて、負荷１に対して所定の出力を与えるように
スイッチング素子Ｑ１のオン・オフ周期あるいはオン時
間（Ｔｏｎ）またはこれらの両方を制御する。このよう
な制御回路としては周知の技術手段であるＰＷＭ制御方
式を応用することにより容易に構成することが可能であ
り、詳細については説明を省略する。

【００２２】スイッチング素子Ｑ１のオン・オフ動作に
よりトランスＴを介して２次側回路に所望の電圧、電流
を生じ、負荷１に与えられる。ここで、スイッチング素
子Ｑ１がオンになると、トランスＴの１次側には、電源
電圧Ｅと１次巻線のインダクタンスＬＰとスイッチング
素子Ｑ１のオン時間Ｔｏｎとで決まり、三角波状の波形
で表される１次電流Ｉｐが流れる。このときゼロクロス
スイッチＳＷ０はオフであるため、トランスＴには１／
２・Ｌｐ・Ｉｐ²のエネルギーが蓄積される。

【００２３】次にスイッチング素子Ｑ１がオフすると、
ゼロクロススイッチＳＷ０がオンになり、トランスＴに
蓄積されたエネルギーが負荷１に供給される。このとき
負荷電流Ｉｓは図中の矢印とは逆、つまりマイナス方向
に流れているが、次第に減少し、ついにプラス方向に反
転して正弦波状の曲線を描くように流れる。そして、再
び減少して、ゼロアンペアとなった時点でゼロクロスス
イッチＳＷ０はオフとなりその後の電流を遮断する。

【００２４】このようにして負荷電流をゼロクロス点で
遮断することにより、不要な共振や振動の発生を防止
し、スイッチング素子Ｑ１のオン・オフ周期あるいはオ
ン時間（Ｔｏｎ）を自由に制御することができる。そし
て、負荷に電力を供給するために有効な電流のみを供給
することが可能となり、効率が改善され、回路動作も安
定する。

【００２５】（２）図２は本発明の第２実施例の基本構
成を示した回路図である。図において１は容量性の負荷
である圧電トランス、２はスイッチング素子Ｑ１に与え
られる制御信号を反転してゼロクロススイッチＳＷ０に
与えるための制御部、Ｑ１はスイッチング素子、Ｔはト
ランス、ＳＷ０はゼロクロススイッチ、Ｑ２，Ｑ３，Ｑ
４はスイッチ素子でトランジスタ、ＦＥＴその他の半導
体素子にて構成される。Ｄ１，Ｄ２は逆流防止用のダイ
オード、Ｄ３はツェナーダイオードである。

【００２６】しかして、入力はトランスＴの１次巻線を
介して、スイッチング素子Ｑ１のコレクタ（ドレイン）
に接続され、そのエミッタ（ソース）は接地されてい
る。また、スイッチング素子Ｑ１のベースは制御部２の
正論理出力に接続されている。そして、トランスＴの一
端は容量性負荷である圧電トランス１の入力の一端に接
続され、トランスＴの他端は接地されている。

【００２７】圧電トランス１の入力の他端はそれぞれ逆
流防止用のダイオードＤ１，Ｄ２のアノードとカソード
に接続され、一方のダイオードＤ１のカソードは一方の
ＮＰＮ型あるいはこれと同等のスイッチ素子Ｑ２のコレ
クタ（ドレイン）に接続され、他方のダイオードＤ２の
アノードは他方のＰＮＰ型あるいはこれと同等のスイッ
チ素子のコレクタ（ドレイン）に接続されている。また
各スイッチ素子Ｑ２，Ｑ３のエミッタは接地されてい
る。

【００２８】一方のスイッチ素子Ｑ２のベース（ドレイ
ン）には制御部２の負論理出力に接続され、またスイッ
チング素子Ｑ１に入力される制御部２の正論理出力は逆
方向に接続されたツェナーダイオードＤ３と抵抗Ｒ２を
介して第３のスイッチ素子Ｑ４のベース（ゲート）に接
続されている。第３のスイッチ素子Ｑ４のエミッタ（ド
レイン）はマイナス電源の−ＶＤＤに接続され、コレク
タ（ソース）はコンデンサＣ１を介して接地されると共
に抵抗Ｒ１を介して他方のスイッチ素子Ｑ３のベース
（ドレイン）に接続されている。

【００２９】前記各スイッチ素子Ｑ２，Ｑ３，Ｑ４と逆
流防止用のダイオードＤ１，Ｄ２、制御部２等によりゼ
ロクロススイッチＳＷ０が構成されている。その他の構
成は図１の回路と同一であり、同一構成要素についての
説明は省略する。

【００３０】次に、このような構成の回路の動作につい
て説明する。制御部２の正論理出力からは図１の制御回
路と同様な制御手段により、所定のパルスがスイッチン
グ素子Ｑ１に出力される。そして、負論理出力からはこ
の反転信号が出力される。また、負荷としての圧電トラ
ンス１は前述の如く所定の容量成分を有し、等価的にコ
ンデンサと抵抗の並列回路と見ることができる。

【００３１】いま（ｔ＝０）、制御部２の出力によりス
イッチング素子Ｑ１がオンになると、オン時間（Ｔｏ
ｎ）に比例して増加する１次電流Ｉｐが流れる。このと
き一方のスイッチング素子Ｑ２はオフであるため負荷電
流Ｉｓは流れず、トランスＴの巻線比１：ｎに比例した
電圧であるＶｓ＝ｎ・Ｖｉｎが２次側回路に生ずる。

【００３２】一方、制御部２の出力電圧に対応したツェ
ナー電圧を有するツェナーダイオードＤ３および抵抗Ｒ
２を介して第３のスイッチ素子Ｑ４もオンとなっている
ため、このスイッチ素子Ｑ４と抵抗Ｒ１を介してマイナ
ス電源−ＶＤＤに接続される他方のスイッチ素子Ｑ３も
オンになっている。ただし、２次側回路に流れようとす
る電流は方向が逆であるため、流れることができない。

【００３３】次に、制御部２の出力がオフとなりスイッ
チング素子Ｑ１がオフになると（Ｔｏｆｆ）、一方のス
イッチ素子Ｑ２がオンになる。そして、トランスＴに蓄
積されていたエネルギーは負荷電流Ｉｓとして、トラン
スＴが同相巻であるため、逆方向（マイナス方向）から
減少するように正弦波状に流れ始める。

【００３４】このとき、第３のスイッチ素子Ｑ４はオフ
となっているが、他方のスイッチ素子Ｑ３は抵抗Ｒ１と
コンデンサＣ１により決められた時定数Δｔ３の間オン
状態を保ち、このΔｔ３は上記の負荷電流Ｉｓが逆方向
に流れている間より若干長くなるように設定されてい
る。そして、負荷電流Ｉｓが３／４周期流れ、再びマイ
ナス方向に転じようと、ゼロクロス点に到達すると、他
方のスイッチ素子Ｑ３はオフとなっているため流れるこ
とができず、電流Ｉｓは遮断される。

【００３５】上記各素子の状態と電流と電圧の関係を図
３に示す。また、圧電トランス１に加えられる電圧はＶ
ａ（ｔ＝０）≦ｎ・Ｖｉｎとなる。このようにして、圧
電トランス１が負荷となっている場合でも効率良く、最
適な動作が可能となる。

【００３６】（２）図４は本発明の第３実施例の基本構
成を示した回路図である。図において１は圧電トラン
ス、２ａは入力電圧によりスイッチング素子Ｑ１のオン
時間（Ｔｏｎ）を調節するためのＴｏｎコントロール回
路、２ｂは入力に応じてスイッチング素子Ｑ１を駆動す
るための信号の周波数をコントロールするＶ／Ｆコンバ
ータ、２ｃは入力信号と基準信号ｒｅｆを比較し、その
差の積分を出力する積分回路、３は圧電トランス１の負
荷である冷陰極管、４は冷陰極管３に流れる電流を検出
するための電流検出回路である。

【００３７】また、ゼロクロススイッチＳＷ０は、スイ
ッチング素子Ｑ１への信号を反転して各スイッチ素子Ｑ
２，Ｑ３に与えるため、負論理回路ＩＮＶ１，ＩＮＶ２
をそれぞれ有し、他方のスイッチ素子Ｑ２に接続される
負論理回路ＩＮＶ２はマイナス電源−ＶＤＤに接続さ
れ、マイナスの信号を供給するとともに、図示しない単
安定回路を内蔵し、信号が所定の時定数Δｔ３でオフと
なるように構成されている。

【００３８】圧電トランス１の出力は冷陰極管３の一端
に接続され、その他端はカソード側が抵抗Ｒ３に接続さ
れ、アノード側が他のダイオードＤ３のカソード側に接
続された、抵抗Ｒ３とダイオードＤ４の直列回路に並列
接続された他のダイオードＤ３との並列回路である電流
検出回路のダイオードＤ４側に接続され、抵抗Ｒ３側は
接地されている。また、抵抗Ｒ３とダイオードＤ３の接
続点は積分器２ｃに接続されている。

【００３９】前記積分器２ｃの出力はＶ／Ｆコンバータ
２ｂの入力に接続され、その入力を電源入力Ｖｉｎに接
続されたＴｏｎコントロール回路の出力は前記Ｖ／Ｆコ
ンバータ２ｂに接続され、これにより出力信号のオン時
間を調節するようになっている。その他の構成は図２の
回路とほぼ同様であり、同一あるいは同等な構成要素に
は同一符号を付して説明を省略する。

【００４０】次に、このような構成の回路の動作につい
て説明する。冷陰極管３に流れる電流は電流検出回路４
にて電圧に変換されて、積分器２ｃに入力される。積分
器２ｃでは入力信号と基準電圧ｒｅｆとを比較し、それ
を積分した値を出力する。この積分器２ｃの出力はＶ／
Ｆコンバータ２ｂに入力され、この入力信号に応じた周
波数の出力信号に変換される。

【００４１】ここで、冷陰極管３に流れる電流はその輝
度に比例し、圧電トランス１の出力は前述のように所定
の領域の駆動周波数に比例して変化する。従って、検出
された冷陰極管３の電流に応じてＶ／Ｆコンバータ２ｂ
の出力は変化し、所定の輝度になるように設定しておけ
ば、自動的に設定された輝度で冷陰極管３を駆動するよ
うに動作する。

【００４２】またＴｏｎ回路が電源Ｖｉｎの変動により
Ｖ／Ｆコンバータ２ｂの出力信号のオン時間を制御する
信号を与えている。すなわち、前述のように電源電圧Ｖ
ｉｎが上昇するとＶ／Ｆコンバータ２ｂの出力信号のオ
ン時間Ｔｏｎを短くし、電源電圧Ｖｉｎが下降するとＶ
／Ｆコンバータ２ｂの出力信号のオン時間Ｔｏｎを長く
するような信号を出力する。従って、電源電圧Ｖｉｎの
変動に関係なく一定の電力を供給できる。

【００４３】このような制御手段を用いることにより広
い範囲の電源電圧に対して変換効率の変動が少ない冷陰
極管３の駆動用のインバータ回路を提供できる。また、
上記スイッチング素子のオン時間Ｔｏｎのコントロール
を、入力電圧Ｖｉｎと冷陰極管３の輝度の調光条件と組
み合わせることにより、常に圧電トランス１のいわゆる
疑似共振点の近くで駆動することも可能で、このように
すれば常に高効率で冷陰極管３を駆動することができ、
バッテリーの寿命をのばすことにもなる。

【００４４】また、トランスＴに加えられる電力は、上
述のようにスイッチング素子Ｑ１のオン時間Ｔｏｎやス
イッチングの周期を制御し、入力電圧Ｖｉｎに従属する
ことがないため、トランスＴの磁束密度も入力電圧Ｖｉ
ｎと共に増加することがなく、トランスＴを小型にする
ことができる。

【００４５】

【発明の効果】以上のように本発明によれば、インバー
タ回路の２次側にゼロクロススイッチを設けたので、負
荷が容量性のものであっても、負荷電流の不要な振動が
防止でき、回路の動作が安定し、高効率のインバータ回
路を提供できる。

【００４６】また、トランジスタやＦＥＴ等の半導体素
子の組合せで、容易にゼロクロススイッチを構成でき
る。

【００４７】また、圧電トランスのように駆動周波数に
よって出力が変化する容量性の負荷であっても、調節可
能な周波数領域を狭めることなく、適切に効率良く駆動
でき、疑似共振点付近で駆動すればさらに効率が向上す
る。

【００４８】さらに、圧電トランスにより冷陰極管を駆
動する場合、広い範囲の電源電圧に対して変換効率の変
動が少ない冷陰極管３の駆動用のインバータ回路を提供
でき、また入力電圧と冷陰極管の輝度の調光条件と組み
合わせることにより、常に圧電トランスのいわゆる疑似
共振点の近くで駆動することもでき、このようにすれば
高効率で冷陰極管を駆動することが可能となり、ポータ
ブル機に使用した場合バッテリーの寿命をのばすことに
もなる。

【図面の簡単な説明】

【図１】本発明の第１実施例であるインバータ回路の基
本構成を示した回路図である。

【図２】本発明の第２実施例であるインバータ回路の基
本構成を示した回路図である。

【図３】図２の回路の各素子の状態と電圧と電流の関係
を示した図である。

【図４】本発明の第３実施例であるインバータ回路の基
本構成を示した回路図である。

【図５】スイッチング素子がオン状態のときに流れる１
次電流Ｉｐの波形を示した図である。

【図６】スイッチング素子オフ後のゼロクロススイッチ
の状態と、負荷電流Ｉｓの波形をしめした図である。

【図７】圧電トランスの等価回路を示した図である。

【図８】スイッチング素子のオン・オフ周期と負荷電流
Ｉｃと１次電流Ｉｐの関係を示した図で、（ａ）は負荷
電流Ｉｃと１次電流Ｉｐが同期している場合、（ｂ）は
スイッチング素子のオフ時間Ｔｏｆｆが長くなり、負荷
電流Ｉｃと１次電流Ｉｐが同期しなくなった状態を示し
ている。

【図９】負荷電流がゼロクロス点で遮断されないため、
不要な振動が生じた状態を示した図である。

【図１０】従来のインバータ回路の一例を示した図であ
る。

【符号の説明】

１容量性負荷、圧電トランス２ａＴｏｎコントロール回路２ｂＶ／Ｆコンバータ２ｃ積分回路３冷陰極管４電流検出回路ＴトランスＳＷ０ゼロクロススイッチＱ１スイッチング素子Ｑ２スイッチ素子Ｑ３スイッチ素子Ｑ４スイッチ素子

Claims

【特許請求の範囲】

【請求項１】トランスの１次側回路をスイッチング素
子によりオン・オフすることによりトランスの２次側回
路に所定の電圧を生ずるインバータ回路において、前記スイッチング素子とはオン・オフ動作が逆であって
負荷に流れる負荷電流のゼロクロス点で導通を遮断する
ゼロクロススイッチを２次側回路に設けたことを特徴と
するインバータ回路。
【請求項２】前記ゼロクロススイッチはＮＰＮ（Ｎチ
ャンネル）トランジスタ（ＦＥＴ）とＰＮＰ（Ｐチャン
ネル）トランジスタ（ＦＥＴ）と前記各素子それぞれに
直列に接続された逆流防止用ダイオードとを並列に接続
し、前記各素子のベース（ゲート）に信号を反転して入
力するための制御部により構成されたことを特徴とする
請求項１記載のインバータ回路。
【請求項３】前記負荷は圧電トランスであることを特
徴とする請求項１あるいは２のいずれか一方に記載のイ
ンバータ回路。
【請求項４】前記圧電トランスにより冷陰極管を駆動
することを特徴とする請求項３記載のインバータ回路。
【請求項５】負荷に流れる電流を検出するための電流
検出回路と、この電流検出回路からの信号と基準信号と
を比較しその差の積分を出力する積分回路と、この積分
回路からの出力により発振周期を変化させるＶ／Ｆコン
バータと、このＶ／Ｆコンバータの出力によりトランス
の１次側回路をオン・オフ制御するスイッチング素子
と、トランスの２次側に発生した所定の周波数の電圧に
より負荷を駆動するための高電圧を発生する圧電トラン
スとにより構成されるインバータ回路において、前記Ｖ／Ｆコンバータからの反転信号により動作し、か
つ圧電トランスを駆動する電流をゼロクロス点で遮断す
るゼロクロススイッチを設け、前記Ｖ／Ｆコンバータに
１次側回路の入力電圧によりスイッチング素子のオン時
間（Ｔｏｎ）を制御するＴｏｎコントロール回路からの
信号を入力してスイッチング素子のオン時間（Ｔｏｎ）
をも制御したことを特徴とするインバータ回路。