JPH08251926A - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH08251926A JPH08251926A JP7083350A JP8335095A JPH08251926A JP H08251926 A JPH08251926 A JP H08251926A JP 7083350 A JP7083350 A JP 7083350A JP 8335095 A JP8335095 A JP 8335095A JP H08251926 A JPH08251926 A JP H08251926A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- transformer
- zero
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 容量性の負荷を駆動する場合でもスイッチン
グ素子の駆動周波数やオン・オフ、デューティー比を自
由に調整でき、しかも回路の動作は安定し、効率の低下
もなく、また、圧電トランスのように駆動周波数により
出力が変化する負荷であっても、入力電圧の変動に対
し、常に共振点付近で動作させることにより効率の低下
を防止できるインバータ回路を提供する 【構成】 トランスTの1次側回路をスイッチング素子
Q1によりオン・オフすることによりトランスTの2次
側回路に所定の電圧を生ずるインバータ回路において、
前記スイッチング素子Q1とはオン・オフ動作が逆であ
って負荷電流Isのゼロクロス点で導通を遮断するゼロ
クロススイッチSW0を2次側回路に設けて負荷電流I
sの不要な振動を防止した。
グ素子の駆動周波数やオン・オフ、デューティー比を自
由に調整でき、しかも回路の動作は安定し、効率の低下
もなく、また、圧電トランスのように駆動周波数により
出力が変化する負荷であっても、入力電圧の変動に対
し、常に共振点付近で動作させることにより効率の低下
を防止できるインバータ回路を提供する 【構成】 トランスTの1次側回路をスイッチング素子
Q1によりオン・オフすることによりトランスTの2次
側回路に所定の電圧を生ずるインバータ回路において、
前記スイッチング素子Q1とはオン・オフ動作が逆であ
って負荷電流Isのゼロクロス点で導通を遮断するゼロ
クロススイッチSW0を2次側回路に設けて負荷電流I
sの不要な振動を防止した。
Description
【0001】
【産業上の利用分野】この発明はスイッチングトランス
の1次側回路をオン・オフすることにより2次側に所定
の電圧を得るインバータ回路に関し、詳しくは液晶パネ
ルのバックライト等に用いられる冷陰極管の駆動用等の
用途を有する圧電トランスその他の容量性負荷を駆動す
るためのインバータ回路に関する。
の1次側回路をオン・オフすることにより2次側に所定
の電圧を得るインバータ回路に関し、詳しくは液晶パネ
ルのバックライト等に用いられる冷陰極管の駆動用等の
用途を有する圧電トランスその他の容量性負荷を駆動す
るためのインバータ回路に関する。
【0002】
【従来の技術】この種のインバータ回路において、負荷
が純粋な抵抗成分だけであれば回路効率はさほど問題と
ならない。しかし、例えば圧電素子を使用した圧電トラ
ンスが負荷となる場合、この圧電トランスは図7に示す
ような等価回路で表され、所定の容量成分を有する。従
って、このような容量性の負荷を駆動する場合、矩形波
を与えると急峻な電流が流れ効率の低下を招く。このた
め、トランスの2次巻線のインダクタンス成分とで共振
させ、これによりインバータ回路の効率を改善する手法
が知られている。
が純粋な抵抗成分だけであれば回路効率はさほど問題と
ならない。しかし、例えば圧電素子を使用した圧電トラ
ンスが負荷となる場合、この圧電トランスは図7に示す
ような等価回路で表され、所定の容量成分を有する。従
って、このような容量性の負荷を駆動する場合、矩形波
を与えると急峻な電流が流れ効率の低下を招く。このた
め、トランスの2次巻線のインダクタンス成分とで共振
させ、これによりインバータ回路の効率を改善する手法
が知られている。
【0003】すなわち、図10はその回路例を示したも
ので、1はインバータ回路の容量性の負荷としての圧電
トランス、2はこの圧電トランス1が駆動する負荷、3
は発振器、4はインバータ回路の動作を制御するための
電圧検出回路、Qはスイッチング動作を行うトランジス
タ、Tは駆動トランスである。
ので、1はインバータ回路の容量性の負荷としての圧電
トランス、2はこの圧電トランス1が駆動する負荷、3
は発振器、4はインバータ回路の動作を制御するための
電圧検出回路、Qはスイッチング動作を行うトランジス
タ、Tは駆動トランスである。
【0004】しかして、電圧検出回路4により検出され
た入力電圧に応じてトランジスタQのオン・オフ動作を
制御する発振器3の発振周期が、所定の出力を生ずるよ
うに制御される。このとき、インバータ回路に対して容
量性の負荷となる圧電トランス1のキャパシタンス成分
と駆動トランスTのインダクタンス成分とで、共振回路
を構成するよう両者の値を選定し、この共振の作用によ
り電圧と電流の波形である矩形波が正弦波状に整形さ
れ、効率が改善されるというものである。
た入力電圧に応じてトランジスタQのオン・オフ動作を
制御する発振器3の発振周期が、所定の出力を生ずるよ
うに制御される。このとき、インバータ回路に対して容
量性の負荷となる圧電トランス1のキャパシタンス成分
と駆動トランスTのインダクタンス成分とで、共振回路
を構成するよう両者の値を選定し、この共振の作用によ
り電圧と電流の波形である矩形波が正弦波状に整形さ
れ、効率が改善されるというものである。
【0005】
【発明が解決しようとする課題】ところで、上記のイン
バータ回路はその制御方法として入力電圧が増加すると
発振周波数を減少させ、出力をある一定の範囲に安定さ
せるように動作する。ここで、通常トランスTの1次電
流Ipと2次側の負荷電流Icとの関係は、図8(a)
に示すようにスイッチング素子Q1のオン時間(To
n)に流れる1次電流Ipと、オフ時間(Toff)に
流れる負荷電流Icは、スイッチング素子のオン時間
(Ton)が負荷電流Icの発振周期に同期しているた
め、負荷電流Icは正常な波形である。
バータ回路はその制御方法として入力電圧が増加すると
発振周波数を減少させ、出力をある一定の範囲に安定さ
せるように動作する。ここで、通常トランスTの1次電
流Ipと2次側の負荷電流Icとの関係は、図8(a)
に示すようにスイッチング素子Q1のオン時間(To
n)に流れる1次電流Ipと、オフ時間(Toff)に
流れる負荷電流Icは、スイッチング素子のオン時間
(Ton)が負荷電流Icの発振周期に同期しているた
め、負荷電流Icは正常な波形である。
【0006】しかし、発振周期を低下させた場合、図8
(b)に示すようにスイチング素子Q1のオフ時間(T
off)が増加し、負荷電流Icはゼロクロス点で遮断
されずに図10に示すような減衰振動を生ずるようにな
り、結果として回路が不安定となり効率の低下を招くこ
ととなる。このため、スイッチング素子Q1の発振周期
やオン・オフ、デューティー比が決められてしまい、回
路の制御上の制約、あるいは設計上の制約が大きかっ
た。
(b)に示すようにスイチング素子Q1のオフ時間(T
off)が増加し、負荷電流Icはゼロクロス点で遮断
されずに図10に示すような減衰振動を生ずるようにな
り、結果として回路が不安定となり効率の低下を招くこ
ととなる。このため、スイッチング素子Q1の発振周期
やオン・オフ、デューティー比が決められてしまい、回
路の制御上の制約、あるいは設計上の制約が大きかっ
た。
【0007】また、前記回路構成ではトランスTのイン
ダクタンスと負荷の容量成分とが一定であるため共振周
波数が固定され、例えば圧電トランスのように駆動周波
数を変化させることで出力を調整するタイプの装置で
は、その調整範囲が限られたものとなってしまう。ま
た、入力電圧が増大するとスイッチング素子のオフ期間
(Toff)を増加させて出力を減少させなければなら
ないが、このオフ期間(Toff)が制限を受けるため
出力電圧が増大して不要な出力を生ずるか、あるいは圧
電トランス1の共振点をずれて駆動するため効率が悪く
なると言う弊害を生じていた。
ダクタンスと負荷の容量成分とが一定であるため共振周
波数が固定され、例えば圧電トランスのように駆動周波
数を変化させることで出力を調整するタイプの装置で
は、その調整範囲が限られたものとなってしまう。ま
た、入力電圧が増大するとスイッチング素子のオフ期間
(Toff)を増加させて出力を減少させなければなら
ないが、このオフ期間(Toff)が制限を受けるため
出力電圧が増大して不要な出力を生ずるか、あるいは圧
電トランス1の共振点をずれて駆動するため効率が悪く
なると言う弊害を生じていた。
【0008】この発明はかかる点に鑑みなされたもの
で、その目的とするところは、容量性の負荷を駆動する
場合でもスイッチング素子の駆動周波数やオン・オフ、
デューティー比を自由に調整でき、しかも回路の動作は
安定し、効率の低下もないインバータ回路を提供するこ
とにある。
で、その目的とするところは、容量性の負荷を駆動する
場合でもスイッチング素子の駆動周波数やオン・オフ、
デューティー比を自由に調整でき、しかも回路の動作は
安定し、効率の低下もないインバータ回路を提供するこ
とにある。
【0009】また、この発明の他の目的は、圧電トラン
スのように駆動周波数により出力が変化する負荷であっ
ても、入力電圧の変動に対し、常に共振点付近で動作さ
せることにより効率の低下を防止できるインバータ回路
を提供することにある。
スのように駆動周波数により出力が変化する負荷であっ
ても、入力電圧の変動に対し、常に共振点付近で動作さ
せることにより効率の低下を防止できるインバータ回路
を提供することにある。
【0010】
【課題を解決するための手段】上記課題を解決すべく本
発明は、トランスTの1次側回路をスイッチング素子Q
1によりオン・オフすることによりトランスTの2次側
回路の容量性負荷に与えるための所定の電圧を生ずるイ
ンバータ回路において、前記スイッチング素子Q1とは
オン・オフ動作が逆であって容量性負荷に流れる負荷電
流のゼロクロス点で導通を遮断するゼロクロススイッチ
SW0を2次側回路に設けることとした。
発明は、トランスTの1次側回路をスイッチング素子Q
1によりオン・オフすることによりトランスTの2次側
回路の容量性負荷に与えるための所定の電圧を生ずるイ
ンバータ回路において、前記スイッチング素子Q1とは
オン・オフ動作が逆であって容量性負荷に流れる負荷電
流のゼロクロス点で導通を遮断するゼロクロススイッチ
SW0を2次側回路に設けることとした。
【0011】また、 前記ゼロクロススイッチSW0は
NPN(Nチャンネル)トランジスタQ2(FET)と
PNP(Pチャンネル)トランジスタQ3(FET)と
前記各素子Q2,Q3それぞれに直列に接続された逆流
防止用ダイオードD1,D2とを並列に接続し、前記各
素子Q2,Q3のベース(ゲート)に信号を反転して入
力するための制御部2とにより構成することとした。
NPN(Nチャンネル)トランジスタQ2(FET)と
PNP(Pチャンネル)トランジスタQ3(FET)と
前記各素子Q2,Q3それぞれに直列に接続された逆流
防止用ダイオードD1,D2とを並列に接続し、前記各
素子Q2,Q3のベース(ゲート)に信号を反転して入
力するための制御部2とにより構成することとした。
【0012】また、前記容量性負荷1は圧電トランスで
あることとした。
あることとした。
【0013】さらに、前記圧電トランス1により冷陰極
管3を駆動することとした。
管3を駆動することとした。
【0014】あるいは、負荷3に流れる電流を検出する
ための電流検出回路4と、この電流検出回路4からの信
号と基準信号refとを比較しその差の積分を出力する
積分回路2cと、この積分回路2cからの出力により発
振周期を変化させるV/Fコンバータ2bと、このV/
Fコンバータ2bの出力によりトランスTの1次側回路
をオン・オフ制御するスイッチング素子Q1と、トラン
スTの2次側に発生した所定の周波数の電圧を受けて負
荷を駆動するための高電圧を発生する圧電トランス1と
により構成されるインバータ回路において、前記V/F
コンバータ2bからの反転信号により動作し、かつ圧電
トランス1を駆動する電流をゼロクロス点で遮断するゼ
ロクロススイッチSW0を設け、前記V/Fコンバータ
2bに1次側回路の入力電圧によりスイッチング素子Q
1のオン時間(Ton)を制御するTonコントロール
回路2aからの信号を入力してスイッチング素子のオン
時間(Ton)を併せて制御することとした。
ための電流検出回路4と、この電流検出回路4からの信
号と基準信号refとを比較しその差の積分を出力する
積分回路2cと、この積分回路2cからの出力により発
振周期を変化させるV/Fコンバータ2bと、このV/
Fコンバータ2bの出力によりトランスTの1次側回路
をオン・オフ制御するスイッチング素子Q1と、トラン
スTの2次側に発生した所定の周波数の電圧を受けて負
荷を駆動するための高電圧を発生する圧電トランス1と
により構成されるインバータ回路において、前記V/F
コンバータ2bからの反転信号により動作し、かつ圧電
トランス1を駆動する電流をゼロクロス点で遮断するゼ
ロクロススイッチSW0を設け、前記V/Fコンバータ
2bに1次側回路の入力電圧によりスイッチング素子Q
1のオン時間(Ton)を制御するTonコントロール
回路2aからの信号を入力してスイッチング素子のオン
時間(Ton)を併せて制御することとした。
【0015】
【作用】スイッチング素子Q1がオンになると、この時
のゼロクロススイッチSW0はオフ状態であるため、ト
ランスTの1次側には電源電圧Eと1次巻線のインダク
タンスLPとスイッチング素子Q1のオン時間Tonで
決まる1次電流Ipが流れる。すなわち、E=L・di
/dt であるから Ip=E・Ton/L となり図
5に示すような波形の電流Ipが流れ、この時トランス
Tに 1/2・Lp・Ip2 のエネルギーが蓄積され
る。
のゼロクロススイッチSW0はオフ状態であるため、ト
ランスTの1次側には電源電圧Eと1次巻線のインダク
タンスLPとスイッチング素子Q1のオン時間Tonで
決まる1次電流Ipが流れる。すなわち、E=L・di
/dt であるから Ip=E・Ton/L となり図
5に示すような波形の電流Ipが流れ、この時トランス
Tに 1/2・Lp・Ip2 のエネルギーが蓄積され
る。
【0016】次に、スイッチング素子Q1がオフする
と、ゼロクロススイッチSW0はオンとなり、トランス
Tに蓄積されたエネルギーが2次巻線から放出される。
ここで、トランスTのインダクタンス成分Lsと圧電ト
ランスの1次端子間の容量成分Cの値を適当に選定する
と、図6に示すようにスイッチング素子Q1がオフに反
転するToffのΔt時間前に負荷電流Isがプラスか
らゼロに変化するようになる。
と、ゼロクロススイッチSW0はオンとなり、トランス
Tに蓄積されたエネルギーが2次巻線から放出される。
ここで、トランスTのインダクタンス成分Lsと圧電ト
ランスの1次端子間の容量成分Cの値を適当に選定する
と、図6に示すようにスイッチング素子Q1がオフに反
転するToffのΔt時間前に負荷電流Isがプラスか
らゼロに変化するようになる。
【0017】そして、ゼロクロススイッチSW0は図6
に示すA点ではオフしないように図示のようなコントロ
ール信号を与えるか、あるいは立ち上がり信号のゼロク
ロス点ではオフしない構造とし、増加から減少に反転し
た後の(一定時間経過後の)立ち下がりゼロクロス点で
オフになるようにすれば、負荷電流Isはスイッチング
素子Q1がオフに反転するToffのΔt時間前(To
ff−Δt)に遮断され、不要な振動電流の発生が防止
できる。また、このときはスイッチング素子Q1はオフ
状態を維持しており、Δt時間後にスイッチング素子Q
1がオンとなり、同様な動作を繰り返す。
に示すA点ではオフしないように図示のようなコントロ
ール信号を与えるか、あるいは立ち上がり信号のゼロク
ロス点ではオフしない構造とし、増加から減少に反転し
た後の(一定時間経過後の)立ち下がりゼロクロス点で
オフになるようにすれば、負荷電流Isはスイッチング
素子Q1がオフに反転するToffのΔt時間前(To
ff−Δt)に遮断され、不要な振動電流の発生が防止
できる。また、このときはスイッチング素子Q1はオフ
状態を維持しており、Δt時間後にスイッチング素子Q
1がオンとなり、同様な動作を繰り返す。
【0018】ところで、電源電圧が高くなると、スイッ
チング素子のオン時間Tonが短くなるため1次電流I
pが制限されることとなる。ここで、入力電圧Eとスイ
ッチング素子Q1のオン時間Tonの関係を、入力電圧
Eが最大のときにスイッチング素子Q1のオン時間To
nを最小にし、入力電圧Eが最小のときにスイッチング
素子Q1のオン時間Tonを最大にすれば、電源電圧の
変動に対して1サイクル当たりの伝送エネルギーを一定
にでき、変動率を最小にすることができる。
チング素子のオン時間Tonが短くなるため1次電流I
pが制限されることとなる。ここで、入力電圧Eとスイ
ッチング素子Q1のオン時間Tonの関係を、入力電圧
Eが最大のときにスイッチング素子Q1のオン時間To
nを最小にし、入力電圧Eが最小のときにスイッチング
素子Q1のオン時間Tonを最大にすれば、電源電圧の
変動に対して1サイクル当たりの伝送エネルギーを一定
にでき、変動率を最小にすることができる。
【0019】また、負荷に圧電トランス1を使用した場
合、この圧電トランスは所定の駆動周波数に最大出力を
生ずる共振点とも言うべき箇所があり、この周波数から
離れるに従い出力が低下するという特性を有する。従っ
て、周波数が変化すると出力も変動してしまうが、スイ
ッチング素子Q1のオン時間Tonを制御することによ
り、所定の周波数領域で駆動可能となり、出力の変動が
防止できる。また、上記疑似共振点付近で駆動すること
も可能となり、常に最も効率の良い状態で駆動できるよ
うになる。
合、この圧電トランスは所定の駆動周波数に最大出力を
生ずる共振点とも言うべき箇所があり、この周波数から
離れるに従い出力が低下するという特性を有する。従っ
て、周波数が変化すると出力も変動してしまうが、スイ
ッチング素子Q1のオン時間Tonを制御することによ
り、所定の周波数領域で駆動可能となり、出力の変動が
防止できる。また、上記疑似共振点付近で駆動すること
も可能となり、常に最も効率の良い状態で駆動できるよ
うになる。
【0020】
【実施例】次に、本発明の実施例について図に沿って説
明する。 (1)図1は本発明の第1実施例の基本構成を示した回
路図である。図においてTはトランスで、スイッチング
動作を行うインバータ回路に適した機能を有している。
またQ1はスイッチング素子でトランジスタ、MOSF
ETなどの高速動作に適した半導体素子が使用される。
1は容量性負荷で純抵抗成分だけでなく一定のキャパシ
タンス成分を有し、インバータ回路に対する負荷となる
ものである。SW0はゼロクロススイッチで、スイッチ
ング素子Q1とはオン・オフ動作が逆で、負荷電流Is
がゼロクロスする点、すなわち負荷電流Isが減少して
0Aとなった時点で電流を遮断するように動作するスイ
ッチである。
明する。 (1)図1は本発明の第1実施例の基本構成を示した回
路図である。図においてTはトランスで、スイッチング
動作を行うインバータ回路に適した機能を有している。
またQ1はスイッチング素子でトランジスタ、MOSF
ETなどの高速動作に適した半導体素子が使用される。
1は容量性負荷で純抵抗成分だけでなく一定のキャパシ
タンス成分を有し、インバータ回路に対する負荷となる
ものである。SW0はゼロクロススイッチで、スイッチ
ング素子Q1とはオン・オフ動作が逆で、負荷電流Is
がゼロクロスする点、すなわち負荷電流Isが減少して
0Aとなった時点で電流を遮断するように動作するスイ
ッチである。
【0021】次にこの回路の動作について説明する。ス
イッチング素子Q1は図示しない制御回路によりそのオ
ン・オフ周期が制御されている。そして、この制御回路
は入力電圧あるいは出力電流、またはこれらの両方を監
視していて、負荷1に対して所定の出力を与えるように
スイッチング素子Q1のオン・オフ周期あるいはオン時
間(Ton)またはこれらの両方を制御する。このよう
な制御回路としては周知の技術手段であるPWM制御方
式を応用することにより容易に構成することが可能であ
り、詳細については説明を省略する。
イッチング素子Q1は図示しない制御回路によりそのオ
ン・オフ周期が制御されている。そして、この制御回路
は入力電圧あるいは出力電流、またはこれらの両方を監
視していて、負荷1に対して所定の出力を与えるように
スイッチング素子Q1のオン・オフ周期あるいはオン時
間(Ton)またはこれらの両方を制御する。このよう
な制御回路としては周知の技術手段であるPWM制御方
式を応用することにより容易に構成することが可能であ
り、詳細については説明を省略する。
【0022】スイッチング素子Q1のオン・オフ動作に
よりトランスTを介して2次側回路に所望の電圧、電流
を生じ、負荷1に与えられる。ここで、スイッチング素
子Q1がオンになると、トランスTの1次側には、電源
電圧Eと1次巻線のインダクタンスLPとスイッチング
素子Q1のオン時間Tonとで決まり、三角波状の波形
で表される1次電流Ipが流れる。このときゼロクロス
スイッチSW0はオフであるため、トランスTには1/
2・Lp・Ip2 のエネルギーが蓄積される。
よりトランスTを介して2次側回路に所望の電圧、電流
を生じ、負荷1に与えられる。ここで、スイッチング素
子Q1がオンになると、トランスTの1次側には、電源
電圧Eと1次巻線のインダクタンスLPとスイッチング
素子Q1のオン時間Tonとで決まり、三角波状の波形
で表される1次電流Ipが流れる。このときゼロクロス
スイッチSW0はオフであるため、トランスTには1/
2・Lp・Ip2 のエネルギーが蓄積される。
【0023】次にスイッチング素子Q1がオフすると、
ゼロクロススイッチSW0がオンになり、トランスTに
蓄積されたエネルギーが負荷1に供給される。このとき
負荷電流Isは図中の矢印とは逆、つまりマイナス方向
に流れているが、次第に減少し、ついにプラス方向に反
転して正弦波状の曲線を描くように流れる。そして、再
び減少して、ゼロアンペアとなった時点でゼロクロスス
イッチSW0はオフとなりその後の電流を遮断する。
ゼロクロススイッチSW0がオンになり、トランスTに
蓄積されたエネルギーが負荷1に供給される。このとき
負荷電流Isは図中の矢印とは逆、つまりマイナス方向
に流れているが、次第に減少し、ついにプラス方向に反
転して正弦波状の曲線を描くように流れる。そして、再
び減少して、ゼロアンペアとなった時点でゼロクロスス
イッチSW0はオフとなりその後の電流を遮断する。
【0024】このようにして負荷電流をゼロクロス点で
遮断することにより、不要な共振や振動の発生を防止
し、スイッチング素子Q1のオン・オフ周期あるいはオ
ン時間(Ton)を自由に制御することができる。そし
て、負荷に電力を供給するために有効な電流のみを供給
することが可能となり、効率が改善され、回路動作も安
定する。
遮断することにより、不要な共振や振動の発生を防止
し、スイッチング素子Q1のオン・オフ周期あるいはオ
ン時間(Ton)を自由に制御することができる。そし
て、負荷に電力を供給するために有効な電流のみを供給
することが可能となり、効率が改善され、回路動作も安
定する。
【0025】(2)図2は本発明の第2実施例の基本構
成を示した回路図である。図において1は容量性の負荷
である圧電トランス、2はスイッチング素子Q1に与え
られる制御信号を反転してゼロクロススイッチSW0に
与えるための制御部、Q1はスイッチング素子、Tはト
ランス、SW0はゼロクロススイッチ、Q2,Q3,Q
4はスイッチ素子でトランジスタ、FETその他の半導
体素子にて構成される。D1,D2は逆流防止用のダイ
オード、D3はツェナーダイオードである。
成を示した回路図である。図において1は容量性の負荷
である圧電トランス、2はスイッチング素子Q1に与え
られる制御信号を反転してゼロクロススイッチSW0に
与えるための制御部、Q1はスイッチング素子、Tはト
ランス、SW0はゼロクロススイッチ、Q2,Q3,Q
4はスイッチ素子でトランジスタ、FETその他の半導
体素子にて構成される。D1,D2は逆流防止用のダイ
オード、D3はツェナーダイオードである。
【0026】しかして、入力はトランスTの1次巻線を
介して、スイッチング素子Q1のコレクタ(ドレイン)
に接続され、そのエミッタ(ソース)は接地されてい
る。また、スイッチング素子Q1のベースは制御部2の
正論理出力に接続されている。そして、トランスTの一
端は容量性負荷である圧電トランス1の入力の一端に接
続され、トランスTの他端は接地されている。
介して、スイッチング素子Q1のコレクタ(ドレイン)
に接続され、そのエミッタ(ソース)は接地されてい
る。また、スイッチング素子Q1のベースは制御部2の
正論理出力に接続されている。そして、トランスTの一
端は容量性負荷である圧電トランス1の入力の一端に接
続され、トランスTの他端は接地されている。
【0027】圧電トランス1の入力の他端はそれぞれ逆
流防止用のダイオードD1,D2のアノードとカソード
に接続され、一方のダイオードD1のカソードは一方の
NPN型あるいはこれと同等のスイッチ素子Q2のコレ
クタ(ドレイン)に接続され、他方のダイオードD2の
アノードは他方のPNP型あるいはこれと同等のスイッ
チ素子のコレクタ(ドレイン)に接続されている。また
各スイッチ素子Q2,Q3のエミッタは接地されてい
る。
流防止用のダイオードD1,D2のアノードとカソード
に接続され、一方のダイオードD1のカソードは一方の
NPN型あるいはこれと同等のスイッチ素子Q2のコレ
クタ(ドレイン)に接続され、他方のダイオードD2の
アノードは他方のPNP型あるいはこれと同等のスイッ
チ素子のコレクタ(ドレイン)に接続されている。また
各スイッチ素子Q2,Q3のエミッタは接地されてい
る。
【0028】一方のスイッチ素子Q2のベース(ドレイ
ン)には制御部2の負論理出力に接続され、またスイッ
チング素子Q1に入力される制御部2の正論理出力は逆
方向に接続されたツェナーダイオードD3と抵抗R2を
介して第3のスイッチ素子Q4のベース(ゲート)に接
続されている。第3のスイッチ素子Q4のエミッタ(ド
レイン)はマイナス電源の−VDDに接続され、コレク
タ(ソース)はコンデンサC1を介して接地されると共
に抵抗R1を介して他方のスイッチ素子Q3のベース
(ドレイン)に接続されている。
ン)には制御部2の負論理出力に接続され、またスイッ
チング素子Q1に入力される制御部2の正論理出力は逆
方向に接続されたツェナーダイオードD3と抵抗R2を
介して第3のスイッチ素子Q4のベース(ゲート)に接
続されている。第3のスイッチ素子Q4のエミッタ(ド
レイン)はマイナス電源の−VDDに接続され、コレク
タ(ソース)はコンデンサC1を介して接地されると共
に抵抗R1を介して他方のスイッチ素子Q3のベース
(ドレイン)に接続されている。
【0029】前記各スイッチ素子Q2,Q3,Q4と逆
流防止用のダイオードD1,D2、制御部2等によりゼ
ロクロススイッチSW0が構成されている。その他の構
成は図1の回路と同一であり、同一構成要素についての
説明は省略する。
流防止用のダイオードD1,D2、制御部2等によりゼ
ロクロススイッチSW0が構成されている。その他の構
成は図1の回路と同一であり、同一構成要素についての
説明は省略する。
【0030】次に、このような構成の回路の動作につい
て説明する。制御部2の正論理出力からは図1の制御回
路と同様な制御手段により、所定のパルスがスイッチン
グ素子Q1に出力される。そして、負論理出力からはこ
の反転信号が出力される。また、負荷としての圧電トラ
ンス1は前述の如く所定の容量成分を有し、等価的にコ
ンデンサと抵抗の並列回路と見ることができる。
て説明する。制御部2の正論理出力からは図1の制御回
路と同様な制御手段により、所定のパルスがスイッチン
グ素子Q1に出力される。そして、負論理出力からはこ
の反転信号が出力される。また、負荷としての圧電トラ
ンス1は前述の如く所定の容量成分を有し、等価的にコ
ンデンサと抵抗の並列回路と見ることができる。
【0031】いま(t=0)、制御部2の出力によりス
イッチング素子Q1がオンになると、オン時間(To
n)に比例して増加する1次電流Ipが流れる。このと
き一方のスイッチング素子Q2はオフであるため負荷電
流Isは流れず、トランスTの巻線比1:nに比例した
電圧であるVs=n・Vinが2次側回路に生ずる。
イッチング素子Q1がオンになると、オン時間(To
n)に比例して増加する1次電流Ipが流れる。このと
き一方のスイッチング素子Q2はオフであるため負荷電
流Isは流れず、トランスTの巻線比1:nに比例した
電圧であるVs=n・Vinが2次側回路に生ずる。
【0032】一方、制御部2の出力電圧に対応したツェ
ナー電圧を有するツェナーダイオードD3および抵抗R
2を介して第3のスイッチ素子Q4もオンとなっている
ため、このスイッチ素子Q4と抵抗R1を介してマイナ
ス電源−VDDに接続される他方のスイッチ素子Q3も
オンになっている。ただし、2次側回路に流れようとす
る電流は方向が逆であるため、流れることができない。
ナー電圧を有するツェナーダイオードD3および抵抗R
2を介して第3のスイッチ素子Q4もオンとなっている
ため、このスイッチ素子Q4と抵抗R1を介してマイナ
ス電源−VDDに接続される他方のスイッチ素子Q3も
オンになっている。ただし、2次側回路に流れようとす
る電流は方向が逆であるため、流れることができない。
【0033】次に、制御部2の出力がオフとなりスイッ
チング素子Q1がオフになると(Toff)、一方のス
イッチ素子Q2がオンになる。そして、トランスTに蓄
積されていたエネルギーは負荷電流Isとして、トラン
スTが同相巻であるため、逆方向(マイナス方向)から
減少するように正弦波状に流れ始める。
チング素子Q1がオフになると(Toff)、一方のス
イッチ素子Q2がオンになる。そして、トランスTに蓄
積されていたエネルギーは負荷電流Isとして、トラン
スTが同相巻であるため、逆方向(マイナス方向)から
減少するように正弦波状に流れ始める。
【0034】このとき、第3のスイッチ素子Q4はオフ
となっているが、他方のスイッチ素子Q3は抵抗R1と
コンデンサC1により決められた時定数Δt3の間オン
状態を保ち、このΔt3は上記の負荷電流Isが逆方向
に流れている間より若干長くなるように設定されてい
る。そして、負荷電流Isが3/4周期流れ、再びマイ
ナス方向に転じようと、ゼロクロス点に到達すると、他
方のスイッチ素子Q3はオフとなっているため流れるこ
とができず、電流Isは遮断される。
となっているが、他方のスイッチ素子Q3は抵抗R1と
コンデンサC1により決められた時定数Δt3の間オン
状態を保ち、このΔt3は上記の負荷電流Isが逆方向
に流れている間より若干長くなるように設定されてい
る。そして、負荷電流Isが3/4周期流れ、再びマイ
ナス方向に転じようと、ゼロクロス点に到達すると、他
方のスイッチ素子Q3はオフとなっているため流れるこ
とができず、電流Isは遮断される。
【0035】上記各素子の状態と電流と電圧の関係を図
3に示す。また、圧電トランス1に加えられる電圧はV
a(t=0)≦n・Vinとなる。このようにして、圧
電トランス1が負荷となっている場合でも効率良く、最
適な動作が可能となる。
3に示す。また、圧電トランス1に加えられる電圧はV
a(t=0)≦n・Vinとなる。このようにして、圧
電トランス1が負荷となっている場合でも効率良く、最
適な動作が可能となる。
【0036】(2)図4は本発明の第3実施例の基本構
成を示した回路図である。図において1は圧電トラン
ス、2aは入力電圧によりスイッチング素子Q1のオン
時間(Ton)を調節するためのTonコントロール回
路、2bは入力に応じてスイッチング素子Q1を駆動す
るための信号の周波数をコントロールするV/Fコンバ
ータ、2cは入力信号と基準信号refを比較し、その
差の積分を出力する積分回路、3は圧電トランス1の負
荷である冷陰極管、4は冷陰極管3に流れる電流を検出
するための電流検出回路である。
成を示した回路図である。図において1は圧電トラン
ス、2aは入力電圧によりスイッチング素子Q1のオン
時間(Ton)を調節するためのTonコントロール回
路、2bは入力に応じてスイッチング素子Q1を駆動す
るための信号の周波数をコントロールするV/Fコンバ
ータ、2cは入力信号と基準信号refを比較し、その
差の積分を出力する積分回路、3は圧電トランス1の負
荷である冷陰極管、4は冷陰極管3に流れる電流を検出
するための電流検出回路である。
【0037】また、ゼロクロススイッチSW0は、スイ
ッチング素子Q1への信号を反転して各スイッチ素子Q
2,Q3に与えるため、負論理回路INV1,INV2
をそれぞれ有し、他方のスイッチ素子Q2に接続される
負論理回路INV2はマイナス電源−VDDに接続さ
れ、マイナスの信号を供給するとともに、図示しない単
安定回路を内蔵し、信号が所定の時定数Δt3でオフと
なるように構成されている。
ッチング素子Q1への信号を反転して各スイッチ素子Q
2,Q3に与えるため、負論理回路INV1,INV2
をそれぞれ有し、他方のスイッチ素子Q2に接続される
負論理回路INV2はマイナス電源−VDDに接続さ
れ、マイナスの信号を供給するとともに、図示しない単
安定回路を内蔵し、信号が所定の時定数Δt3でオフと
なるように構成されている。
【0038】圧電トランス1の出力は冷陰極管3の一端
に接続され、その他端はカソード側が抵抗R3に接続さ
れ、アノード側が他のダイオードD3のカソード側に接
続された、抵抗R3とダイオードD4の直列回路に並列
接続された他のダイオードD3との並列回路である電流
検出回路のダイオードD4側に接続され、抵抗R3側は
接地されている。また、抵抗R3とダイオードD3の接
続点は積分器2cに接続されている。
に接続され、その他端はカソード側が抵抗R3に接続さ
れ、アノード側が他のダイオードD3のカソード側に接
続された、抵抗R3とダイオードD4の直列回路に並列
接続された他のダイオードD3との並列回路である電流
検出回路のダイオードD4側に接続され、抵抗R3側は
接地されている。また、抵抗R3とダイオードD3の接
続点は積分器2cに接続されている。
【0039】前記積分器2cの出力はV/Fコンバータ
2bの入力に接続され、その入力を電源入力Vinに接
続されたTonコントロール回路の出力は前記V/Fコ
ンバータ2bに接続され、これにより出力信号のオン時
間を調節するようになっている。その他の構成は図2の
回路とほぼ同様であり、同一あるいは同等な構成要素に
は同一符号を付して説明を省略する。
2bの入力に接続され、その入力を電源入力Vinに接
続されたTonコントロール回路の出力は前記V/Fコ
ンバータ2bに接続され、これにより出力信号のオン時
間を調節するようになっている。その他の構成は図2の
回路とほぼ同様であり、同一あるいは同等な構成要素に
は同一符号を付して説明を省略する。
【0040】次に、このような構成の回路の動作につい
て説明する。冷陰極管3に流れる電流は電流検出回路4
にて電圧に変換されて、積分器2cに入力される。積分
器2cでは入力信号と基準電圧refとを比較し、それ
を積分した値を出力する。この積分器2cの出力はV/
Fコンバータ2bに入力され、この入力信号に応じた周
波数の出力信号に変換される。
て説明する。冷陰極管3に流れる電流は電流検出回路4
にて電圧に変換されて、積分器2cに入力される。積分
器2cでは入力信号と基準電圧refとを比較し、それ
を積分した値を出力する。この積分器2cの出力はV/
Fコンバータ2bに入力され、この入力信号に応じた周
波数の出力信号に変換される。
【0041】ここで、冷陰極管3に流れる電流はその輝
度に比例し、圧電トランス1の出力は前述のように所定
の領域の駆動周波数に比例して変化する。従って、検出
された冷陰極管3の電流に応じてV/Fコンバータ2b
の出力は変化し、所定の輝度になるように設定しておけ
ば、自動的に設定された輝度で冷陰極管3を駆動するよ
うに動作する。
度に比例し、圧電トランス1の出力は前述のように所定
の領域の駆動周波数に比例して変化する。従って、検出
された冷陰極管3の電流に応じてV/Fコンバータ2b
の出力は変化し、所定の輝度になるように設定しておけ
ば、自動的に設定された輝度で冷陰極管3を駆動するよ
うに動作する。
【0042】またTon回路が電源Vinの変動により
V/Fコンバータ2bの出力信号のオン時間を制御する
信号を与えている。すなわち、前述のように電源電圧V
inが上昇するとV/Fコンバータ2bの出力信号のオ
ン時間Tonを短くし、電源電圧Vinが下降するとV
/Fコンバータ2bの出力信号のオン時間Tonを長く
するような信号を出力する。従って、電源電圧Vinの
変動に関係なく一定の電力を供給できる。
V/Fコンバータ2bの出力信号のオン時間を制御する
信号を与えている。すなわち、前述のように電源電圧V
inが上昇するとV/Fコンバータ2bの出力信号のオ
ン時間Tonを短くし、電源電圧Vinが下降するとV
/Fコンバータ2bの出力信号のオン時間Tonを長く
するような信号を出力する。従って、電源電圧Vinの
変動に関係なく一定の電力を供給できる。
【0043】このような制御手段を用いることにより広
い範囲の電源電圧に対して変換効率の変動が少ない冷陰
極管3の駆動用のインバータ回路を提供できる。また、
上記スイッチング素子のオン時間Tonのコントロール
を、入力電圧Vinと冷陰極管3の輝度の調光条件と組
み合わせることにより、常に圧電トランス1のいわゆる
疑似共振点の近くで駆動することも可能で、このように
すれば常に高効率で冷陰極管3を駆動することができ、
バッテリーの寿命をのばすことにもなる。
い範囲の電源電圧に対して変換効率の変動が少ない冷陰
極管3の駆動用のインバータ回路を提供できる。また、
上記スイッチング素子のオン時間Tonのコントロール
を、入力電圧Vinと冷陰極管3の輝度の調光条件と組
み合わせることにより、常に圧電トランス1のいわゆる
疑似共振点の近くで駆動することも可能で、このように
すれば常に高効率で冷陰極管3を駆動することができ、
バッテリーの寿命をのばすことにもなる。
【0044】また、トランスTに加えられる電力は、上
述のようにスイッチング素子Q1のオン時間Tonやス
イッチングの周期を制御し、入力電圧Vinに従属する
ことがないため、トランスTの磁束密度も入力電圧Vi
nと共に増加することがなく、トランスTを小型にする
ことができる。
述のようにスイッチング素子Q1のオン時間Tonやス
イッチングの周期を制御し、入力電圧Vinに従属する
ことがないため、トランスTの磁束密度も入力電圧Vi
nと共に増加することがなく、トランスTを小型にする
ことができる。
【0045】
【発明の効果】以上のように本発明によれば、インバー
タ回路の2次側にゼロクロススイッチを設けたので、負
荷が容量性のものであっても、負荷電流の不要な振動が
防止でき、回路の動作が安定し、高効率のインバータ回
路を提供できる。
タ回路の2次側にゼロクロススイッチを設けたので、負
荷が容量性のものであっても、負荷電流の不要な振動が
防止でき、回路の動作が安定し、高効率のインバータ回
路を提供できる。
【0046】また、トランジスタやFET等の半導体素
子の組合せで、容易にゼロクロススイッチを構成でき
る。
子の組合せで、容易にゼロクロススイッチを構成でき
る。
【0047】また、圧電トランスのように駆動周波数に
よって出力が変化する容量性の負荷であっても、調節可
能な周波数領域を狭めることなく、適切に効率良く駆動
でき、疑似共振点付近で駆動すればさらに効率が向上す
る。
よって出力が変化する容量性の負荷であっても、調節可
能な周波数領域を狭めることなく、適切に効率良く駆動
でき、疑似共振点付近で駆動すればさらに効率が向上す
る。
【0048】さらに、圧電トランスにより冷陰極管を駆
動する場合、広い範囲の電源電圧に対して変換効率の変
動が少ない冷陰極管3の駆動用のインバータ回路を提供
でき、また入力電圧と冷陰極管の輝度の調光条件と組み
合わせることにより、常に圧電トランスのいわゆる疑似
共振点の近くで駆動することもでき、このようにすれば
高効率で冷陰極管を駆動することが可能となり、ポータ
ブル機に使用した場合バッテリーの寿命をのばすことに
もなる。
動する場合、広い範囲の電源電圧に対して変換効率の変
動が少ない冷陰極管3の駆動用のインバータ回路を提供
でき、また入力電圧と冷陰極管の輝度の調光条件と組み
合わせることにより、常に圧電トランスのいわゆる疑似
共振点の近くで駆動することもでき、このようにすれば
高効率で冷陰極管を駆動することが可能となり、ポータ
ブル機に使用した場合バッテリーの寿命をのばすことに
もなる。
【図1】本発明の第1実施例であるインバータ回路の基
本構成を示した回路図である。
本構成を示した回路図である。
【図2】本発明の第2実施例であるインバータ回路の基
本構成を示した回路図である。
本構成を示した回路図である。
【図3】図2の回路の各素子の状態と電圧と電流の関係
を示した図である。
を示した図である。
【図4】本発明の第3実施例であるインバータ回路の基
本構成を示した回路図である。
本構成を示した回路図である。
【図5】スイッチング素子がオン状態のときに流れる1
次電流Ipの波形を示した図である。
次電流Ipの波形を示した図である。
【図6】スイッチング素子オフ後のゼロクロススイッチ
の状態と、負荷電流Isの波形をしめした図である。
の状態と、負荷電流Isの波形をしめした図である。
【図7】圧電トランスの等価回路を示した図である。
【図8】スイッチング素子のオン・オフ周期と負荷電流
Icと1次電流Ipの関係を示した図で、(a)は負荷
電流Icと1次電流Ipが同期している場合、(b)は
スイッチング素子のオフ時間Toffが長くなり、負荷
電流Icと1次電流Ipが同期しなくなった状態を示し
ている。
Icと1次電流Ipの関係を示した図で、(a)は負荷
電流Icと1次電流Ipが同期している場合、(b)は
スイッチング素子のオフ時間Toffが長くなり、負荷
電流Icと1次電流Ipが同期しなくなった状態を示し
ている。
【図9】負荷電流がゼロクロス点で遮断されないため、
不要な振動が生じた状態を示した図である。
不要な振動が生じた状態を示した図である。
【図10】従来のインバータ回路の一例を示した図であ
る。
る。
1 容量性負荷、圧電トランス 2a Tonコントロール回路 2b V/Fコンバータ 2c 積分回路 3 冷陰極管 4 電流検出回路 T トランス SW0 ゼロクロススイッチ Q1 スイッチング素子 Q2 スイッチ素子 Q3 スイッチ素子 Q4 スイッチ素子
Claims (5)
- 【請求項1】 トランスの1次側回路をスイッチング素
子によりオン・オフすることによりトランスの2次側回
路に所定の電圧を生ずるインバータ回路において、 前記スイッチング素子とはオン・オフ動作が逆であって
負荷に流れる負荷電流のゼロクロス点で導通を遮断する
ゼロクロススイッチを2次側回路に設けたことを特徴と
するインバータ回路。 - 【請求項2】 前記ゼロクロススイッチはNPN(Nチ
ャンネル)トランジスタ(FET)とPNP(Pチャン
ネル)トランジスタ(FET)と前記各素子それぞれに
直列に接続された逆流防止用ダイオードとを並列に接続
し、前記各素子のベース(ゲート)に信号を反転して入
力するための制御部により構成されたことを特徴とする
請求項1記載のインバータ回路。 - 【請求項3】 前記負荷は圧電トランスであることを特
徴とする請求項1あるいは2のいずれか一方に記載のイ
ンバータ回路。 - 【請求項4】 前記圧電トランスにより冷陰極管を駆動
することを特徴とする請求項3記載のインバータ回路。 - 【請求項5】 負荷に流れる電流を検出するための電流
検出回路と、この電流検出回路からの信号と基準信号と
を比較しその差の積分を出力する積分回路と、この積分
回路からの出力により発振周期を変化させるV/Fコン
バータと、このV/Fコンバータの出力によりトランス
の1次側回路をオン・オフ制御するスイッチング素子
と、トランスの2次側に発生した所定の周波数の電圧に
より負荷を駆動するための高電圧を発生する圧電トラン
スとにより構成されるインバータ回路において、 前記V/Fコンバータからの反転信号により動作し、か
つ圧電トランスを駆動する電流をゼロクロス点で遮断す
るゼロクロススイッチを設け、前記V/Fコンバータに
1次側回路の入力電圧によりスイッチング素子のオン時
間(Ton)を制御するTonコントロール回路からの
信号を入力してスイッチング素子のオン時間(Ton)
をも制御したことを特徴とするインバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7083350A JPH08251926A (ja) | 1995-03-14 | 1995-03-14 | インバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7083350A JPH08251926A (ja) | 1995-03-14 | 1995-03-14 | インバータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08251926A true JPH08251926A (ja) | 1996-09-27 |
Family
ID=13799995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7083350A Pending JPH08251926A (ja) | 1995-03-14 | 1995-03-14 | インバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08251926A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005304929A (ja) * | 2004-04-23 | 2005-11-04 | Komatsu Powertron Kk | 磁界発生装置及び温熱治療装置 |
JP2006333678A (ja) * | 2005-05-30 | 2006-12-07 | Nikon Corp | 超音波モータ駆動装置 |
JP2015536127A (ja) * | 2012-09-28 | 2015-12-17 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | ソフトスイッチング同期擬似共振コンバータ |
WO2020095550A1 (ja) * | 2018-11-05 | 2020-05-14 | ソニー株式会社 | 駆動回路、電子機器、および、駆動回路の制御方法 |
-
1995
- 1995-03-14 JP JP7083350A patent/JPH08251926A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005304929A (ja) * | 2004-04-23 | 2005-11-04 | Komatsu Powertron Kk | 磁界発生装置及び温熱治療装置 |
JP4621844B2 (ja) * | 2004-04-23 | 2011-01-26 | 小松パワートロン株式会社 | 磁界発生装置及び温熱治療装置 |
JP2006333678A (ja) * | 2005-05-30 | 2006-12-07 | Nikon Corp | 超音波モータ駆動装置 |
JP2015536127A (ja) * | 2012-09-28 | 2015-12-17 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | ソフトスイッチング同期擬似共振コンバータ |
WO2020095550A1 (ja) * | 2018-11-05 | 2020-05-14 | ソニー株式会社 | 駆動回路、電子機器、および、駆動回路の制御方法 |
CN113196639A (zh) * | 2018-11-05 | 2021-07-30 | 索尼集团公司 | 驱动电路、电子设备以及驱动电路控制方法 |
JPWO2020095550A1 (ja) * | 2018-11-05 | 2021-10-21 | ソニーグループ株式会社 | 駆動回路、電子機器、および、駆動回路の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100261613B1 (ko) | 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로 | |
KR100233192B1 (ko) | 압전 트랜스 구동 회로 | |
US6927989B2 (en) | DC-AC converter and controller IC for the same | |
US6002213A (en) | MOS gate driver circuit with analog input and variable dead time band | |
JP4094408B2 (ja) | 直流−交流変換装置、制御回路、制御装置、及びそのコントローラic | |
US6853153B2 (en) | System and method for powering cold cathode fluorescent lighting | |
US7248488B2 (en) | DC-AC converter, and method for supplying AC power | |
US7548028B2 (en) | Current-mode resonant inverter circuit | |
US6153962A (en) | Piezoelectric transformer inverter | |
US5631810A (en) | Control of switching devices in synchronized-rectification system | |
KR101006806B1 (ko) | 직류-교류 변환 장치 및 그의 컨트롤러 ic | |
US5844378A (en) | High side driver technique for miniature cold cathode fluorescent lamp system | |
JP2000350449A (ja) | スイッチング電源回路 | |
JP3173585B2 (ja) | 圧電トランスの駆動方法及び駆動回路 | |
JPH08251926A (ja) | インバータ回路 | |
KR100909008B1 (ko) | 자려식 인버터 구동회로 | |
JP2000116155A (ja) | 圧電トランスインバータ | |
US6639366B2 (en) | Power supply circuit for a cold-cathode fluorescent lamp | |
JP2602752B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
JP2003047242A (ja) | スイッチング電源装置 | |
US20060238140A1 (en) | Electroluminescent lamp driving circuit and method | |
JPH1126181A (ja) | 冷陰極管点灯装置 | |
JP2001314091A (ja) | 電源装置 | |
KR100368427B1 (ko) | 인버터 및 이의 디밍 방법 | |
JPH08149851A (ja) | 圧電トランス駆動装置 |