JP2016207958A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2016207958A
JP2016207958A JP2015091513A JP2015091513A JP2016207958A JP 2016207958 A JP2016207958 A JP 2016207958A JP 2015091513 A JP2015091513 A JP 2015091513A JP 2015091513 A JP2015091513 A JP 2015091513A JP 2016207958 A JP2016207958 A JP 2016207958A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
wiring layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015091513A
Other languages
English (en)
Other versions
JP6752553B2 (ja
JP2016207958A5 (ja
Inventor
小林　和弘
Kazuhiro Kobayashi
和弘 小林
淳史 佐藤
Junji Sato
淳史 佐藤
泰彦 草間
Yasuhiko Kusama
泰彦 草間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015091513A priority Critical patent/JP6752553B2/ja
Priority to US15/138,469 priority patent/US9627309B2/en
Publication of JP2016207958A publication Critical patent/JP2016207958A/ja
Publication of JP2016207958A5 publication Critical patent/JP2016207958A5/ja
Application granted granted Critical
Publication of JP6752553B2 publication Critical patent/JP6752553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線層間の接続信頼性を向上させることができる配線基板を提供する。【解決手段】配線基板１０は、配線層１１と、配線層１１の上面１１Ａ及び側面を被覆し、配線層１１の下面１１Ｂを露出する絶縁層２１と、絶縁層２１の上面２１Ａに積層された絶縁層２２と、絶縁層２２の上面２２Ａに積層された絶縁層２３とを有する。配線基板１０は、絶縁層２２，２３を貫通して絶縁層２１の上面２１Ａの一部を露出する開口部２２Ｘ，２３Ｘと、その開口部２２Ｘ，２３Ｘから露出する絶縁層２１の上面２１Ａに搭載されたチップキャパシタ３０とを有する。配線基板１０は、開口部２２Ｘ，２３Ｘを充填し、絶縁層２３の上面２３Ａ全面及びチップキャパシタ３０を被覆する絶縁層２４と、絶縁層２３，２４を貫通するビア配線を介して、絶縁層２２，２３に内蔵された配線層１３と電気的に接続され、絶縁層２４の上面２４Ａに積層された配線層１４と、を有する。【選択図】図１

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。
従来、チップ型の容量素子（チップキャパシタ）などの電子部品を内蔵した配線基板が知られている（例えば、特許文献１，２参照）。この種の配線基板の一例について以下に説明する。
図２３に示すように、配線基板２００は、配線層２０１と、絶縁層２０２と、配線層２０３と、絶縁層２０４と、配線層２０５と、絶縁層２０６と、配線層２０７とが順に積層された構造を有している。
絶縁層２０２は、配線層２０１の上面及び側面を被覆し配線層２０１の下面を露出するように形成されている。絶縁層２０２の上面には、配線層２０３と金属層２０８とが形成されている。配線層２０３は、絶縁層２０２を貫通するビア配線を介して配線層２０１と電気的に接続されている。絶縁層２０４は、配線層２０３を被覆するように絶縁層２０２の上面に積層されている。絶縁層２０４には、当該絶縁層２０４を貫通して配線層２０３の上面の一部を露出する貫通孔ＶＨ１０が形成されている。また、絶縁層２０４には、当該絶縁層２０４を厚さ方向に貫通して金属層２０８の上面の一部を露出する開口部２０４Ｘが形成されている。絶縁層２０４の上面には、貫通孔ＶＨ１０を充填するビア配線を介して配線層２０３と電気的に接続される配線層２０５が形成されている。開口部２０４Ｘから露出する金属層２０８の上面に電子部品２０９が搭載されている。絶縁層２０６は、開口部２０４Ｘを充填し、配線層２０５の表面及び電子部品２０９の表面を被覆するように形成されている。そして、絶縁層２０６の上面には、絶縁層２０６を貫通するビア配線を介して、配線層２０５又は電子部品２０９と電気的に接続される配線層２０７が形成されている。以上説明した配線基板２００は、例えば以下のように製造することができる。
まず、支持基板を準備し、この支持基板上に配線層２０１を形成し、次いで、絶縁層２０２と、配線層２０３及び金属層２０８と、絶縁層２０４とを順に積層する。続いて、絶縁層２０４にレーザ加工により貫通孔ＶＨ１０を形成した後、絶縁層２０４の上面に配線層２０５を形成する。次いで、絶縁層２０４にレーザ加工により開口部２０４Ｘを形成し、その開口部２０４Ｘによって形成されるキャビティ内の金属層２０８上に電子部品２０９を搭載する。続いて、開口部２０４Ｘを充填するとともに電子部品２０９を全体的に被覆する絶縁層２０６を形成する。その後、絶縁層２０６の上面に配線層２０７を形成する。そして、最終的に支持基板を除去する。
特開２００９−２００３８９号公報 特開２０１２−１９１２０４号公報
ところで、上記配線基板２００では、１層の絶縁層２０４に形成された開口部２０４Ｘによって、電子部品２０９を収容するキャビティが形成されている。このため、絶縁層２０４の厚さは、内蔵される電子部品２０９と同等の厚さに設定される。このとき、電子部品２０９が厚くなると、それに伴って絶縁層２０４も厚くなる。すると、レーザ加工により形成される貫通孔ＶＨ１０の底部の径が小さくなる。これに起因して、貫通孔ＶＨ１０を充填するビア配線を介して相互に電気的に接続される配線層２０３，２０５の接続信頼性が低くなるという問題がある。
本発明の一観点によれば、第１配線層と、前記第１配線層上に積層された第１絶縁層と、前記第１絶縁層の上面に積層された第２絶縁層と、前記第２絶縁層の上面に積層された第３絶縁層とを含む複数層の絶縁層と、前記複数層の絶縁層を貫通して前記第１絶縁層の上面の一部を露出する開口部と、前記開口部から露出する前記第１絶縁層の上面に搭載された電子部品と、前記開口部を充填し、前記複数層の絶縁層の中の最上層の絶縁層の上面全面及び前記電子部品を被覆する第４絶縁層と、前記第１配線層と電気的に接続され、前記複数層の絶縁層に内蔵されるとともに前記最上層の絶縁層により被覆された第２配線層と、前記最上層の絶縁層及び前記第４絶縁層を貫通するビア配線を介して前記第２配線層と電気的に接続され、前記第４絶縁層の上面に積層された第３配線層と、を有する。
本発明の一観点によれば、配線層間の接続信頼性を向上させることができるという効果を奏する。
（ａ）は、第１実施形態の配線基板を示す概略断面図（図２の１−１断面図）、（ｂ），（ｃ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 第１実施形態の配線基板を示す概略平面図。 第１実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ），（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｃ）は、（ｂ）に示した構造体の一部を拡大した拡大断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｄ），（ｅ）は、（ｃ）に示した構造体の一部を拡大した拡大断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｃ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）は、第２実施形態の配線基板を示す概略断面図、（ｂ），（ｃ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ），（ｄ）は、第２実施形態の配線基板の製造方法を示す概略断面図、（ｃ）は、（ｂ）に示した構造体の一部を拡大した拡大断面図。 第３実施形態の配線基板を示す概略断面図。 （ａ）〜（ｃ）は、第３実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第３実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第３実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第４実施形態の配線基板の製造方法を示す概略断面図。 変形例の配線基板を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の配線基板を示す概略平面図。 変形例の配線基板を示す概略断面図。 配線基板の適用例を示す概略断面図。 従来例の配線基板を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図９に従って第１実施形態を説明する。
図１（ａ）に示すように、配線基板１０は、配線層１１と、絶縁層２１と、配線層１２と、絶縁層２２と、配線層１３と、絶縁層２３と、絶縁層２４と、配線層１４とが順次積層された構造を有している。このように、本実施形態の配線基板１０は、一般的なビルドアップ法を用いて作製される配線基板（支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基材を含まない、所謂「コアレス基板」の形態を有している。
また、配線基板１０は、複数の絶縁層２１〜２４の中に内蔵された１つ又は複数（ここでは、１つ）のチップキャパシタ３０と、絶縁層２１の下面２１Ｂに積層されたソルダレジスト層４１と、絶縁層２４の上面２４Ａに積層されたソルダレジスト層４２とを有している。
ここで、配線層１１〜１４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２１〜２４の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層２１〜２４の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層２１〜２４の材料としては、熱硬化性を有する絶縁性樹脂や感光性を有する絶縁性樹脂を用いることができる。
配線層１１は、配線基板１０の最外層（ここでは、最下層）の配線層である。配線層１１は、上面１１Ａと、下面１１Ｂと、側面とを有している。配線層１１の下面１１Ｂは、絶縁層２１から露出されている。本例の配線層１１の下面１１Ｂは、絶縁層２１の下面２１Ｂと略面一に形成されている。なお、配線層１１の下面１１Ｂは、絶縁層２１の下面２１Ｂよりも配線層１２側に凹むように形成されていてもよい。
このような配線層１１は、例えば、他の配線層１２〜１４よりも微細に形成された配線層である。例えば、配線層１１のラインアンドスペース（Ｌ／Ｓ）としては、１μｍ／１μｍ〜５μｍ／５μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。また、配線層１１の厚さは、例えば、３〜２０μｍ程度とすることができる。
絶縁層２１は、配線層１１の上面１１Ａ及び側面を被覆し、配線層１１の下面１１Ｂを露出するように形成されている。絶縁層２１には、所要の箇所に、当該絶縁層２１を厚さ方向に貫通して配線層１１の上面１１Ａの一部を露出する貫通孔ＶＨ１が形成されている。貫通孔ＶＨ１は、例えば、図１（ａ）において上側（配線層１２側）から下側（配線層１１側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ１は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。なお、配線層１１の上面１１Ａから絶縁層２１の上面２１Ａまでの厚さは、例えば、１０〜３５μｍ程度とすることができる。
配線層１２は、絶縁層２１の上面２１Ａに積層されている。配線層１２は、貫通孔ＶＨ１に充填されたビア配線を介して配線層１１と電気的に接続されている。配線層１２は、例えば、貫通孔ＶＨ１に充填されたビア配線と一体に形成されている。配線層１２の厚さは、例えば、８〜２５μｍ程度とすることができる。
絶縁層２２は、絶縁層２１の上面２１Ａに、配線層１２を被覆するように形成されている。絶縁層２２の上面２２Ａは、内蔵されるチップキャパシタ３０の上面よりも低い位置に設けられている。なお、配線層１２の上面から絶縁層２２の上面２２Ａまでの厚さは、例えば、３０〜６０μｍ程度とすることができる。
絶縁層２２には、所要の箇所に、当該絶縁層２２を厚さ方向に貫通して配線層１２の上面の一部を露出する貫通孔ＶＨ２が形成されている。貫通孔ＶＨ２は、例えば、図１（ａ）において上側から下側に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ２は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。
絶縁層２２には、所要の箇所に、当該絶縁層２２を厚さ方向に貫通して絶縁層２１の上面２１Ａの一部を露出する開口部２２Ｘが形成されている。開口部２２Ｘは、内蔵されるチップキャパシタ３０に対応して形成されている。すなわち、開口部２２Ｘは、チップキャパシタ３０の搭載位置に形成されている。
図２に示すように、開口部２２Ｘは、平面視略矩形状に形成されている。開口部２２Ｘは、チップキャパシタ３０の平面形状よりも大きく形成されている。例えば、開口部２２Ｘの大きさは、平面視で０．７ｍｍ×０．４ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。なお、図２は、絶縁層２１〜２３及びチップキャパシタ３０を図１（ａ）の上方から視た概略平面図である。
図１（ａ）に示すように、開口部２２Ｘの内壁面を構成する絶縁層２２の下端部には凹部２２Ｙが形成されている。詳述すると、開口部２２Ｘの内壁面のうち絶縁層２１と接する側の内壁面には、その内壁面を絶縁層２２の内部に後退させる凹部２２Ｙが形成されている。凹部２２Ｙは、開口部２２Ｘと連通するように形成されている。この凹部２２Ｙによって、開口部２２Ｘの内壁面を構成する絶縁層２２の下面２２Ｂ（図１（ｂ）及び図１（ｃ）参照）が絶縁層２１から露出されている。すなわち、開口部２２Ｘの底部には、その開口部２２Ｘの開口幅を広げる凹部２２Ｙが形成されている。
図２に示すように、凹部２２Ｙは、例えば、開口部２２Ｘの底部側外形の全周に亘って形成されている。なお、凹部２２Ｙを、開口部２２Ｘの底部側外形の一部のみに形成するようにしてもよい。凹部２２Ｙの幅は、例えば、２０〜８０μｍ程度とすることができる。
図１（ａ）に示すように、配線層１３は、絶縁層２２の上面２２Ａに積層されている。配線層１３は、貫通孔ＶＨ２に充填されたビア配線を介して配線層１２と電気的に接続されている。配線層１３は、例えば、貫通孔ＶＨ２に充填されたビア配線と一体に形成されている。配線層１３の厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層２３は、絶縁層２２の上面２２Ａに、配線層１３を被覆するように形成されている。なお、配線層１３の上面から絶縁層２３の上面２３Ａまでの厚さは、例えば、１５〜４５μｍ程度とすることができる。
絶縁層２３には、所要の箇所に、当該絶縁層２３を厚さ方向に貫通して配線層１３の上面の一部を露出する貫通孔ＶＨ３が形成されている。絶縁層２３には、所要の箇所に、当該絶縁層２３を厚さ方向に貫通して絶縁層２１の上面２１Ａの一部を露出する開口部２３Ｘが形成されている。開口部２３Ｘは、開口部２２Ｘと同様に、内蔵されるチップキャパシタ３０に対応して形成されている。すなわち、開口部２３Ｘは、チップキャパシタ３０の搭載位置に形成されている。この開口部２３Ｘは、絶縁層２２の開口部２２Ｘと連通するように形成されている。具体的には、開口部２２Ｘの内壁面と開口部２３Ｘの内壁面とは連続するように形成されている。このため、図２に示すように、開口部２３Ｘの平面形状は、開口部２２Ｘと同様の平面形状（ここでは、略矩形状）に形成され、開口部２２Ｘと略同じ大きさに形成されている。
図１（ａ）に示すように、開口部２２Ｘ，２３Ｘは、例えば、図中上側から下側に向かうに連れて幅が小さくなるテーパ状に形成されている。すなわち、開口部２２Ｘ，２３Ｘは、絶縁層２１の上面２１Ａ側の開口部（下側の開口部）に対して絶縁層２３の上面２３Ａ側の開口部（上側の開口部）が拡開されたテーパ状に形成されている。そして、これら絶縁層２２，２３を厚さ方向に貫通する開口部２２Ｘ，２３Ｘと、絶縁層２１の上面２１Ａとによって囲まれた空間が、チップキャパシタ３０を収容するキャビティとなる。このように、本例の配線基板１０では、最下層の絶縁層２１上に積層された２層の絶縁層２２，２３がキャビティ形成用の絶縁層となる。
開口部２２Ｘ，２３Ｘから露出する絶縁層２１の上面２１Ａには、接着層３５を介してチップキャパシタ３０が搭載されている。すなわち、チップキャパシタ３０は、開口部２２Ｘ，２３Ｘ（キャビティ）内に配置されている。接着層３５は、絶縁層２１の上面２１Ａに形成されている。例えば、接着層３５は、配線層１２と同一平面上に形成されている。なお、接着層３５の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤を用いることができる。
チップキャパシタ３０は、直方体状のキャパシタ本体３１と、そのキャパシタ本体３１の長手方向の両端に形成された２つの電極端子３２とを有している。電極端子３２は、キャパシタ本体３１の長手方向端面を含む側面及び上下面の一部を被覆するように形成されている。チップキャパシタ３０の厚さは、例えば、８０〜１２０μｍ程度とすることができる。キャパシタ本体３１は、例えば、主としてセラミックとニッケルや銅等の内部電極により形成されている。また、電極端子３２の材料としては、例えば、銅や銅合金を用いることができる。
本例のチップキャパシタ３０は、電極端子３２の上面が絶縁層２３の上面２３Ａと同一平面上、もしくは上面２３Ａよりも低い平面上に形成されるように、開口部２２Ｘ，２３Ｘ内に配置されている。換言すると、本例の絶縁層２３の上面２３Ａは、電極端子３２の上面と同一平面上、又は電極端子３２の上面よりも高い位置に形成されている。但し、絶縁層２３の上面２３Ａと電極端子３２の上面との高低差が僅か（例えば、絶縁層２３の上面２３Ａから絶縁層２４の上面２４Ａまでの厚さの１／３以下の距離）であれば、絶縁層２３の上面２３Ａを、電極端子３２の上面よりも下方に形成してもよい。
絶縁層２４は、絶縁層２３の上面２３Ａに、その上面２３Ａ全面を被覆し、チップキャパシタ３０を全体的に被覆するように形成されている。絶縁層２４は、開口部２２Ｘ、開口部２３Ｘ及び凹部２２Ｙを充填するように形成されている。絶縁層２４は、開口部２２Ｘ，２３Ｘ及び凹部２２Ｙにおいて、接着層３５から露出する絶縁層２１の上面２１Ａを被覆するとともに、開口部２３Ｘの内壁面、開口部２２Ｘの内壁面及び凹部２２Ｙの内面を被覆するように形成されている。
具体的には、図１（ｂ）に示すように、絶縁層２４は、開口部２２Ｘ，２３Ｘの内壁面を被覆するとともに、凹部２２Ｙから露出する絶縁層２２の下面２２Ｂと凹部２２Ｙの内壁面を被覆するように形成されている。これにより、絶縁層２４が、凹部２２Ｙによって露出された絶縁層２２の下面２２Ｂに食い込むように形成されている。
なお、図１（ｃ）に示すように、凹部２２Ｙと絶縁層２２との間に、金属層７０が形成されている部分があってもよい。金属層７０は、絶縁層２２と接するように形成されている。この場合には、金属層７０と絶縁層２２の下面２２Ｂと絶縁層２１の上面２１Ａとによって囲まれた空間が凹部２２Ｙとなる。この場合の絶縁層２４は、凹部２２Ｙから露出する絶縁層２２の下面２２Ｂと金属層７０の側面とを被覆するように、凹部２２Ｙに充填される。この場合であっても、凹部２２Ｙに充填された絶縁層２４が、凹部２２Ｙによって露出された絶縁層２２の下面２２Ｂに食い込むように形成されている。
図１（ａ）に示すように、絶縁層２４には、所要の箇所に、当該絶縁層２４を厚さ方向に貫通して配線層１３の上面の一部を露出する貫通孔ＶＨ４が形成されている。貫通孔ＶＨ４は、絶縁層２３の貫通孔ＶＨ３と連通するように形成されている。例えば、貫通孔ＶＨ３の内壁面と貫通孔ＶＨ４の内壁面とは連続するように形成されている。貫通孔ＶＨ３，ＶＨ４は、例えば、図中上側から下側に向かうに連れて径が小さくなるテーパ状に形成されている。すなわち、貫通孔ＶＨ３，ＶＨ４は、配線層１３側の開口部（下側の開口部）に対して絶縁層２４の上面２４Ａ側の開口部（上側の開口部）が拡開されたテーパ状に形成されている。
また、絶縁層２４には、所要の箇所に、当該絶縁層２４を厚さ方向に貫通して電極端子３２の上面の一部を露出する貫通孔ＶＨ５が形成されている。貫通孔ＶＨ５は、例えば、図１（ａ）において上側から下側に向かうに連れて径が小さくなるテーパ状に形成されている。すなわち、貫通孔ＶＨ５は、電極端子３２側の開口部（下側の開口部）に対して絶縁層２４の上面２４Ａ側の開口部（上側の開口部）が拡開されたテーパ状に形成されている。
なお、絶縁層２３の上面２３Ａから絶縁層２４の上面２４Ａまでの厚さは、例えば、１５〜４５μｍ程度とすることができる。
配線層１４は、絶縁層２４の上面２４Ａに積層されている。配線層１４は、配線基板１０の最外層（ここでは、最上層）の配線層である。一部の配線層１４（第３配線層）は、貫通孔ＶＨ３，ＶＨ４に充填されたビア配線を介して配線層１３と電気的に接続されている。すなわち、一部の配線層１４は、絶縁層２３，２４を厚さ方向に貫通するビア配線を介して配線層１３と電気的に接続されている。残りの配線層１４（第６配線層）は、貫通孔ＶＨ５に充填されたビア配線を介して電極端子３２と電気的に接続されている。配線層１４は、例えば、貫通孔ＶＨ３，ＶＨ４に充填されたビア配線、又は貫通孔ＶＨ５に充填されたビア配線と一体に形成されている。配線層１４は、絶縁層２４の上面２４Ａ上で平面方向（厚さ方向と断面視で直交する方向）に引き回されていてもよい。さらに、このような配線層１４により、配線層１３に接続される配線層１４と、電極端子３２に接続される配線層１４とが相互に電気的に接続されていてもよい。配線層１４の厚さは、例えば、１０〜２０μｍ程度とすることができる。
このように、配線層１４とキャビティ形成用の絶縁層２２，２３に内蔵された配線層１３との間には、２層の絶縁層２３，２４が形成され、それら２層の絶縁層２３，２４を厚さ方向に貫通するビア配線によって配線層１３，１４が電気的に接続されている。
ソルダレジスト層４１は、最外層（ここでは、最下層）の絶縁層２１の下面２１Ｂに積層されている。ソルダレジスト層４１の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層４１の厚さは、例えば、１０〜３０μｍ程度とすることができる。
ソルダレジスト層４１には、最下層の配線層１１の少なくとも一部をパッドＰ１として露出させるための開口部４１Ｘが形成されている。本例の開口部４１Ｘは、配線基板１０に実装される半導体チップ５１（図３参照）の実装領域に対応して形成されている。例えば、開口部４１Ｘは、実装領域における配線層１１の下面１１Ｂ及び絶縁層２１の下面２１Ｂを露出するように形成されている。また、ソルダレジスト層４１には、配線層１１の一部を接続パッドＰ２として露出させるための開口部４１Ｙが形成されている。本例の開口部４１Ｙは、開口部４１Ｘよりも外側の領域に形成されている。
ここで、パッドＰ１は、例えば、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。すなわち、パッドＰ１が形成されている側の面がチップ搭載面になっている。また、接続パッドＰ２は、例えば、他の配線基板や他の半導体装置が電気的に接続されるパッドとして機能する。
なお、必要に応じて、パッドＰ１の表面及び接続パッドＰ２の表面に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）や、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。また、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、パッドＰ１の表面及び接続パッドＰ２の表面に、ＯＳＰ処理（Organic Solderability Preservative）などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、パッドＰ１の表面及び接続パッドＰ２の表面に、アゾール化合物やイミダゾール化合物等の有機皮膜による表面処理層が形成される。
ソルダレジスト層４２は、最外層（ここでは、最上層）の絶縁層２４の上面２４Ａに積層されている。ソルダレジスト層４２の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層４２の厚さは、例えば、１０〜３０μｍ程度とすることができる。
ソルダレジスト層４２には、配線層１４の一部を外部接続用パッドＰ３として露出させるための開口部４２Ｘが形成されている。外部接続用パッドＰ３には、当該配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。すなわち、本実施形態では、外部接続用パッドＰ３が形成されている面が外部接続端子面となっている。なお、必要に応じて、外部接続用パッドＰ３の表面に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、外部接続用パッドＰ３の表面に、例えば、ＯＳＰ処理などの酸化防止処理を施し、アゾール化合物やイミダゾール化合物等の有機皮膜による表面処理層を形成するようにしてもよい。なお、開口部４２Ｘから露出する配線層１４（又は、配線層１４上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
次に、図３に従って、半導体装置５０の構造について説明する。なお、図３において、同図に示す配線基板１０は図１（ａ）とは上下反転して描かれている。
半導体装置５０は、配線基板１０と、１つ又は複数の半導体チップ５１と、アンダーフィル樹脂５５とを有している。半導体チップ５１は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ５１の回路形成面（ここでは、下面）に配設された接続端子５２を、接合部材５３を介して配線基板１０のパッドＰ１に接合することにより、半導体チップ５１は、接続端子５２及び接合部材５３を介してパッドＰ１（配線層１１）と電気的に接続されている。
半導体チップ５１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ５１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１０に複数の半導体チップ５１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
接続端子５２としては、例えば、金属ポストを用いることができる。この接続端子５２は、半導体チップ５１の回路形成面から下方に伸びる柱状の接続端子である。接続端子５２の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子５２としては、金属ポストの他に、例えば、金バンプを用いることもできる。
接合部材５３は、パッドＰ１に接合されるとともに、接続端子５２に接合されている。接合部材５３としては、例えば、錫（Ｓｎ）層やはんだ層を用いることができる。はんだ層の材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系の鉛（Ｐｂ）フリーはんだを用いることができる。
アンダーフィル樹脂５５は、配線基板１０と半導体チップ５１との隙間を充填するように設けられている。アンダーフィル樹脂５５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図４（ａ）に示すように、支持体６０の上面にキャリア付金属箔６１が貼着された構造体を準備する。支持体６０は、例えば、ガラス、アラミド、ＬＣＰ繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含浸させたプリプレグである。キャリア付金属箔６１は、キャリア層６２と、キャリア層６２の上面に剥離層（図示略）を介して積層された極薄の金属箔６３とを有している。キャリア層６２は、金属箔６３の取り扱いを容易にするための支持材として設けられている。キャリア層６２は、例えば、厚さが１５〜７０μｍ程度の銅箔である。金属箔６３は、例えば、厚さが０．５〜５μｍ程度の銅箔である。
なお、キャリア層６２の材料としては、銅に限定されず、銅以外の導電性を有する金属層であってもよいし、樹脂等の絶縁層であってもよい。また、金属箔６３の材料としては、銅に限定されず、銅以外の金属であってもよい。
次に、図４（ｂ）に示す工程では、金属箔６３の上面６３Ａに、配線層１１を形成する。配線層１１は、例えばセミアディティブ法によって形成することができる。具体的には、まず、金属箔６３の上面６３Ａに、配線層１１の形状に対応した開口部を有するレジストパターン（図示略）を形成する。続いて、レジストパターンの開口部から露出する金属箔６３の上面６３Ａに、金属箔６３を給電層とする電解銅めっきにより銅めっき皮膜を析出させる。その後、レジストパターンを除去することにより、金属箔６３上に配線層１１を形成することができる。なお、配線層１１の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用することもできる。
続いて、図４（ｃ）に示す工程では、図４（ｂ）に示した構造体の上方に、絶縁層２１とキャリア付金属箔６４とを配置する。本工程における絶縁層２１は、例えば、ガラス、アラミド、ＬＣＰ繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含浸させたＢ−ステージのプリプレグである。なお、絶縁層２１においてキャリア付金属箔６４と対向配置される面（ここでは、上面）には下地層（図示略）が形成されている。
キャリア付金属箔６４は、キャリア付金属箔６１と同様に、キャリア層６５と、キャリア層６５の下面に剥離層（図示略）を介して積層された極薄の金属箔６６とを有している。キャリア付金属箔６４は、金属箔６６を絶縁層２１と対向するように配置される。
次いで、上述のように配置された構造体、絶縁層２１及びキャリア付金属箔６４は、減圧下（例えば、真空雰囲気）において、所定の温度（例えば、１８０〜２３０℃）に加熱され、金属箔６３の上面６３Ａと断面視で直交する方向（図中上下方向）に加圧される。これにより、Ｂ−ステージの絶縁層２１が硬化される。その後、キャリア層６５を金属箔６６から剥離する。このとき、キャリア付金属箔６４において、キャリア層６５と金属箔６６との間には剥離層（図示略）が介在されているため、キャリア層６５と金属箔６６との間の接着力は弱い。このため、キャリア層６５を金属箔６６から容易に剥離することができる。本工程により、図４（ｄ）に示す構造体が得られる。
なお、絶縁層２１として、ガラスクロス等の補強材を含まない樹脂やフィラーのみを含有した樹脂を用いるようにしてもよい。この場合には、以下のような方法により絶縁層２１を形成することができる。絶縁層２１として樹脂フィルムを用いる場合には、金属箔６３の上面６３Ａに樹脂フィルムをラミネートする。そして、樹脂フィルムを押圧しながら硬化温度以上の温度（例えば、１３０〜２００℃程度）で熱処理して硬化させることにより、絶縁層２１を形成することができる。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。また、絶縁層２１として液状又はペースト状の絶縁性樹脂を用いる場合には、金属箔６３の上面６３Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。そして、塗布した絶縁性樹脂を硬化温度以上の温度で熱処理して硬化させることにより、絶縁層２１を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂を用いることができる。
次に、図５（ａ）に示す工程では、配線層１１の上面１１Ａの一部が露出されるように、絶縁層２１及び金属箔６６を厚さ方向に貫通する貫通孔ＶＨ１を形成する。貫通孔ＶＨ１は、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層２１が感光性樹脂を用いて形成されている場合には、フォトリソグラフィ法により所要の貫通孔ＶＨ１を形成するようにしてもよい。
続いて、貫通孔ＶＨ１をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔ＶＨ１の底部に露出する配線層１１の上面１１Ａに付着した絶縁層２１の樹脂残渣（樹脂スミア）を除去する。このデスミア処理は、例えば、過マンガン酸塩法などを用いて行うことができる。
次いで、図５（ｂ）に示す工程では、金属箔６６の上面、貫通孔ＶＨ１の内壁面及び貫通孔ＶＨ１の底部に露出する配線層１１の上面１１Ａを連続的に被覆するシード層６７を形成する。シード層６７は、例えば、無電解めっき法（例えば、無電解銅めっき法）やスパッタ法によって形成することができる。シード層６７の材料としては、例えば、銅や銅合金を用いることができる。
次に、図５（ｃ）に示す工程では、シード層６７上に、所定の箇所に開口パターン６８Ｘ，６８Ｙを有するレジスト層６８を形成する。開口パターン６８Ｘは、配線層１２（図１（ａ）参照）の形成領域に対応する部分のシード層６７を露出するように形成される。開口パターン６８Ｙは、チップキャパシタ３０の搭載領域に対応する部分のシード層６７を露出するように形成される。例えば、開口パターン６８Ｙは、開口部２２Ｘ（図１（ａ）参照）よりも一回り大きい平面形状に形成される。
レジスト層６８の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層６８の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層６７の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口パターン６８Ｘ，６８Ｙを有するレジスト層６８を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層６８を形成する。
続いて、図５（ｄ）に示す工程では、レジスト層６８をめっきマスクとして、シード層６７の上面に、そのシード層６７をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層６８の開口パターン６８Ｘ，６８Ｙから露出されたシード層６７の上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、そのシード層６７の上面に電解銅めっき層６９を形成する。
次いで、レジスト層６８を例えばアルカリ性の剥離液により除去する。これにより、図６（ａ）に示した構造体が得られる。続いて、電解銅めっき層６９をエッチングマスクとして、不要なシード層６７及び金属箔６６をエッチングにより除去する。これにより、図６（ｂ）に示すように、絶縁層２１の上面２１Ａに、金属箔６６とシード層６７と電解銅めっき層６９とからなり、チップキャパシタ３０（図１（ａ）参照）の搭載領域よりも一回り大きい金属層７０が形成される。また、図６（ｃ）に示すように、シード層６７と電解銅めっき６９とからなり、貫通孔ＶＨ１を充填するビア配線が形成される。また、金属箔６６とシード層６７と電解銅めっき層６９とからなる配線層１２が絶縁層２１の上面２１Ａ上に形成される。
次に、図６（ｄ）に示す工程では、図４（ｃ）〜図５（ａ）に示した工程と同様に、配線層１２及び金属層７０を被覆する絶縁層２２を絶縁層２１の上面２１Ａに形成し、絶縁層２２に貫通孔ＶＨ２を形成する。続いて、図５（ｂ）〜図６（ｂ）に示した工程と同様に、貫通孔ＶＨ２を充填するビア配線を形成するとともに、そのビア配線を介して配線層１２と電気的に接続される配線層１３を絶縁層２２の上面２２Ａに形成する。
次いで、図７（ａ）に示す工程では、図４（ｃ）及び図４（ｄ）に示した工程と同様に、絶縁層２２の上面２２Ａに、配線層１３の上面全面及び側面全面（表面全面）を被覆する絶縁層２３と、その絶縁層２３の上面２３Ａ全面を被覆する金属箔７１とを順に積層する。
次に、金属箔７１をエッチングにより除去する。続いて、図７（ｂ）に示す工程では、チップキャパシタ３０（図１（ａ）参照）の搭載領域に対応する部分の金属層７０が露出されるように、絶縁層２３を厚さ方向に貫通する開口部２３Ｘと、その開口部２３Ｘと連通し絶縁層２２を厚さ方向に貫通する開口部２２Ｘとを形成する。すなわち、複数層の絶縁層２２，２３を厚さ方向に貫通して金属層７０の上面の一部を露出する開口部２２Ｘ，２３Ｘを形成する。このとき、開口部２２Ｘの平面形状は、金属層７０の平面形状よりも一回り小さく形成されている。このため、金属層７０の周縁部は絶縁層２２により被覆されている。開口部２２Ｘ，２３Ｘは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。このとき、金属層７０がレーザ加工のストッパ層として機能する。これにより、例えば、過剰なレーザ加工によって、絶縁層２２の下層の絶縁層２１が損傷することを好適に抑制できる。
また、金属箔７１（図７（ａ）参照）をコンフォーマルマスクとして利用して開口部２２Ｘ，２３Ｘを形成するようにしてもよい。具体的には、まず、金属箔７１をエッチングによりパターニングし、金属箔７１に開口部２２Ｘ，２３Ｘと同じ平面形状の開口部（図示略）を形成する。続いて、金属箔７１の開口部に露出する絶縁層２２，２３に対してレーザ加工を施し、絶縁層２２，２３に開口部２２Ｘ，２３Ｘを形成する。その後、金属箔７１をエッチングにより除去する。この場合には、エッチングによりパターニングされた金属箔７１がレーザ加工時のマスクとなるため、開口部２２Ｘ，２３Ｘの平面形状を所望の形状に精度良く形成することができる。また、この場合にも、金属層７０がレーザ加工のストッパ層として機能するため、絶縁層２１が損傷することを好適に抑制できる。
なお、絶縁層２２，２３が感光性樹脂を用いて形成されている場合には、フォトリソグラフィ法により所要の開口部２２Ｘ，２３Ｘを形成するようにしてもよい。
次いで、金属層７０をエッチングにより除去する。例えば、絶縁層２２，２３をエッチングマスクとして、金属層７０を等方性エッチングにより除去する。この等方性エッチングにより、エッチングが金属層７０の面内方向に進行するサイドエッチ現象によって、絶縁層２２に被覆された金属層７０も除去される。これにより、図７（ｃ）に示すように、開口部２２Ｘの内壁面を構成する絶縁層２２の下端部に凹部２２Ｙが形成される。このとき、本工程のエッチング処理の処理条件（処理時間等）によって、図７（ｄ）に示すように、絶縁層２２に被覆されていた金属層７０（図７（ｂ）参照）が完全に除去される場合と、図７（ｅ）に示すように、絶縁層２２に被覆されていた金属層７０の一部が残る場合とがある。すなわち、絶縁層２２に被覆されていた金属層７０の一部が除去されて凹部２２Ｙが形成されていれば、金属層７０の一部が除去されずに残ってもよい。なお、金属層７０の一部が残る場合には、その金属層７０の側面と、絶縁層２２の下面２２Ｂと、絶縁層２１の上面２１Ａとによって囲まれた空間が凹部２２Ｙとなる。
続いて、図８（ａ）に示す工程では、開口部２２Ｘ，２３Ｘから露出する絶縁層２１の上面２１Ａに接着層３５を形成する。接着層３５は、例えば、接着層３５となる液状樹脂やペースト状樹脂の絶縁層２１の上面２１Ａへの塗布などによって形成することができる。なお、接着層３５としては、例えば、エポキシ系樹脂からなる接着剤が用いられる。また、本工程における接着層３５は、Ａ−ステージのものが使用される。なお、本工程における接着層３５として、Ｂ−ステージのものを用いるようにしてもよい。
次いで、図８（ｂ）に示す工程では、マウンタを用いて、開口部２２Ｘ，２３Ｘ内において、接着層３５上にチップキャパシタ３０を搭載する。このとき、チップキャパシタ３０は、電極端子３２の下面が接着層３５の上面に接するように固定される。
次に、図８（ｃ）に示す工程では、図４（ｃ）及び図４（ｄ）に示した工程と同様に、絶縁層２３の上面２３Ａ全面を被覆し、開口部２２Ｘ，２３Ｘ及び凹部２２Ｙを充填する絶縁層２４と、その絶縁層２４の上面２４Ａ全面を被覆する金属箔７２とを順に積層する。絶縁層２４は、接着層３５と接していないチップキャパシタ３０の表面全面を被覆するように形成される。このとき、絶縁層２３の上面２３Ａがチップキャパシタ３０の電極端子３２の上面と同一平面上、又は電極端子３２の上面よりも上方に形成されているため、絶縁層２４の上面２４Ａを平坦に形成することができる。さらに、開口部２２Ｘ，２３Ｘが図中上側から下側に向かうに連れて幅が小さくなるテーパ状に形成されているため、絶縁層２２，２３とチップキャパシタ３０との隙間への樹脂の充填性を向上させることができる。これにより、絶縁層２４中へのボイドの巻き込みを好適に抑制することができる。
続いて、図８（ｄ）に示す工程では、まず、図５（ａ）に示した工程と同様に、絶縁層２４の所定箇所に貫通孔ＶＨ４，ＶＨ５を形成するとともに、絶縁層２３の所定箇所に貫通孔ＶＨ４と連通する貫通孔ＶＨ３を形成する。次いで、図５（ｂ）〜図６（ｂ）に示した工程と同様に、貫通孔ＶＨ３，ＶＨ４を充填するビア配線を形成するとともに、そのビア配線を介して配線層１３と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。また、貫通孔ＶＨ５を充填するビア配線を形成するとともに、そのビア配線を介して電極端子３２と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。
次に、支持体６０及びキャリア付金属箔６１（キャリア層６２及び金属箔６３）を除去する。例えば、まず、キャリア層６２及び支持体６０を金属箔６３から機械的に剥離する。このとき、キャリア層６２と金属箔６３との間には剥離層（図示略）が介在されているため、キャリア層６２と金属箔６３との間の接着力は弱い。このため、キャリア層６２及び支持体６０を金属箔６３から容易に剥離することができる。続いて、金属箔６３をエッチングにより除去する。このとき、配線層１４の最表層がＣｕ層である場合には、その配線層１４が金属箔６３と一緒にエッチングされることを防止するため、配線層１４をマスクしてエッチング処理が行われる。本工程により、図９（ａ）に示すように、配線層１１の下面１１Ｂ及び絶縁層２１の下面２１Ｂが外部に露出される。
次に、図９（ｂ）に示す工程では、絶縁層２１の下面２１Ｂに、開口部４１Ｘ，４１Ｙを有するソルダレジスト層４１を積層するとともに、絶縁層２４の上面２４Ａに、開口部４２Ｘを有するソルダレジスト層４２を積層する。これらソルダレジスト層４１，４２は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、開口部４１Ｘから露出する配線層１１がパッドＰ１となり、開口部４１Ｙから露出する配線層１１が接続パッドＰ２となり、開口部４２Ｘから露出する配線層１４が外部接続用パッドＰ３となる。なお、必要に応じて、パッドＰ１上、接続パッドＰ２上及び外部接続用パッドＰ３上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層（表面処理層）を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。
以上の製造工程により、図１（ａ）に示した配線基板１０を製造することができる。
次に、半導体装置５０の製造方法について説明する。
図９（ｃ）に示す工程では、柱状の接続端子５２を有する半導体チップ５１を準備する。接続端子５２は、公知の製造方法により製造することが可能であるため、図示は省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
まず、半導体チップ５１の回路形成面（ここでは、下面）に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子５２の形成領域に対応する部分のシード層（電極パッドの下面を被覆するシード層）を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法（例えば、電解銅めっき法）を施すことにより、電極パッド上に柱状の接続端子５２を形成する。
続いて、接続端子５２の下面に、接合部材５３を形成する。この接合部材５３は、例えばシード層上に形成されたレジスト層をめっきマスクに利用し、シード層をめっき給電層に利用する電解はんだめっき法により、接続端子５２の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。
次いで、配線基板１０のパッドＰ１（配線層１１）上に、半導体チップ５１の接続端子５２をフリップチップ接合する。例えば、配線基板１０と半導体チップ５１とを位置合わせした後に、リフロー処理を行って接合部材５３（はんだめっき層）を溶融させ、接続端子５２をパッドＰ１に電気的に接続する。
その後、フリップチップ接合された半導体チップ５１と配線基板１０との間に、アンダーフィル樹脂５５を充填し、そのアンダーフィル樹脂５５を硬化する。以上の製造工程により、図３に示した半導体装置５０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）絶縁層２１上に積層された２層の絶縁層２２，２３をキャビティ形成用の絶縁層とし、それら絶縁層２２，２３の中に配線層１３を内蔵し、絶縁層２３の上面２３Ａには配線層を形成せずに、その上面２３Ａにキャビティ充填用の絶縁層２４を形成した。そして、絶縁層２４の上面２４Ａに、絶縁層２２，２３を厚さ方向に貫通するビア配線を介して配線層１３と電気的に接続される配線層１４を形成した。これにより、絶縁層２１，２２，２３，２４の厚さのばらつきを抑制しつつも、配線基板１０全体の薄型化に寄与することができる。
詳述すると、図２３に示した従来の配線基板２００では、キャビティ形成用の絶縁層を１層の絶縁層２０４のみで構成したため、その１層の絶縁層２０４の厚さが電子部品２０９の厚さに依存して制限される。これに対し、本例では、キャビティ形成用の絶縁層を２層の絶縁層２２，２３で構成するようにした。このため、２層の絶縁層２２，２３の合計の厚さはチップキャパシタ３０の厚さに依存するものの、絶縁層２２，２３の各々の厚さはチップキャパシタ３０の厚さに依存せずに設定することができる。
例えば、チップキャパシタ３０及び電子部品２０９の厚さを１００μｍとし、キャビティの深さを１０５μｍとし、各配線層１１〜１３，２０１，２０３，２０５の厚さを１５μｍとし、各絶縁層２１〜２４，２０２，２０４，２０６の最小の厚さを２５μｍとした場合について考える。
従来の配線基板２００では、１層の絶縁層２０４のみによってキャビティが形成されるため、配線層２０３の厚さを１５μｍとすると、配線層２０３の上面から絶縁層２０４の上面までの厚さを９０μｍ以上に設定する必要がある。なお、配線基板２００では、配線基板２００では、配線層２０１の上面から絶縁層２０２の上面までの厚さを２５μｍ、配線層２０５の上面から絶縁層２０６の上面までの厚さを２５μｍにそれぞれ設定することができる。このように、従来の配線基板２００では、絶縁層２０４が他の絶縁層２０２，２０６よりも３倍以上厚くなる。すると、絶縁層２０４を貫通して配線層２０３の上面を露出する貫通孔ＶＨ１０の底部の径（ボトム径）が小さくなり、配線層２０３と配線層２０５との接続信頼性が低下するという問題がある。
これに対し、配線基板１０では、絶縁層２２，２３に内蔵される配線層１２，１３の厚さの合計が３０μｍであるため、例えば配線層１３の上面から絶縁層２３の上面２３Ａまでの厚さを２５μｍに設定すると、配線層１２の上面から絶縁層２２の上面２２Ａまでの厚さを５０μｍに設定することができる。また、配線基板１０では、絶縁層２４の厚さを２５μｍに設定することができるため、絶縁層２３，２４の合計の厚さを５０μｍに設定することができる。このように、本実施形態では、絶縁層２２の厚さ、及び絶縁層２３，２４の合計の厚さを、絶縁層２１の厚さの２倍程度の厚さに抑えることができ、絶縁層２１〜２４の厚さのばらつきを抑制することができる。これにより、貫通孔ＶＨ２の底部の径や貫通孔ＶＨ３，ＶＨ４の底部の径が小さくなることを好適に抑制できる。したがって、従来の配線基板２００に比べて、配線層１２と配線層１３との接続信頼性、及び配線層１３と配線層１４との接続信頼性を向上させることができる。
（２）また、配線基板２００では、キャビティ形成用の絶縁層２０４の上面に配線層２０５が形成されているため、その配線層２０５を被覆するように絶縁層２０６を形成する必要がある。このため、配線基板２００全体が厚くなるという問題がある。具体的には、上述した例では、配線層２０１の厚さが１５μｍ、絶縁層２０２の厚さが２５μｍ、配線層２０３の厚さが１５μｍ、絶縁層２０４の厚さが９０μｍ、配線層２０５の厚さが１５μｍ、絶縁層２０６の厚さが２５μｍ、配線層２０７の厚さが１５μｍにそれぞれ設定される。このため、配線基板２００では、配線層２０１の下面から配線層２０７の上面までの厚さが２００μｍ（＝１５＋２５＋１５＋９０＋１５＋２５＋１５）となる。
これに対し、配線基板１０では、キャビティ形成用の絶縁層２３の上面２３Ａに配線層を形成せずに、キャビティ充填用の絶縁層２４の上面２４Ａに、絶縁層２３，２４を貫通するビア配線を介して配線層１３と電気的に接続される配線層１４を形成するようにした。これにより、配線基板２００に比べて、１層の配線層の分だけ配線基板１０全体を薄く形成することができる。具体的には、上述した例では、配線層１１の厚さが１５μｍ、絶縁層２１の厚さが２５μｍ、配線層１２の厚さが１５μｍ、絶縁層２２の厚さが５０μｍ、配線層１３の厚さが１５μｍ、絶縁層２３の厚さが２５μｍ、絶縁層２４の厚さが２５μｍ、配線層１４の厚さが１５μｍにそれぞれ設定される。このため、配線基板１０では、配線層１１の下面１１Ｂから配線層１４の上面までの厚さが１８５μｍ（＝１５＋２５＋１５＋５０＋１５＋２５＋２５＋１５）となる。すなわち、配線基板１０全体の厚さを、その配線基板１０と同じ層数（ここでは、４層）の配線層を有する配線基板２００全体の厚さよりも薄くすることができる。
（３）絶縁層２２，２３にキャビティとなる開口部２２Ｘ，２３Ｘを形成し、その開口部２２Ｘの内壁面のうち絶縁層２１と接する側の内壁面に、開口部２２Ｘの開口幅を広げる凹部２２Ｙを形成した。そして、凹部２２Ｙ及び開口部２２Ｘ，２３Ｘを充填する絶縁層２４を、絶縁層２３の上面２３Ａに積層した。これにより、絶縁層２４の一部（具体的には、凹部２２Ｙを充填する絶縁層２４）が絶縁層２２の下面２２Ｂに食い込むように形成される。このため、アンカー効果により、凹部２２Ｙが形成されていない場合に比べて、キャビティ形成用の絶縁層２２，２３とキャビティ充填用の絶縁層２４との密着性を向上させることができる。したがって、配線基板１０に反り等が生じた場合であっても、絶縁層２４が絶縁層２２，２３から剥離することを好適に抑制することができる。
（４）絶縁層２１の上面２１Ａに積層された絶縁層２２，２３を貫通する開口部２２Ｘ，２３Ｘにより、チップキャパシタ３０を収容するキャビティを形成した。ここで、例えば絶縁層２１の上面２１Ａを薄化することによりキャビティを形成した場合には、そのキャビティに配置されたチップキャパシタ３０と配線層１１との間の絶縁層２１が薄くなる。このため、チップキャパシタ３０と配線層１１との間の絶縁信頼性が低下するという問題がある。これに対し、本実施形態では、絶縁層２１を薄化せずに、絶縁層２２，２３のみにキャビティを形成するようにした。これにより、チップキャパシタ３０と配線層１１との間の絶縁層２１の厚さを十分に確保することができるため、チップキャパシタ３０と配線層１１との間の絶縁信頼性を向上させることができる。
（５）接着層３５を配線層１２と同一平面上に形成した。これにより、例えば接着層３５が配線層１２よりも上方に設けられる場合に比べて、配線基板１０全体を薄型化することができる。また、例えば接着層３５が配線層１２よりも下方に設けられる場合に比べて、チップキャパシタ３０と配線層１１との間の距離を確保できるため、チップキャパシタ３０と配線層１１との間の絶縁信頼性を向上させることができる。
（６）絶縁層２１の上面２１Ａに金属層７０を形成し、その金属層７０の表面全面を被覆するように絶縁層２２，２３を形成した後に、レーザ加工法により絶縁層２２，２３に金属層７０よりも一回り小さい開口部２２Ｘ，２３Ｘを形成した。このように金属層７０が設けられた状態で開口部２２Ｘ，２３Ｘが形成されるため、上記レーザ加工により絶縁層２１の上面２１Ａが薄化されることを抑制できる。さらに、開口部２２Ｘ，２３Ｘを形成した後に、その開口部２２Ｘ，２３Ｘよりも一回り大きい金属層７０を等方性エッチングにより除去した。これにより、開口部２２Ｘの底部に容易に凹部２２Ｙを形成することができる。
（７）絶縁層２２，２３の開口部２２Ｘ，２３Ｘが上面２３Ａ側から絶縁層２１側に向かうに連れて幅が小さくなるテーパ状に形成されている。このため、開口部２２Ｘ，２３Ｘ内に絶縁層２４を形成する際に、絶縁層２２，２３とチップキャパシタ３０との隙間への樹脂の充填性を向上させることができる。これにより、絶縁層２４中へのボイドの巻き込みを好適に抑制することができる。
（８）配線基板１０をコアレス基板の形態を有する配線基板とした。これにより、コア基板を有するビルドアップ配線基板に比べて、配線基板１０全体を薄型化することができる。
（第２実施形態）
以下、図１０〜図１２に従って第２実施形態を説明する。この実施形態の配線基板１０Ａは、チップ搭載面に配線層１５が積層された点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１０（ａ）に示すように、配線基板１０Ａの配線層１５は、絶縁層２１の下面２１Ｂから下方に突出するように形成されている。本例の配線層１５は、配線層１１の下面１１Ｂ上に積層されている。配線層１５は、配線層１１の下面１１Ｂに直に積層され、その配線層１１と直接接続されている。すなわち、配線層１５は、配線層１１と平面視で重なる位置に形成されている。
図１０（ａ）に示した配線層１５は、配線層１１と平面視で完全に重なるように形成されているが、配線層１５の平面形状はこれに限定されない。例えば図１０（ｂ）に示すように、配線層１５は、配線層１１よりも平面形状が大きく形成されていてもよい。例えば図１０（ｃ）に示すように、配線層１５は、配線層１１よりも平面形状が小さく形成されていてもよい。また、例えば、配線層１１の形成されていない絶縁層２１の下面２１Ｂ上において、平面方向に引き回すように配線層１５を形成してもよい。この場合及び図１０（ｂ）に示した例の場合には、配線層１５は、配線層１１の下面１１Ｂ上及び絶縁層２１の下面２１Ｂ上に形成される。
図１０（ａ）に示すように、一部の配線層１５（第５配線層）は、配線層１２と電気的に接続される配線層１１に直接接続されている。残りの配線層１５（第７配線層）は、チップキャパシタ３０の電極端子３２と電気的に接続されている。詳述すると、配線層１１、絶縁層２１及び接着層３５には、それら配線層１１、絶縁層２１及び接着層３５を厚さ方向に貫通して電極端子３２の下面の一部を露出する貫通孔ＶＨ６が形成されている。貫通孔ＶＨ６は、例えば、図１０（ａ）において下側から上側に向かうに連れて径が小さくなるテーパ状に形成されている。すなわち、貫通孔ＶＨ６は、チップキャパシタ３０側の開口部（上側の開口部）に対して絶縁層２１の下面２１Ｂ側の開口部（下側の開口部）が拡開されたテーパ状に形成されている。そして、上記残りの配線層１５は、貫通孔ＶＨ６に充填されたビア配線を介して電極端子３２と電気的に接続されている。例えば、上記残りの配線層１５は、貫通孔ＶＨ６に充填されたビア配線と一体に形成されている。このとき、上記残りの配線層１５の直上に形成された配線層１１は、配線層１５と直接接続されるとともに、貫通孔ＶＨ６に充填されたビア配線と直接接続されている。なお、上記残りの配線層１５と電極端子３２との間に配置された配線層１１を省略してもよい。この場合には、電極端子３２と電気的に接続される配線層１５は、絶縁層２１の下面２１Ｂ上に積層される。
ソルダレジスト層４１には、配線層１１の少なくとも一部をパッドＰ１として露出させるための開口部４１Ｘが形成されている。本例の開口部４１Ｘは、半導体チップ５１（図３参照）が実装される実装領域に対応して形成されている。例えば、開口部４１Ｘは、実装領域に配置された配線層１１の下面１１Ｂの一部及び絶縁層２１の下面２１Ｂの一部を露出するように形成されている。なお、開口部４１Xから露出される配線層１１の直下には、配線層１５は形成されていない。また、ソルダレジスト層４１には、配線層１５の一部をパッドＰ１として露出させるための開口部４１Ｚが形成されている。本例の開口部４１Ｚは、実装領域に配置された配線層１５の下面の一部を露出するように形成されている。さらに、ソルダレジスト層４１には、配線層１５の一部を接続パッドＰ２として露出させるための開口部４１Ｙが形成されている。
次に、配線基板１０Ａの製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０Ａの各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図４（ａ）〜図８（ｃ）に示した工程と同様の工程を実施することにより、図１１（ａ）に示した構造体を製造する。
次に、支持体６０及びキャリア層６２を除去する。例えば、キャリア層６２及び支持体６０を金属箔６３から機械的に剥離する。これにより、図１１（ｂ）に示すように、金属箔６３の下面が外部に露出される。
続いて、図１２（ａ）に示す工程では、金属箔７２及び絶縁層２４に貫通孔ＶＨ４，ＶＨ５を形成するとともに、絶縁層２３に貫通孔ＶＨ４と連通する貫通孔ＶＨ３を形成する。また、金属箔６３、配線層１１、絶縁層２１及び接着層３５を厚さ方向に貫通する貫通孔ＶＨ６を形成する。貫通孔ＶＨ３〜ＶＨ６は、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。
次いで、図１２（ｂ）に示す工程では、図５（ｂ）〜図６（ｂ）に示した工程と同様に、貫通孔ＶＨ３，ＶＨ４を充填するビア配線を介して配線層１３と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。また、貫通孔ＶＨ５を充填するビア配線を介して電極端子３２と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。さらに、貫通孔ＶＨ６を充填するビア配線を介して電極端子３２と電気的に接続される配線層１５と、配線層１１に直接接続される配線層１５とを配線層１１の下面１１Ｂに積層する。このとき、図１２（ｃ）に示すように、配線層１５は、金属箔６３と、金属箔６３の下面を被覆するシード層７５と、シード層７５の下面を被覆する電解銅めっき層７６とから構成されている。ここで、シード層７５は、金属箔６３の下面と、貫通孔ＶＨ６の内壁面と、貫通孔ＶＨ６から露出する電極端子３２の下面とを被覆するように形成されている。電解銅めっき層７６は、貫通孔ＶＨ６を充填するとともに、シード層７５の下面を被覆するように形成されている。シード層７５の材料としては、例えば、銅や銅合金を用いることができる。
このように、本実施形態の製造方法では、支持基板（ここでは、図１１（ａ）に示した支持体６０及びキャリア層６２）を除去した面に、チップキャパシタ３０又は配線層１１と電気的に接続される配線層１５が形成される。
次に、図１２（ｄ）に示す工程では、図９（ｂ）に示した工程と同様に、絶縁層２１の下面２１Ｂに、開口部４１Ｘ，４１Ｙ，４１Ｚを有するソルダレジスト層４１を積層するとともに、絶縁層２４の上面２４Ａに、開口部４２Ｘを有するソルダレジスト層４２を積層する。
以上の製造工程により、図１０（ａ）に示した配線基板１０Ａを製造することができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（８）の効果に加えて以下の効果を奏することができる。
（９）最表層の絶縁層２１に埋設した配線層１１と、最表層の絶縁層２１の下面２１Ｂから下方に突出した配線層１５とを形成した。ここで、配線層１１は、支持体６０及びキャリア層６２からなる支持基板上に積層された金属箔６３の上面６３Ａに直接積層される配線層である。このため、配線層１１は、例えば、レジスト層の形成、金属箔６３をめっき給電層に利用する電解めっき、レジスト層の除去というエッチング処理を必要としない工程により形成することができる。したがって、配線層１１は、図５（ｂ）〜図６（ｂ）に示した工程と同様の工程、つまりシード層等を除去するためのエッチング処理を含む工程により形成される配線層１５に比べて微細に形成することができる。これにより、配線層１１において、高密度な配線の引き回しを実現することができる。
その一方で、支持基板除去面に配線層１５を形成したことにより、例えば接続パッドＰ２として必要な厚さを容易に確保することができる。詳述すると、他の配線基板や他の半導体装置が電気的に接続される接続パッドＰ２を形成する場合には、その接続パッドＰ２に接合される外部接続端子（はんだボール等）によるはんだ食われを考慮して、接続パッドＰ２の厚さを十分に確保する必要がある。このとき、本実施形態では、微細配線である配線層１１とは別に配線層１５が形成されるため、配線層１５（接続パッドＰ２）において所望の厚さを容易に確保することができる。
換言すると、配線層１１，１５を設けたことにより、配線層１５の厚さとは関係なく、微細配線である配線層１１を形成することができる。このため、配線層１５において所望の厚さを確保しつつも、配線層１１により高密度な配線の引き回しが可能となる。したがって、配線層１１，１５において効率的な配線の引き回しが可能となり、配線基板１０Ａ全体の小型化及び薄型化に貢献することができる。
（１０）貫通孔ＶＨ５を充填するビア配線を介してチップキャパシタ３０の電極端子３２の上面と接続される配線層１４と、貫通孔ＶＨ６を充填するビア配線を介して電極端子３２の下面と接続される配線層１５とを形成した。すなわち、コアレス基板の形態を有する配線基板１０Ａにおいて、チップキャパシタ３０の電極端子３２の上面及び下面の両側からビア接続するようにした。これにより、配線基板１０Ａの設計自由度を向上させることができる。
（第３実施形態）
以下、図１３〜図１６に従って第３実施形態を説明する。この実施形態の配線基板１０Ｂは、積層された配線層の層数が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１２に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１３に示すように、配線基板１０Ｂは、配線層１１と、絶縁層２１と、絶縁層２２と、配線層１３と、絶縁層２３と、絶縁層２４と、配線層１４とが順次積層された構造を有している。また、配線基板１０Ｂは、複数の絶縁層２１〜２４の中に内蔵されたチップキャパシタ３０と、ソルダレジスト層４１と、ソルダレジスト層４２とを有している。
絶縁層２１の上面２１Ａには、接着層３５が形成されている。但し、絶縁層２１の上面２１Ａには配線層が形成されていない。絶縁層２１には、所要の箇所に、当該絶縁層２１を厚さ方向に貫通して配線層１１の上面１１Ａの一部を露出する貫通孔ＶＨ１が形成されている。
絶縁層２２は、絶縁層２１の上面２１Ａ上に積層されている。絶縁層２２の上面２２Ａは、内蔵されるチップキャパシタ３０の電極端子３２の上面よりも低い位置に設けられている。なお、絶縁層２１の上面２１Ａから絶縁層２２の上面２２Ａまでの厚さは、例えば、４０〜６０μｍ程度とすることができる。
絶縁層２２には、所要の箇所に、当該絶縁層２２を厚さ方向に貫通して配線層１１の上面１１Ａの一部を露出する貫通孔ＶＨ２が形成されている。貫通孔ＶＨ２は、絶縁層２１の貫通孔ＶＨ１と連通するように形成されている。例えば、貫通孔ＶＨ１の内壁面と貫通孔ＶＨ２の内壁面とは連続するように形成されている。貫通孔ＶＨ１，ＶＨ２は、例えば、図中上側から下側に向かうに連れて径が小さくなるテーパ状に形成されている。貫通孔ＶＨ１，ＶＨ２は、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。
配線層１３は、絶縁層２２の上面２２Ａに積層されている。配線層１３は、貫通孔ＶＨ１，ＶＨ２に充填されたビア配線を介して配線層１１と電気的に接続されている。配線層１３は、例えば、貫通孔ＶＨ１，ＶＨ２に充填されたビア配線と一体に形成されている。
絶縁層２３は、絶縁層２２の上面２２Ａに、配線層１３を被覆するように形成されている。絶縁層２３の上面２３Ａは、内蔵されるチップキャパシタ３０の電極端子３２の上面と同一平面上、又は電極端子３２の上面よりも上方に設けられている。なお、配線層１３の上面から絶縁層２３の上面２３Ａまでの厚さは、例えば、２０〜４０μｍ程度とすることができる。
次に、配線基板１０Ｂの製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０Ｂの各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図４（ａ）及び図４（ｂ）に示した工程と同様の工程を実施することにより、図１４（ａ）に示す構造体を製造する。続いて、図１４（ｂ）に示す工程では、図４（ｃ）及び図４（ｄ）に示した工程と同様に、金属箔６３の上面６３Ａに、配線層１１の表面全面を被覆する絶縁層２１と、その絶縁層２１の上面２１Ａ全面を被覆する金属箔６６とを順に積層する。次いで、金属箔６６上に、所定パターンのレジスト層８０を形成する。レジスト層８０は、チップキャパシタ３０（図１３参照）の搭載領域に形成され、開口部２２Ｘ，２３Ｘ（図１３参照）よりも一回り大きい平面形状に形成される。レジスト層８０の材料としては、例えば、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト層８０の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。
続いて、レジスト層８０をエッチングマスクとして、金属箔６６をエッチングにより除去する。これにより、図１４（ｃ）に示すように、チップキャパシタ３０（図１３参照）の搭載領域に金属層７０が形成される。このとき、絶縁層２１の上面２１Ａには、金属層７０のみが形成され、配線層は形成されない。その後、図１４（ｂ）に示したレジスト層８０を例えばアルカリ性の剥離液により除去する。
次に、図１５（ａ）に示す工程では、図４（ｃ）〜図５（ａ）に示した工程と同様に、金属層７０の表面全面を被覆する絶縁層２２を絶縁層２１の上面２１Ａに形成し、絶縁層２２に貫通孔ＶＨ２を形成するとともに絶縁層２１に貫通孔ＶＨ１を形成する。続いて、図５（ｂ）〜図６（ｂ）に示した工程と同様に、貫通孔ＶＨ１，ＶＨ２を充填するビア配線を介して配線層１１と電気的に接続される配線層１３を絶縁層２２の上面２２Ａに積層する。
続いて、図１５（ｂ）に示した工程では、図７（ａ）に示した工程と同様に、配線層１３の表面全面を被覆する絶縁層２３を絶縁層２２の上面２２Ａに形成する。次いで、図７（ｂ）に示した工程と同様に、絶縁層２２，２３を厚さ方向に貫通する開口部２２Ｘ，２３Ｘを形成する。
次に、図７（ｃ）に示した工程と同様に、絶縁層２２，２３をエッチングマスクとして、金属層７０を等方性エッチングにより除去する。これにより、図１５（ｃ）に示すように、開口部２２Ｘの内壁面を構成する絶縁層２２の下端部に凹部２２Ｙが形成される。
続いて、図８（ａ）及び図８（ｂ）に示した工程と同様に、開口部２２Ｘ，２３Ｘから露出する絶縁層２１の上面２１Ａ上に、接着層３５を介してチップキャパシタ３０を搭載する。
次に、図１５（ｄ）に示す工程では、図４（ｃ）及び図４（ｄ）に示した工程と同様に、絶縁層２３の上面２３Ａ全面を被覆し、開口部２２Ｘ，２３Ｘ及び凹部２２Ｙを充填する絶縁層２４と、その絶縁層２４の上面２４Ａ全面を被覆する金属箔８１とを順に積層する。絶縁層２４は、接着層３５と接していないチップキャパシタ３０の表面全面を被覆するように形成される。
続いて、金属箔８１をエッチングにより除去する。次いで、図１６（ａ）に示す工程では、図８（ｄ）に示した工程と同様に、貫通孔ＶＨ３，ＶＨ４を充填するビア配線を介して配線層１３と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。また、貫通孔ＶＨ５を充填するビア配線を介して電極端子３２と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。
次に、図９（ａ）に示した工程と同様に、支持体６０及びキャリア付金属箔６１（キャリア層６２及び金属箔６３）を除去する。これにより、図１６（ｂ）に示すように、配線層１１の下面１１Ｂ及び絶縁層２１の下面２１Ｂが外部に露出される。
続いて、図１６（ｃ）に示す工程では、図９（ｂ）に示した工程と同様に、絶縁層２１の下面２１Ｂに、開口部４１Ｘ，４１Ｙを有するソルダレジスト層４１を積層するとともに、絶縁層２４の上面２４Ａに、開口部４２Ｘを有するソルダレジスト層４２を積層する。
以上の製造工程により、図１３に示した配線基板１０Ｂを製造することができる。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏することができる。
（第４実施形態）
以下、図１７に従って第４実施形態を説明する。この実施形態の配線基板１０Ｃは、チップ搭載面に配線層１５が積層された点が上記第３実施形態と異なっている。以下、第３実施形態との相違点を中心に説明する。なお、先の図１〜図１６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
ここでは、図１７（ｄ）に示す配線基板１０Ｃの製造方法について説明する。
まず、図１４（ａ）〜図１５（ｄ）に示した工程と同様の工程を実施することにより、図１７（ａ）に示した構造体を製造する。
次に、支持体６０及びキャリア層６２を除去し、金属箔６３の下面を外部に露出する。続いて、図１７（ｂ）に示すように、レーザ加工法により、金属箔８１及び絶縁層２４の所定箇所に貫通孔ＶＨ４，ＶＨ５を形成するとともに、貫通孔ＶＨ４と連通する貫通孔ＶＨ３を絶縁層２３に形成する。また、レーザ加工法により、金属箔６３、配線層１１、絶縁層２１及び接着層３５を厚さ方向に貫通する貫通孔ＶＨ６を形成する。
続いて、図１７（ｃ）に示す工程では、図８（ｄ）に示した工程と同様に、貫通孔ＶＨ３，ＶＨ４を充填するビア配線を介して配線層１３と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。また、貫通孔ＶＨ５を充填するビア配線を介して電極端子３２と電気的に接続される配線層１４を絶縁層２４の上面２４Ａに積層する。また、貫通孔ＶＨ６を充填するビア配線を介して電極端子３２と電気的に接続される配線層１５と、配線層１１に直接接続される配線層１５とを配線層１１の下面１１Ｂに積層する。
次いで、図１７（ｄ）に示す工程では、図９（ｂ）に示した工程と同様に、絶縁層２１の下面２１Ｂに、開口部４１Ｘ，４１Ｙ，４１Ｚを有するソルダレジスト層４１を積層するとともに、絶縁層２４の上面２４Ａに、開口部４２Ｘを有するソルダレジスト層４２を積層する。
以上の製造工程により、本実施形態の配線基板１０Ｃを製造することができる。配線基板１０Ｃでは、配線層１１の下面１１Ｂに直に積層され、その配線層１１と直接接続される配線層１５が形成される。
以上説明した本実施形態によれば、上記第１実施形態及び上記第２実施形態と同様の効果を奏することができる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第２及び第４実施形態において、貫通孔ＶＨ５及びその貫通孔ＶＨ５を充填するビア配線を省略してもよい。
例えば図１８に示すように、上記第２実施形態の配線基板１０Ａ（図１０（ａ）参照）における貫通孔ＶＨ５及びその貫通孔ＶＨ５を充填するビア配線を省略してもよい。この場合の配線基板１０Ｄでは、外部接続端子面に設けられた配線層１４とチップキャパシタ３０とを接続するビア配線は形成されずに、チップ搭載面に設けられた配線層１５とチップキャパシタ３０とを接続するビア配線のみが形成される。すなわち、配線基板１０Ｄでは、チップキャパシタ３０の電極端子３２の上面と下面のうち下面側のみにビア配線が形成される。なお、上記第４実施形態の配線基板１０Ｃについても同様に変更することができる。
・上記各実施形態及び上記変形例の配線基板１０，１０Ａ〜１０Ｄに内蔵するチップキャパシタ３０の数は限定されない。
例えば図１９に示すように、複数（ここでは、２つ）のチップキャパシタ３０を配線基板１０Ｅ内に内蔵するようにしてもよい。この配線基板１０Ｅは、図１（ａ）に示した配線基板１０に内蔵するチップキャパシタ３０を２つに変更した配線基板である。この配線基板１０Ｅの絶縁層２２，２３には、内蔵されるチップキャパシタ３０と同じ数（ここでは、２つ）の開口部２２Ｘ，２３Ｘが形成されている。
例えば図２０に示すように、２つの開口部２２Ｘは互いに独立して形成されている。同様に、２つの開口部２３Ｘは互いに独立して形成されている。各開口部２２Ｘ，２３Ｘは、平面視略矩形状に形成されている。各チップキャパシタ３０は、対応する開口部２２Ｘ，２３Ｘ（キャビティ）内に個別に配置されている。すなわち、各キャビティ（開口部２２Ｘ，２３Ｘ）内にはチップキャパシタ３０が一つずつ配置されている。図１９に示すように、各チップキャパシタ３０の電極端子３２は、貫通孔ＶＨ５を充填するビア配線を介して配線層１４と電気的に接続されている。
ここでは、配線基板１０を変形した例を示したが、配線基板１０Ａ〜１０Ｄについても同様に変更することができる。
・図１９及び図２０に示した変形例では、内蔵されるチップキャパシタ３０と同じ数の開口部２２Ｘ，２３Ｘを形成したが、１つの開口部２２Ｘ，２３Ｘ（１つのキャビティ）に複数のチップキャパシタ３０を配置するようにしてもよい。
・上記各実施形態及び上記各変形例における凹部２２Ｙの形成を省略してもよい。
・上記各実施形態及び上記各変形例では、配線基板１０，１０Ａ〜１０Ｅに、２つの電極端子３２を有するチップキャパシタ３０を内蔵するようにした。これに限らず、例えば、３つ以上の電極端子３２を有するキャパシタなどの電子部品を配線基板１０，１０Ａ〜１０Ｅに内蔵するようにしてもよい。
・上記各実施形態及び上記各変形例では、配線基板１０，１０Ａ〜１０Ｅにチップキャパシタ３０を内蔵したが、チップ抵抗、インダクタ、半導体装置（ＬＳＩ）等の電子部品を内蔵するようにしてもよい。また、配線基板１０，１０Ａ〜１０Ｅに内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
・上記各実施形態及び上記各変形例における半導体装置５０，５０Ａの配線基板１０，１０Ｅに実装される半導体チップ５１の数、その半導体チップ５１の実装の形態（例えば、フリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記各実施形態及び上記各変形例における配線基板１０Ａ〜１０Ｄに半導体チップ５１を実装するようにしてもよい。
・上記各実施形態の配線基板１０，１０Ａ〜１０Ｅでは、キャビティ形成用の絶縁層を２層の絶縁層２２，２３で構成するようにした。これに限らず、キャビティ形成用の絶縁層を３層以上の絶縁層で構成するようにしてもよい。
・上記各実施形態及び上記各変形例の配線基板１０，１０Ａ〜１０Ｅにおいて、キャビティ充填用の絶縁層２４の上面２４Ａ上に積層される配線層及び絶縁層の層数は特に限定されない。例えば、絶縁層２４の上面２４Ａ上に、配線層１４と、その配線層１４を被覆する絶縁層と、その絶縁層上に積層される配線層とを順に積層するようにしてもよい。
・上記各実施形態及び上記各変形例の配線基板１０，１０Ａ〜１０Ｅにおいて、キャビティ形成用の絶縁層２２の下面に積層される配線層及び絶縁層の層数は特に限定されない。例えば、絶縁層２１の上面２１Ａに、複数層の配線層と複数層の絶縁層とを順次積層した後に、キャビティ形成用の絶縁層２２，２３を積層するようにしてもよい。換言すると、上記各実施形態及び上記各変形例では、１層の絶縁層２１によって「第１絶縁層」を具体化したが、複数層の絶縁層によって「第１絶縁層」を具体化してもよい。
・上記各実施形態では、主にビルドアップ工法により支持基板の片側（一方の面）に配線層及び絶縁層を積層し、最後に支持基板を除去してコアレスの配線基板を製造するようにした。これに限らず、例えば支持基板の両側（一方の面及び他方の面）にキャリア付金属箔６１を設け、主にビルドアップ工法により支持基板の両側（一方の面及び他方の面）に配線層及び絶縁層を積層し、最後に支持基板を除去して複数のコアレスの配線基板を製造するようにしてもよい。この場合には、支持基板の一方の面及び他方の面の何れにも、例えば図４〜図８（ｄ）に示した工程と同様にチップ搭載面側から配線層及び絶縁層を順次積層し、最後に支持基板を除去する。ここでは、第１実施形態の変形例について説明したが、他の第２〜第４実施形態についても同様に変更することができる。
・上記各実施形態の配線基板１０，１０Ａ〜１０Ｄの製造方法では、支持体６０とキャリア層６２とからなる支持基板を使用した。これに限らず、例えば、キャリア層６２を省略し、支持体６０のみからなる支持基板を使用してもよい。
・上記各実施形態の配線基板１０，１０Ａ〜１０Ｃの製造方法において、金属箔６３，６６，７１，７２，８１を省略してもよい。
・上記各実施形態では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
・上記各実施形態及び上記各変形例の配線基板１０，１０Ａ〜１０Ｅでは、パッドＰ１が形成されている側の面をチップ搭載面とし、外部接続用パッドＰ３が形成されている側の面を外部接続端子面とした。これに限らず、例えば、パッドＰ１が形成されている側の面を外部接続端子面とし、外部接続用パッドＰ３が形成されている側の面をチップ搭載面としてもよい。
・上記各実施形態及び上記各変形例の配線基板１０，１０Ａ〜１０Ｅでは、コアレス基板の形態を有する配線基板に具体化した。これに限らず、例えば、配線基板１０，１０Ａ〜１０Ｅを、コア基板を有するビルドアップ配線基板に具体化してもよい。以下に、ビルドアップ配線基板に具体化した一例を説明する。
例えば図２１に示す配線基板１０Ｆは、コア基板８５と、コア基板８５の上面に積層された配線構造８６と、コア基板８５の下面に積層された配線構造８７とを有している。コア基板８５は、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、ＬＣＰ織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。コア基板８５は、他の絶縁層よりも厚く形成されている。コア基板８５の厚さは、例えば、４０〜４００μｍ程度とすることができる。
コア基板８５には、所要の箇所（図２１では４箇所）に貫通孔８５Ｘが形成されている。貫通孔８５Ｘ内には、貫通電極８８が形成されている、貫通電極８８は、例えば、貫通孔８５Ｘを充填するように形成されている。
配線構造８６は、上記第１実施形態の配線基板１０（図１（ａ）参照）と同様の構造を有している。詳述すると、配線構造８６では、コア基板８５の上面に、貫通電極８８と電気的に接続された配線層１１と、絶縁層２１と、配線層１２と、絶縁層２２と、配線層１３と、絶縁層２３と、絶縁層２４と、配線層１４と、ソルダレジスト層４２とが順に積層されている。また、配線構造８６にはチップキャパシタ３０が内蔵されている。
一方、配線構造８７では、コア基板８５の下面に、配線層９１と、絶縁層９２と、配線層９３と、絶縁層９４と、配線層９５と、絶縁層９６と、配線層９７と、ソルダレジスト層９８とが順に積層されている。ここで、配線層９１，９３，９５，９７の材料としては、例えば、銅や銅合金を用いることができる。絶縁層９２，９４，９６の材料としては、例えば、絶縁層２１〜２４と同様の材料を用いることができる。ソルダレジスト層９８の材料としては、例えば、ソルダレジスト層４２と同様の材料を用いることができる。
配線層９１は、貫通電極８８を介して配線層１１と電気的に接続されている。配線層９３は、絶縁層９２を厚さ方向に貫通するビア配線を介して配線層９１と電気的に接続されている。配線層９５は、絶縁層９４を厚さ方向に貫通するビア配線を介して配線層９３と電気的に接続されている。配線層９７は、絶縁層９６を厚さ方向に貫通するビア配線を介して配線層９５と電気的に接続されている。
以上説明した構造を有する配線基板１０Ｆであっても、上記第１実施形態の（１）〜（７）の効果と同様の効果を奏することができる。なお、ここでは、配線基板１０の変形例を示したが、配線基板１０Ｂについても同様に適用することができる。
・次に、図２２に従って、配線基板１０Ｅの適用例について説明する。ここでは、配線基板１０Ｅに他の半導体パッケージ１０１を搭載した半導体装置１００について説明する。
半導体装置１００は、配線基板１０Ｅと、配線基板１０Ｅに実装された半導体チップ５１と、配線基板１０Ｅに積層接合された半導体パッケージ１０１とを有している。半導体装置１００は、配線基板１０Ｅと半導体パッケージ１０１の配線基板１１０との間の空間に形成された封止樹脂１０２と、外部接続端子１０３とを有している。
次に、半導体パッケージ１０１の構造の一例について簡単に説明する。
半導体パッケージ１０１は、配線基板１１０と、配線基板１１０に実装された一つ又は複数の半導体チップ１２０と、半導体チップ１２０と配線基板１１０とを電気的に接続するボンディングワイヤ１２１と、半導体チップ１２０等を封止する封止樹脂１２３とを有している。
配線基板１１０は、コア基板１１１と、コア基板１１１に設けられた貫通電極１１２と、コア基板１１１の下面に形成された最下層の配線層１１３と、コア基板１１１の上面に形成された最上層の配線層１１４と、ソルダレジスト層１１５，１１６とを有している。配線層１１３，１１４は、貫通電極１１２を介して相互に電気的に接続されている。
ソルダレジスト層１１５は、配線層１１３の一部を覆うようにコア基板１１１の下面に積層されている。ソルダレジスト層１１５には、配線層１１３の一部を接続パッドＰ４として露出させるための開口部１１５Ｘが形成されている。この接続パッドＰ４は、配線基板１０Ｅの接続パッドＰ２と電気的に接続されるパッドであり、接続パッドＰ２の各々に対向するように設けられている。
ソルダレジスト層１１６は、配線層１１４の一部を覆うようにコア基板１１１の上面に積層されている。ソルダレジスト層１１６には、配線層１１４の一部をパッドＰ５として露出させるための開口部１１６Ｘが形成されている。このパッドＰ５は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、配線基板１１０は、コア基板１１１を有する配線基板に限らず、コア基板１１１を含まないコアレス基板を用いてもよい。
半導体チップ１２０は、以上説明した配線基板１１０にワイヤボンディング実装されている。詳述すると、半導体チップ１２０は、コア基板１１１の上面に接着層１２２により接着されている。そして、半導体チップ１２０の電極（図示略）は、ボンディングワイヤ１２１を介してパッドＰ５と電気的に接続されている。なお、半導体チップ１２０の実装の形態は特に限定されず、例えば半導体チップ１２０を配線基板１１０にフリップチップ実装するようにしてもよい。
封止樹脂１２３は、半導体チップ１２０及びボンディングワイヤ１２１等を封止するように配線基板１１０の上面に形成されている。
配線基板１０Ｅの接続パッドＰ２上には、はんだボール１０４が接合されている。はんだボール１０４は、配線基板１０Ｅと半導体パッケージ１０１との間に介在して設けられ、その一端が接続パッドＰ２に接合され、他端が接続パッドＰ４に接合されている。はんだボール１０４としては、例えば、導電性コアボール（銅コアボールなど）や樹脂コアボールの周囲をはんだで覆った構造を有するはんだボールを用いることができる。なお、はんだボール１０４としては、導電性コアボールや樹脂コアボールを省略したはんだボールを用いることもできる。
このように、配線基板１０Ｅと半導体パッケージ１０１とがはんだボール１０４を介して積層接合され、ＰＯＰ（Package on Package）構造の半導体装置１００が形成されている。
配線基板１０Ｅと配線基板１１０との間の空間には、封止樹脂１０２が充填されている。この封止樹脂１０２によって、配線基板１１０が配線基板１０Ｅに対して固定されるとともに、配線基板１０Ｅに実装された半導体チップ５１が封止される。すなわち、封止樹脂１０２は、配線基板１０Ｅと配線基板１１０とを接着する接着剤として機能するとともに、半導体チップ５１を保護する保護層として機能する。
外部接続端子１０３は、配線基板１０Ｅの外部接続用パッドＰ３上に形成されている。この外部接続端子１０３は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子１０３としては、例えば、はんだボールやリードピンを用いることができる。
なお、ここでは、配線基板１０Ｅの適用例を説明したが、配線基板１０，１０Ａ〜１０Ｄ，１０Ｆについても同様に適用することができる。
１０，１０Ａ〜１０Ｆ 配線基板
１１ 配線層（第１配線層）
１２ 配線層（第４配線層）
１３ 配線層（第２配線層）
１４ 配線層（第３配線層、第６配線層）
１５ 配線層（第５配線層、第７配線層）
２１ 絶縁層（第１絶縁層）
２２ 絶縁層（第２絶縁層）
２２Ｘ，２３Ｘ 開口部
２２Ｙ 凹部
２３ 絶縁層（第３絶縁層）
２４ 絶縁層（第４絶縁層）
３５ 接着層
６０ 支持体
６１ キャリア付金属箔
６２ キャリア層
６３ 金属箔
７０ 金属層
ＶＨ５ 貫通孔（第１貫通孔）
ＶＨ６ 貫通孔（第２貫通孔）

Claims (10)

  1. 第１配線層と、
    前記第１配線層上に積層された第１絶縁層と、
    前記第１絶縁層の上面に積層された第２絶縁層と、前記第２絶縁層の上面に積層された第３絶縁層とを含む複数層の絶縁層と、
    前記複数層の絶縁層を貫通して前記第１絶縁層の上面の一部を露出する開口部と、
    前記開口部から露出する前記第１絶縁層の上面に搭載された電子部品と、
    前記開口部を充填し、前記複数層の絶縁層の中の最上層の絶縁層の上面全面及び前記電子部品を被覆する第４絶縁層と、
    前記第１配線層と電気的に接続され、前記複数層の絶縁層に内蔵されるとともに前記最上層の絶縁層により被覆された第２配線層と、
    前記最上層の絶縁層及び前記第４絶縁層を貫通するビア配線を介して前記第２配線層と電気的に接続され、前記第４絶縁層の上面に積層された第３配線層と、を有することを特徴とする配線基板。
  2. 前記複数層の絶縁層は、前記第２絶縁層及び前記第３絶縁層からなり、
    前記開口部は、前記第２絶縁層及び前記第３絶縁層を厚さ方向に貫通して形成され、
    前記第１絶縁層を貫通するビア配線を介して前記第１配線層と電気的に接続され、前記第１絶縁層の上面に積層された第４配線層と、
    前記第２絶縁層を貫通するビア配線を介して前記第４配線層と電気的に接続され、前記第２絶縁層の上面に積層された前記第２配線層と、を有し、
    前記第３配線層は、前記第３絶縁層及び前記第４絶縁層を貫通するビア配線を介して前記第２配線層と電気的に接続されていることを特徴とする請求項１に記載の配線基板。
  3. 前記複数層の絶縁層は、前記第２絶縁層及び前記第３絶縁層からなり、
    前記開口部は、前記第２絶縁層及び前記第３絶縁層を厚さ方向に貫通して形成され、
    前記第１絶縁層及び前記第２絶縁層を貫通するビア配線を介して前記第１配線層と電気的に接続され、前記第２絶縁層の上面に積層された前記第２配線層を有し、
    前記第３配線層は、前記第３絶縁層及び前記第４絶縁層を貫通するビア配線を介して前記第２配線層と電気的に接続されていることを特徴とする請求項１に記載の配線基板。
  4. 前記第１配線層は、最下層の配線層であり、
    前記第１絶縁層は、前記第１配線層の上面及び側面を被覆し、前記第１配線層の下面を露出するように形成されていることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記第１配線層の下面に直に積層され、前記第１配線層と直接接続された第５配線層を有することを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 前記第４絶縁層を貫通する第１貫通孔に充填されたビア配線を介して前記電子部品と電気的に接続され、前記第４絶縁層の上面に積層された第６配線層と、
    前記第１絶縁層を貫通する第２貫通孔に充填されたビア配線を介して前記電子部品と電気的に接続され、前記第１絶縁層の下面及び前記第１配線層の下面の少なくとも一方の面に積層された第７配線層と、を有し、
    前記第１貫通孔は、前記電子部品側の開口部に対して前記第４絶縁層の上面側の開口部が拡開されたテーパ状に形成され、
    前記第２貫通孔は、前記電子部品側の開口部に対して前記第１絶縁層の下面側の開口部が拡開されたテーパ状に形成されていることを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 第１配線層を形成する工程と、
    前記第１配線層上に第１絶縁層を積層する工程と、
    前記第１絶縁層の上面に第２絶縁層を形成する工程と、
    前記第２絶縁層の上面に、前記第１配線層と電気的に接続される第２配線層を形成する工程と、
    前記第２絶縁層の上面に、前記第２配線層を被覆する第３絶縁層を形成する工程と、
    前記第２絶縁層及び前記第３絶縁層を厚さ方向に貫通する開口部を形成する工程と、
    前記開口部から露出する前記第１絶縁層の上面に電子部品を搭載する工程と、
    前記開口部を充填し、前記第３絶縁層の上面全面及び前記電子部品を被覆する第４絶縁層を形成する工程と、
    前記第４絶縁層の上面に、前記第４絶縁層及び前記第３絶縁層を貫通するビア配線を介して前記第２配線層と電気的に接続される第３配線層を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  8. 前記第１絶縁層を形成する工程の後に、前記第１絶縁層の上面に、前記第１絶縁層を厚さ方向に貫通するビア配線を介して前記第１配線層と電気的に接続される第４配線層を形成する工程を有し、
    前記第２絶縁層を形成する工程では、前記第４配線層を被覆する前記第２絶縁層を形成し、
    前記第２配線層を形成する工程では、前記第２絶縁層を貫通するビア配線を介して前記第４配線層と電気的に接続される前記第２配線層を形成することを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記第２配線層を形成する工程では、前記第１絶縁層及び前記第２絶縁層を貫通するビア配線を介して前記第１配線層と電気的に接続される前記第２配線層を形成することを特徴とする請求項７に記載の配線基板の製造方法。
  10. 前記第１配線層を形成する工程では、支持基板の上面に前記第１配線層を形成し、
    前記第１絶縁層を形成する工程では、前記支持基板の上面に、前記第１配線層の上面及び側面を被覆する前記第１絶縁層を形成し、
    前記第４絶縁層を形成する工程の後に、
    前記支持基板を除去する工程と、
    前記第４絶縁層を貫通して前記電子部品の一部を露出する第１貫通孔を形成するとともに、前記第１絶縁層を貫通して前記電子部品の一部を露出する第２貫通孔を形成する工程と、
    前記第４絶縁層の上面に、前記第１貫通孔を充填するビア配線を介して前記電子部品と電気的に接続される第６配線層を形成するとともに、前記第１絶縁層の下面及び前記第１配線層の下面の少なくとも一方の面に、前記第２貫通孔を充填するビア配線を介して前記電子部品と電気的に接続される第７配線層を形成する工程と、を有することを特徴とする請求項７〜９のいずれか一項に記載の配線基板の製造方法。
JP2015091513A 2015-04-28 2015-04-28 配線基板 Active JP6752553B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015091513A JP6752553B2 (ja) 2015-04-28 2015-04-28 配線基板
US15/138,469 US9627309B2 (en) 2015-04-28 2016-04-26 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015091513A JP6752553B2 (ja) 2015-04-28 2015-04-28 配線基板

Publications (3)

Publication Number Publication Date
JP2016207958A true JP2016207958A (ja) 2016-12-08
JP2016207958A5 JP2016207958A5 (ja) 2018-02-01
JP6752553B2 JP6752553B2 (ja) 2020-09-09

Family

ID=57204218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015091513A Active JP6752553B2 (ja) 2015-04-28 2015-04-28 配線基板

Country Status (2)

Country Link
US (1) US9627309B2 (ja)
JP (1) JP6752553B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079345A1 (ja) 2016-10-24 2018-05-03 株式会社ダイヘン 交流パルスアーク溶接制御方法
JP2019087723A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びこれを含む電子素子パッケージ
JP2020035898A (ja) * 2018-08-30 2020-03-05 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
US10720392B2 (en) 2018-02-27 2020-07-21 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2020126956A (ja) * 2019-02-06 2020-08-20 新光電気工業株式会社 配線基板
US10779406B2 (en) 2018-02-21 2020-09-15 Shinko Electric Industries Co., Ltd. Wiring substrate
US10879188B2 (en) 2018-04-23 2020-12-29 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2021022674A (ja) * 2019-07-29 2021-02-18 新光電気工業株式会社 配線基板及び配線基板の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP6625491B2 (ja) * 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
FR3060846B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
US10727197B2 (en) * 2017-03-21 2020-07-28 Intel IP Corporation Embedded-bridge substrate connectors and methods of assembling same
EP3483921A1 (en) 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11791281B2 (en) 2020-03-19 2023-10-17 Advanced Semiconductor Engineering, Inc. Package substrate and method for manufacturing the same
US11482480B2 (en) * 2020-03-19 2022-10-25 Advanced Semiconductor Engineering, Inc. Package substrate including an optically-cured dielecetric layer and method for manufacturing the package substrate
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판
CN114793394A (zh) * 2021-01-25 2022-07-26 碁鼎科技秦皇岛有限公司 封装电路结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法
JP2011061182A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント回路基板及びそれの製造方法
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法
JP2012216575A (ja) * 2011-03-31 2012-11-08 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395360B2 (ja) 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2015035497A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法
JP2011061182A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント回路基板及びそれの製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法
JP2012216575A (ja) * 2011-03-31 2012-11-08 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079345A1 (ja) 2016-10-24 2018-05-03 株式会社ダイヘン 交流パルスアーク溶接制御方法
JP2019087723A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びこれを含む電子素子パッケージ
US10779406B2 (en) 2018-02-21 2020-09-15 Shinko Electric Industries Co., Ltd. Wiring substrate
US10720392B2 (en) 2018-02-27 2020-07-21 Shinko Electric Industries Co., Ltd. Wiring substrate
US10879188B2 (en) 2018-04-23 2020-12-29 Shinko Electric Industries Co., Ltd. Wiring substrate
CN110875258A (zh) * 2018-08-30 2020-03-10 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块
JP2020035898A (ja) * 2018-08-30 2020-03-05 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
JP7210191B2 (ja) 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
JP2020126956A (ja) * 2019-02-06 2020-08-20 新光電気工業株式会社 配線基板
JP7265877B2 (ja) 2019-02-06 2023-04-27 新光電気工業株式会社 配線基板
JP2021022674A (ja) * 2019-07-29 2021-02-18 新光電気工業株式会社 配線基板及び配線基板の製造方法
US11019725B2 (en) 2019-07-29 2021-05-25 Shinko Electric Industries Co., Ltd. Wiring substrate
JP7247046B2 (ja) 2019-07-29 2023-03-28 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US20160322295A1 (en) 2016-11-03
JP6752553B2 (ja) 2020-09-09
US9627309B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP6752553B2 (ja) 配線基板
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP4361826B2 (ja) 半導体装置
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP6124513B2 (ja) 半導体装置及びその製造方法
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
US20120037411A1 (en) Packaging substrate having embedded passive component and fabrication method thereof
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
US9966331B2 (en) Wiring substrate and semiconductor device
US10080292B2 (en) Wiring board
KR20170059536A (ko) 캐비티 인쇄회로기판 제조 방법
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP2017017048A (ja) 配線基板、半導体装置及び配線基板の製造方法
US10716208B1 (en) Wiring board
JP2013098529A (ja) 電子部品埋込み型印刷回路基板及びその製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6343058B2 (ja) 配線基板及び配線基板の製造方法
JP5511922B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200819

R150 Certificate of patent or registration of utility model

Ref document number: 6752553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150