JPWO2009122560A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2009122560A1 JPWO2009122560A1 JP2010505217A JP2010505217A JPWO2009122560A1 JP WO2009122560 A1 JPWO2009122560 A1 JP WO2009122560A1 JP 2010505217 A JP2010505217 A JP 2010505217A JP 2010505217 A JP2010505217 A JP 2010505217A JP WO2009122560 A1 JPWO2009122560 A1 JP WO2009122560A1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- transistor
- region
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- 239000012535 impurity Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 66
- 238000009792 diffusion process Methods 0.000 claims description 43
- 230000015556 catabolic process Effects 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 404
- 238000000034 method Methods 0.000 description 165
- 239000011229 interlayer Substances 0.000 description 74
- 230000002093 peripheral effect Effects 0.000 description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 58
- 229910052814 silicon oxide Inorganic materials 0.000 description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 54
- 229910052710 silicon Inorganic materials 0.000 description 54
- 239000010703 silicon Substances 0.000 description 54
- 239000010410 layer Substances 0.000 description 45
- 230000015572 biosynthetic process Effects 0.000 description 37
- 229910052581 Si3N4 Inorganic materials 0.000 description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 35
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 238000005468 ion implantation Methods 0.000 description 25
- 238000000206 photolithography Methods 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 24
- 229910021332 silicide Inorganic materials 0.000 description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 23
- 238000002955 isolation Methods 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 230000005641 tunneling Effects 0.000 description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 238000000059 patterning Methods 0.000 description 11
- -1 ion implantation Polymers 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910015900 BF3 Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
CHEを利用した書き込み方法によれば、選択トランジスタのソース・ドレイン間に大きな電流を流す必要があるため、消費電流が多くなる。
選択トランジスタとメモリトランジスタによりNOR型メモリセルを構成する2トランジスタセルが、例えば特開2005−116970号公報(特許文献1)に記載されている。
このため、2トランジスタセルをNOR型のフラッシュメモリに使用している特許文献1の図2に記載の回路では、メモリトランジスタをビット線側に配置して、ビット線とワード線でメモリトランジスタを選択することになる。
また、本発明の別な実施形態に従えば、第1メモリトランジスタと第1選択トランジスタからなる第1のメモリセルと、第2メモリトランジスタと第2選択トランジスタからなる第2のメモリセルと、第3メモリトランジスタと、前記第1選択トランジスタと共有する第1共有ドレイン領域を有する第3選択トランジスタからなる第3のメモリセルと、
第4メモリトランジスタと、前記第2選択トランジスタと共有する第2共有ドレイン領域を有する第4選択トランジスタからなる第4のメモリセルと、前記第1メモリトランジスタのゲート電極と前記第2メモリトランジスタのゲート電極に電気的に接続された第1ワード線と、前記第3メモリトランジスタのゲート電極と前記第4メモリトランジスタのゲート電極に電気的に接続された第2ワード線と、前記第1メモリトランジスタのソース領域と、前記第4メモリトランジスタのソース領域に電気的に接続された第1ソース線と、前記第2メモリトランジスタのソース領域に電気的に接続された第2ソース線と、前記第3メモリトランジスタのソース領域に電気的に接続された第3ソース線と、前記第1共有ドレイン領域に電気的に接続された第1ビット線と、前記第2共有ドレイン領域に電気的に接続された第2ビット線と、を有することを特徴とする半導体装置が提供される。
これにより、第1ワード線と第2ワード線の一方とソース線に所定電圧を印加することにより、双方の所定電圧を受けた1つのメモリトランジスタのみがアバランシェ書き込みによりデータが書き込まれる。しかも、双方のメモリトランジスタをソース領域に接続することになるので、書き込み状態の変化によるビット線への寄生容量に及ぼす影響を抑制することができる。
また、本発明の実施形態によれば、メモリセルトランジスタと選択トランジスタを有する第1〜第4メモリセルにおいて、第1、第3メモリセルの第1、第3メモリセルトランジスタのそれぞれのドレイン領域を共通にし、第2、第4メモリセルの第2、第4メモリトランジスタのそれぞれのドレイン領域も共通にしている。また、第1、第2メモリトランジスタのゲート電極同士を第1ワード線で接続し、第3、第4メモリトランジスタのゲート電極同士を第2ワード線で接続している。さらに、第1メモリトランジスタのドレイン領域と第4メモリトランジスタのソース領域に共通の第1ソース線を接続し、他の2つのソース領域にそれぞれ第2、第3ソース線を接続している。
これにより、第1ワード線と第2ワード線の一方と第1〜第3のソース線に所定の電圧を印加することにより、双方の所定電圧を受けた1つのメモリトランジスタのみがアバランシェ書き込みによりデータが書き込まれる。しかも、4つのメモリトランジスタをソース線に接続することになるので、書き込み状態の変化によるビット線への寄生容量に及ぼす影響を抑制することができる。
(第1の実施の形態)
図1は、本発明の第1実施形態に係る半導体装置であるフラッシュメモリの回路ブロック図である。
図1において、フラッシュメモリ1は、メモリセルアレイ2を有し、さらに周辺回路として、ビット線デコーダ3、センスアンプ6、ワード線デコーダ4a、4b、ソースデコーダ5等を有している。なお、ビット線デコーダ3はカラムデコーダともいい、第1、第2のワード線デコーダ4a、4bはロウデコーダともいう。
ワード線デコーダ4a、4bには複数のワード線WL1、WL2が接続され、ソース線デコーダ5には複数のソース線SLが接続され、さらに、ビット線デコーダ3には複数のビット線BLが接続されている。
メモリセルアレイ2の書き込み時、読み出し時、消去時において、ワード線WL1、WL2の信号はワード線デコーダ4a、4bにより制御され、ビット線BLの信号はビット線デコーダ3により制御され、ソース線SLの信号はソースデコーダ5により制御される。それらの信号の具体例については後述する。
なお、ワード線を示している2つの符号WL1、WL2は、説明を容易にするために用いているだけであり、以下の実施形態においても特に限定する場合を除きグループ化するためのものではない。
メモリトランジスタMTと選択トランジスタSTは、例えば図2に示す構造を有している。
選択トランジスタSTは、Nウェル12上にゲート絶縁膜17を介して形成された選択用ゲート電極18と、選択用ゲート電極18の両側のNウェル12内に形成されたp型ソース/ドレイン領域16とドレイン領域19とを有している。p型ドレイン領域19は、低不純物濃度のp型エクステンション領域19aとp型高濃度不純物拡散領域19bから構成される。
メモリ用ゲート電極14及び選択用ゲート電極18の側壁にはサイドウォール20が形成され、それらの上層部にはそれぞれシリサイド層21a、21bが形成されている。さらに、p型ソース領域15及びp型ドレイン領域19のそれぞれの表面にもシリサイド層21c、21dが形成されている。シリサイド層21a〜21dとして、例えば、厚さ8nmのコバルトシリサイド層を形成する。
メモリトランジスタMTと選択トランジスタSTの上には層間絶縁膜22が形成されている。層間絶縁膜22のうちp型ソース領域15、p型ドレイン領域19の上のシリサイド層21c、21d上には、それぞれ第1、第2のコンタクトホール22a、22bが形成され、それらの中には第1導電性プラグ23、第2導電性プラグ24がそれぞれ埋め込まれている。
この場合、2つのp型ソース領域15はワード線WL1、WL2の長手方向に対して斜め方向に配置され、例えばソース分岐線SLdを介して互いに電気的に接続されてもよい。また、2つのp型ドレイン領域19はワード線WL1、WL2の長手方向に対して斜め方向に配置され、例えばビット分岐線BLdを介して電気的に接続されてもよい。
以上の構成によれば、1本のソース線SLと1本のワード線WL1又はWL2を選択したときに、これらに接続された1つのメモリトランジスタMTだけが、そのソース線SLとそのワード線WL1又はWL2の両方の電圧を同時に受け取ることができる。
表1では、選択トランジスタSTに第1のワード線WL1を、メモリトランジスタMTに第2のワード線WL2を接続した場合を示している。なお、表1に括弧で示す値は、非選択線の電圧を示している。
ここで、選択トランジスタSTをオフにするために、第2のワード線WL2を通して選択用ゲート電極18の電圧を0Vに設定する。
以上のような電流の流れの違いはビット線BLを通してセンスアンプ4により検出され、“1”又は“0”のデータとして読み出される。
図4〜図16の各(a)と図17は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図であって、メモリセルアレイ領域のワード線の延在方向の部分断面図である。図4〜図16の各(b)と図17は、その半導体装置の製造工程のうち、ビット線又はソース線の延在方向の部分断面図である。図4〜図16の各(c)と図18は、その半導体装置の製造工程のうち周辺回路部の部分断面図である。図19A〜図19Jは、本発明の第1実施形態に係る半導体装置におけるメモリセルアレイの製造工程を示す平面図である。
まず、シリコン基板11上にシリコン酸化膜31を熱酸化法又は気相成長(CVD)法により例えば10nmの厚さに形成する。さらに、シリコン酸膜31上に例えば厚さ150nm〜200nmのシリコン窒化膜32をCVD法により形成する。
例えば、図4(a)、(b)に示すメモリセルアレイ領域において、ストライプ状の素子分離用溝33に隣接してそれぞれストライプ状の活性領域34が配置され、それらの活性領域34はメモリトランジスタ形成領域34aと選択トランジスタ形成領域34bを含んでいる。
そのレジストパターンを除去した後に、素子分離用溝33内面にシリコン酸化膜を熱酸化法により3nmの厚さに形成する。
これにより、素子分離用溝33の中に残されたシリコン酸化膜36aを、シャロー・トレンチ・アイソレーション(STI)36とする。
次に、図7(a)〜(c)に示すように、シリコン基板11の表面を熱酸化することにより、その表面に犠牲酸化膜37を例えば10nmの厚さに形成する。
それらのn型不純物とp型不純物のイオン注入は、イオン注入をしない領域をフォトレジストによって覆うことにより選択される。従って、イオン注入の工程では、フォトレジストのパターン形成、イオン注入、フォトレジスト除去が複数回繰り返されることになる。
ONO膜13は、図2に示した層構造を有し、シリコン基板11の表面に熱酸化法により厚さ2.4nmの下側シリコン酸化膜13aを形成した後に、下側シリコン酸化膜13a上にCVD法によりシリコン窒化膜13bを所定の厚さに形成する。さらに、シリコン窒化膜13bの上層部を熱酸化することにより上側シリコン酸化膜13cを形成する。これにより、上側シリコン酸化膜13cの厚さを例えば4nmとし、残されたシリコン窒化膜13bの厚さを4nmとする。
まず、メモリセルアレイ領域内のメモリトランジスタ形成領域34bと、周辺回路領域内の1.8V用NMOSFET領域35d、1.8V用PMOSFET領域35eとをレジストパターン(不図示)により覆った状態で、ONO膜13をエッチングする。ONO膜13のエッチングは、例えば反応性イオンエッチング(RIE)法とフッ酸を使用するウェットエッチング法とによる。
その後に、ONO膜13に覆われない領域のシリコン基板11表面に、熱酸化法によって第1のゲート絶縁膜38としてシリコン酸化膜を例えば9nmの厚さに成長する。
以上により、図9(a)〜(c)に示す構造が形成される。
次に、図10(a)〜(c)に示すように、熱酸化法によって、第1のゲート絶縁膜38を12nmまで厚くするとともに、1.8V用NMOSFET領域35d、1.8V用PMOSFET領域35eの表面に第2のゲート絶縁膜39となるシリコン酸化膜を3nmの厚さに成長する。
これにより、選択トランジスタ形成領域35aには厚さ12nmの第1のゲート絶縁膜38が形成され、また、5V用NMOSFET領域35a、5V用PMOSFET領域35b及び5V用低閾値NMOSFET領域35cにも厚さ12nmの第1のゲート絶縁膜38が形成される。
次に、図11(a)〜(b)に示す構造を形成するまでの工程を説明する。
さらに、ワード線形成領域、ゲート電極形成領域、その他の配線形成領域を覆うレジストパターン(不図示)をポリシリコン膜上に形成した後に、ポリシリコン膜をRIE法によりエッチングする。そのRIE法では、エッチングガスとして塩素系ガスを用いる。
ワード線WL1、WL2は、メモリセルアレイ領域では、図19Cに示すように、メモリトランジスタ形成領域では、ワード線WL1、WL2がONO膜13に重なった状態となる。また、ワード線WL1、WL2の一部は、図2に示した選択用ゲート電極14とメモリ用ゲート電極18となる。なお、各メモリセルトにおける選択用ゲート電極14とメモリ用ゲート電極18の間隔を例えば0.18μm程度とする。
なお、p型不純物又はn型不純物のイオン注入時には、イオン注入しない領域をフォトレジストで覆う。
そして、ワード線WL1、WL2をマスクにして、ワード線WL1、WL2から露出した領域のONO膜13のうち上側シリコン酸化膜13cとシリコン窒化膜13bをそれぞれ反応性イオンエッチング(RIE)法により除去する。この場合、ONO膜13の下層シリコン酸化膜13は残される。これと同時に、ワード線WL1、WL2から露出した領域のゲート絶縁膜17も薄くなる。
なお、メモリセルアレイ領域において、図19Dに示すように、ONO膜13は、ワード線WL1、WL2、即ちメモリ用ゲート電極14の下でそのまま存在する。
これにより、ワード線WL1、WL2の両側には、図2に示した、p型エクステンション領域15a、19aとp型ソース/ドレイン領域16が形成される。なお、p型ソース/ドレイン領域16は、メモリセル領域のそれぞれにおいてメモリ用ゲート電極14と選択用ゲート電極18に挟まれた領域に形成される。その後に、フォトレジスト50を除去する。
ワード線WL1、WL2、ゲート電極51g、52g、53g、54g、55g及びシリコン基板11の上に、CVD法によりシリコン酸化膜を約100nmの厚さに形成する。その後に、シリコン酸化膜をエッチバックすることにより、シリコン基板11の一部を露出させるとともに、ワード線WL1、WL2、ゲート電極51g、52g、53g、54g、55gの側壁にサイドウォール20として残す。
なお、各メモリセルにおける選択用ゲート電極18とメモリ用ゲート電極14の間にはサイドウォール20が埋め込まれた状態となる。
この場合、選択トランジスタSTとメモリトランジスタMTの間ではサイドウォール20によってイオン注入が阻止されるので、p型ソース/ドレイン領域16にはp型高濃度不純物拡散領域は形成されない。
また、周辺回路領域のNウェル42a、42bでは、ゲート電極52g、55gの両側にソース/ドレイン領域のp型高濃度不純物拡散領域52c、52d、55c、55dが形成される。
以上のようなn型不純物とp型不純物のイオン注入する際には、イオン注入をしない領域をフォトレジストによって覆う。
なお、以上のようにイオン注入された不純物はアニールにより活性化される。
まず、全面に、スパッタリング法により例えばコバルト膜を堆積する。その後、温度400℃〜900℃の熱処理を行うことによって、ワード線WL1、WL2、ゲート電極51g、52g、53g、54g、55gを構成するポリシリコン膜とコバルト膜をシリサイド反応させ、これによりワード線WL1、WL2、ゲート電極51g、52g、53g、54g、55gの上面にシリサイド層21a、21b、21e、21f、21g、21h、21iを形成する。
これと同時に、シリコン基板1とコバルト膜をシリサイド反応させてシリサイド層21c、21d、21j、21k、21m、21n、21pを形成する。その後、フッ酸等を用いて、未反応のコバルト膜を除去する。
そして、第1導電膜をフォトリソグラフィー法によりパターニングすることにより、導電性コンタクトプラグ23、24毎に別々に接続される複数の導電性パッド59を形成する。即ち、導電性パッド59は、図19Fに示すように、p型高濃度不純物拡散領域15b、19b及びその周辺領域の上方に形成され、さらに列方向と行方向にマトリクス状に配置される。
まず、導電性パッド59を覆う下側シリコン酸化膜60aを高密度プラズマCVD法により720nmの厚さに形成する。続いて、TEOS(テトラエトキシシラン)を反応ガスに使用するCVD法により、下側シリコン酸化膜60a上に上側シリコン酸化膜60bを1100nmの厚さに形成する。ここで、連続して形成された2つのシリコン酸化膜60a、60bを第2層間絶縁膜61とする。さらに、第2層間絶縁膜61の表面をCMP法により研磨して平坦化する
続いて、W膜、TiN膜及びTi膜をCMPにより研磨して第2層間絶縁膜61上から除去する。これにより、第1、第2ビアホール61a、61b内に残存したW膜、TiN膜及びTi膜は、第1、第2ビア62a、62bとなる。
そして、第2導電膜をフォトリソグラフィー法によりパターニングすることにより、図19Hに示すように、複数の矩形状のソース分岐線63aと複数の略矩形状のビット分岐線63bを形成する。なお、ソース分岐線63aは図1に示すソース分岐線SLdであり、ビット分岐線63bは図1に示すビット分岐線BLdである。
ソース分岐線63aは、ワード線WL1、WL2に対して斜め方向に隣接する2つの第1ビア62a同士を接続し、これにより第1ビア62a等を介してメモリトランジスタMTのp型ソース領域15に電気的に接続される。
また、ビット分岐線63bは、ワード線WL1、WL2に対して反対の斜め方向に隣接する2つの第2ビア62b同士を接続し、これにより第2ビア62bを介してメモリセルの選択用トランジスタSTのp型ドレイン領域19に電気的に接続される。
続いて、第3、第4ビアホール64a、64b内と第3層間絶縁膜64上に、膜厚10nmのTi膜、膜厚7nmのTiN膜、膜厚300nmのW膜を順に形成する。
次に、第3層間絶縁膜64及び第3,第4ビア65a、65bの上に、膜厚60nmのTi膜、膜厚30nmのTiN膜、膜厚360nmのAl膜、膜厚5nmのTi膜、膜厚70nmのTiN膜からなる第3導電膜を例えばスパッタリング法により順に形成する。
各ソース線SLは、ワード線WL1、WL2に直交する方向に形成された複数の第3ビア65aを介して複数のソース分岐線63aに電気的に接続される。また、各ビット線BLは、ワード線WL1、WL2に直交する方向に形成された複数の第4ビア65bを介して複数のビット分岐線63bに接続される。
これにより、メモリセルアレイ領域に形成された複数のメモリセルMCは、図1に示す電気的接続関係となる。
そこで、図18を参照して周辺回路領域の配線形成工程を簡単に説明する。
また、メモリセル領域で導電性パッド59を形成すると同時に、周辺回路領域の第1層間絶縁膜57上には、導電性コンタクトプラグ58c〜58hに接続する第1の金属配線59aが形成される。
その後に、メモリセル領域でソース分岐線63a及びビット分岐線63bを形成すると同時に、周辺回路領域では、第5ビア62c、62d、62eに接続される第2の金属配線63cを第2層間絶縁膜61上に形成する。
さらに、周辺回路領域では、ソース線SL及びビット線BLを形成すると同時に、第3層間絶縁膜64上に第3の金属配線70を形成する。その後に形成される第4層間絶縁膜66内には、第3の金属配線70の一部に接続される第7ビア71が形成される。この後に、第4の金属配線層72、第5層間絶縁膜67、第8ビア73a、73b、第5の金属配線74、シリコン酸化膜68、カバー膜69が順に形成される。
以上のような工程によれば、メモリセルMCとビット線BLの間の層に、斜め隣のメモリセルMC同士を接続するビット分岐線63a、ソース分岐線73bを入れることにより図1に示すメモリセルアレイが構成される。
しかし、ビット分岐線63a、ソース分岐線63bは、周辺回路領域の第2の金属配線63cと同時に形成するようにしたので、従来に比べて工程が増えることはない。
図20は、本発明の第2実施形態に係る半導体装置であるフラッシュメモリのメモリセルアレイを示す断面図である。図20において、図2と同じ符号は同じ要素を示している。
図20に示すメモリセルMCは、メモリトランジスタMTと選択トランジスタSTを有している。
選択トランジスタSTにおいて、選択用ゲート電極18とNウェル12の間に形成されるゲート絶縁膜17aは、第1実施形態のゲート絶縁膜17に比べて膜厚が例えば7nmと薄く、これにより、ゲート絶縁膜17aの耐圧がONO膜13のメモリ消去電圧以下となっている。
図21は、メモリ消去時のメモリセルアレイにおけるビット線BL、ソース線SL、第1のワード線WL1、第2のワード線WL2へのそれぞれの印加電圧の一例を示している。
1つのメモリセルMCにおいて、メモリセルMCのメモリ用ゲート電極14と選択用ゲート電極18に接続される2つのワード線WL1、WL2のいずれか一方に+3V、他方に−5Vを印加し、また、ソース線SLとNウェル12にはそれぞれ5Vを印加するとともに、ビット線BLの電圧を0Vに設定する。
消去の第1ステップでは、図22(a)に示すように、第1のメモリセルMC1のメモリ用ゲート電極14に−5Vを、選択用ゲート電極18に+3Vを印加する。
これにより、ONO膜13のシリコン窒化膜13b中の電子がトンネル現象によりNウェル12に移動してデータが消去される。また、選択用ゲート電極18の下方にはチャネルは形成されない。
これにより、第2のメモリセルMCでは、メモリトランジスタMTのONO膜13内の電子がトンネル現象によりNウェル12に移動してデータが消去される。この場合、第1のメモリセルMC1の選択トランジスタにはャネルが形成されるが、ビット線が0Vなので、そのチャネルは0Vとなる。
なお、消去対象となるメモリセルMCの選択トランジスタSTに接続されるワード線WL2に3Vを印加する理由は、その選択トランジスタSLがON状態になることを防止し、そのメモリセルMCでソースラインSLからビット線BLに電流を流さないようにするためである。
次に、選択トランジスタSTのゲート絶縁膜17aを周辺回路領域の5V用NMOSFETt1のゲート絶縁膜よりも薄く形成する工程を説明する。
続いて、選択トランジスタSTのゲート絶縁膜17aを以下の工程により形成する。
まず、周辺回路領域内の5V用NMOSFET領域35a、5V用PMOSFET領域35b及び5V用低閾値NMOSFET領域35cのONO膜13を例えば反応性イオンエッチング(RIE)法とフッ酸を用いたウェットエッチング法を使用して除去する。この場合、他の領域のONO膜13をフォトレジストで覆う。
続いて、第1実施形態と同様な工程により、選択トランジスタ形成領域34bのONO膜13を除去する。
次に、第1実施形態と同様な工程により、周辺回路領域のうち1.8V用NMOSFET35d領域及び1.8V用PMOSFET領域35eのONO膜13をエッチングして除去する。
その後、第1実施形態と同様な工程に従ってメモリデバイスを形成する。
以上の工程により形成された選択トランジスタSTのゲート絶縁膜17aの耐圧は、メモリ消去時のワード線WL1、WL2とソース線SLの電位差以下になるが、書き込み時、読み出し時には表1のように、消去時には上記のように耐圧以上の電圧は印加されないので不都合はない。
図26は本発明の第3実施形態に係る半導体装置であるフラッシュメモリのメモリアレイを示す断面図である。図26において、図2と同じ符号は同じ要素を示している。
図26に示すメモリセルMCは、メモリトランジスタMTと選択トランジスタSTを有している。
これにより、p型ソース領域15とNウェル12の境界におけるpn接合の不純物濃度分布の変化が急峻になって拡散電位が大きくなるので、アバランシェブレークダウないしバンド間トンネリングで発生する電子がONO膜13中に注入されやすくなる。
なお、メモリセルは、図1に示した回路のメモリセルとして適用される。
まず、第1実施形態に説明した工程に従って、シリコン基板11にSTI36、Nウェル12、42a、42b、Pウェル41a、41bを形成し、ONO膜13、ワード線WL1、WL2を形成した後に、図12(a)、(b)に示したように、p型エクステンション領域15a、19aをメモリ用ゲート電極14、選択用ゲート電極18の側方に形成する。なお、メモリ用ゲート電極14、選択用ゲート電極18はワード線WL1、WL2の一部を構成している。
続いて、レジストパターンRに覆われないp型エクステンション領域15a、19aに、n型ドーパントであるヒ素を加速エネルギー20keV 、ドーズ量1×1013/cm2の条件でイオン注入し、n型不純物拡散領域15c、19cを形成する。
その後の工程は、第1実施形態に従い、メモリデバイスを形成する。これにより、図26に示したメモリセルが完成する。
図28は本発明の第4実施形態に係る半導体装置であるフラッシュメモリのメモリアレイを示す断面図である。図28において、図2と同じ符号は同じ要素を示している。
図28に示すメモリセルMCは、メモリトランジスタMTと選択トランジスタSTを有している。
そのような構造によれば、メモリ用ゲート電極14と選択用ゲート電極18の間の領域に存在するpn接合の拡散電位が小さくなってアバランシェブレークダウン或いはバンド間トンネリングがより発生しにくくなる。
まず、第1実施形態に説明した工程に従って、シリコン基板11にSTI36、Nウェル12、42a、42b、Pウェル41a、41bを形成し、ONO膜13、ワード線WL1、WL2を形成する。
その後に、第1実施形態と同様な方法により、サイドウォール20を形成し、ついでp型高濃度不純物拡散領域15b、19bを形成すると、図28に示したメモリセルMCが形成される。その後の工程は、第1実施形態と同様とする。
図30は本発明の第5実施形態に係る半導体装置であって、OTP(one time programmable)ROMに利用されるメモリセルを示す断面図である。図31において、図20と同じ符号は同じ要素を示している。
図30に示すメモリセルMCにおいて、メモリトランジスタMTは、第2実施形態と同様に、メモリ用ゲート電極14、p型ソース領域15、p型ソース/ドレイン領域16等を有している。また、選択トランジスタSTは、第2実施形態と同様に、選択用ゲート電極18、p型ドレイン領域19、p型ソース/ドレイン領域16等を有している。メモリセルMCは図1に示すと同様にワード線WL1、WL2、ビット線BL、ソース線SLに接続される。
なお、書き込み方法と読み出し方法は、第1実施形態に示したメモリセルと同様となる。
表2では、選択トランジスタ(選択TR)にワード線WL1を、メモリトランジスタ(メモリTR)にワード線WL2を接続した場合を示している。なお、表2に括弧で示す値は、非選択線の電圧を示している。
従って、図1に示したワード線デコーダ4a、4bと、ビット線デコーダ3を低電圧トランジスタから構成することができる。低電圧トランジスタは面積が小さいので、周辺回路の寸法を小さくすることができる。また、低電圧トランジスタの性能を利用して、高速読み出しが可能になる。
まず、第1実施形態に説明した工程に従って、シリコン基板11にSTI36を形成し、Nウェル12、42a、42b、Pウェル41a、41bを形成し、その後に図8に示したようにONO膜13を形成する。なお、本実施形態では、ONO膜13を構成する下側シリコン酸化膜13d、上側シリコン酸化膜13cとシリコン窒化膜13bの厚さをそれぞれ4nmとする。下側シリコン酸化膜13dは第1実施形態と同様に熱酸化法により形成される。
まず、周辺回路領域内の5V用NMOSFET領域35a、5V用PMOSFET領域35b及び5V用低閾値NMOSFET領域35cのONO膜13を例えば反応性イオンエッチング(RIE)法とフッ酸を使用するウェットエッチング法とを使用して除去する。この場合、他の領域のONO膜13をフォトレジストで覆う。
これにより、シリコン基板11表面のうち、メモリセルアレイ領域内の選択トランジスタ形成領域34bと、周辺回路領域内の1.8V用NMOSFET領域35d、1.8V用PMOSFET領域35eが露出する。
その後、第1実施形態と同様な工程に従ってメモリデバイスを形成する。
以上の工程により形成された選択トランジスタSTのゲート絶縁膜17bの耐圧は、ワード線WL1、WL2とビット線BLの電位差以下になるが、上記のようにゲート絶縁膜17bには耐圧以上の電圧は印加されない。
図32は、本発明の第6実施形態に係る半導体装置であるフラッシュメモリのメモリセルを示す断面図である。図32において、図1と同じ符号は同じ要素を示している。
図31に示すメモリセルMCは、n型のメモリトランジスタMTとn型の選択トランジスタSTを有し、選択トランジスタSTはビット線BLに接続され、メモリトランジスタMTはソース線SLに接続されている。
n型ソース領域75とn型ドレイン領域79は、それぞれn型低濃度不純物拡散領域のエクステンション領域75a、79aと、n型高濃度不純物拡散領域75b、79bから構成されている。
従って、選択トランジスタSTの書き込み状態がビット線BLの寄生容量の変動に影響を与えることを防止している。
以上のことから、1本のソース線SLと1本のワード線WL1(又はWL2)を選択したときに、これらに接続された1つのメモリトランジスタMTだけが、それらのソース線SL、ワード線WL1(又はWL2)の両方の電圧を同時に受けることができ、アバランシェブレークダウン、或いはバンド間トンネリングで発生した電子を電荷保持層であるONO膜13に注入することができる。
次に、メモリセルMCの書き込み、読み出し、消去の方法を説明する。書き込み、読み出し、消去の際に各部に印加する電圧の値の例を表3に挙げる。
表3では、選択トランジスタ(選択TR)にワード線WL1を、メモリトランジスタ(メモリTR)にワード線WL2を接続した場合を示している。なお、表3に括弧で示す値は、非選択線の電圧を示している。
これにより、n型ソース領域75とPウェル72のpn接合部でアバランシェブレークダウンにより発生した電子が、ONO膜13のシリコン窒化膜13bに注入される。この結果、メモリトランジスタMTの閾値が正の値になる。
この時、選択用ゲート電極78、ビット線BLの電圧はそれぞれ0Vであり、選択トランジスタSTのチャネル領域には電流は流れない。また、選択されないメモリセルに接続されるソース線SLの電圧は0Vであり、アバランシェブレークダウンによる電子は発生しない。
これにより選択されたメモリセルMCにおいて、選択用ゲート電極78の下方にチャネルが形成され、また、n型ドレイン領域79とn型ソース領域75の間に電位差が生じる。
一方、ONO膜13に電子が保持されていない状態、即ち消去状態ならば、0Vの電位であるメモリ用ゲート電極74の下方にはチャネルが形成される。これにより、n型ソース領域75からn型ドレイン領域79に電流が流れる。
以上のような電流の流れの違いは図1のセンスアンプ6により検出され、データとして読み出される。
これにより、n型ソース領域75ではバンド間トンネリング現象により発生したホットホールがメモリトランジスタMTのONO膜13に注入され、メモリトランジスタMTの閾値は負の値になる。
図33〜図38の各(a)は、本発明の第6実施形態に係る半導体装置の製造工程を示す断面図であって、メモリセルアレイ領域のワード線の延在方向の部分断面図である。図33〜図38の各(b)は、その半導体装置の製造工程のうち、ビット線又はソース線の延在方向の部分断面図である。図32〜図38の各(c)は、その半導体装置の製造工程のうち周辺回路部の部分断面図である。
まず、第1実施形態と同様な方法により、シリコン基板11にSTI36を形成し、その後に、シリコン基板11の表面に犠牲酸化膜37を形成する。シリコン基板11はp型とする。
その後に、シリコン基板11の周辺回路領域をフォトレジストで覆うとともに、メモリセルアレイ領域を露出させる。そして、メモリセルアレイ領域に所定の条件でn型不純物をイオン注入することにより、STI36よりも深い領域に埋込Nウェル71を形成する。
シリコン基板11の周辺回路領域には、第1実施形態と同様に、Pウェル41a、41bとNウェル42a、42bを形成する。
なお、埋込Nウェル71とPウェル72の周囲は図示しないNウェルに囲まれる。
次に、フッ酸溶液により犠牲酸化膜37を除去した後に、図8(a)〜(c)に示したと同様に、シリコン基板11の上にONO膜13を形成する。ONO膜13は図32に示した三層構造を有している。
また、5V用NMOSFET領域35a、5V用PMOSFET領域35b及び5V用低閾値NMOSFET領域35cのシリコン基板11表面に、厚さ12nmのシリコン酸化膜からなるゲート絶縁膜38を形成し、さらに、1.8V用NMOSFET領域35d、1.8V用PMOSFET領域35eのシリコン基板11表面に厚さ3nmのシリコン酸化膜からなるゲート絶縁膜39を形成する。
まず、第1実施形態と同様な方法により、メモリセルアレイ領域において、行方向に延びる複数本のワード線WL1、WL2を形成する。ワード線WL1、WL2の一部は、図32に示した選択用ゲート電極78とメモリ用ゲート電極74となる。ワード線WL1、WL2は、メモリトランジスタ形成領域では、図19Cに示すように、ワード線がONO膜13に重なった状態となる。
また、第1実施形態と同様な方法により、周辺回路領域のうち、5V用NMOSFET領域35a、5V用PMOSFET領域35b、5V用低閾値NMOSFET領域35c、1.8V用NMOSFET領域35d及び1.8V用PMOSFET領域35eのそれぞれに、ゲート電極51g、52g、53g、54g、55g、その他の配線を形成する。
そして、ワード線WL1、WL2をマスクにしてONO膜13のうち上側シリコン酸化膜13cとシリコン窒化膜13bを反応性イオンエッチング(RIE)法により除去し、下側シリコン酸化膜13dをそのまま残す。これにより、図19Dに示したように、メモリ用ゲート電極74の下に残されたONO膜13は電荷蓄積絶縁層となる。
これにより、ワード線WL1、WL2下方の両側には、図32に示したn型エクステンション領域75a、79aとn型ソース/ドレイン領域76が形成される。その後、フォトレジスト50を除去する。
まず、レジストパターン50aを形成してメモリセルアレイ領域のn型エクステンション領域75a、79aを露出する一方、n型ソース/ドレイン領域76及びその他の領域を覆う。レジストパターン50aは、フォトレジストをシリコン基板11の全面に塗布してワード線WL1、WL2等を覆った後に、これを露光、現像することにより形成される。
続いて、レジストパターン50aに覆われないn型エクステンション領域75a、79aに、ホウ素イオンを加速エネルギー20keV 、ドーズ量1×1013/cm2の条件でイオン注入することにより、n型エクステンション領域75a、79aの下にp型不純物拡散領域75c、79cを形成する。
まず、メモリセルアレイ領域のワード線WL1、WL2及びサイドウォール20をマスクに使用して、Pウェル72にn型不純物としてヒ素をイオン注入する。これにより、活性領域34では、隣接する2つの選択トランジスタSTで共用する第n型ドレイン領域79のn型高濃度不純物拡散領域75bが形成され、これと同時に、隣接する2つのメモリトランジスタMTで共用するn型ソース領域75のn型高濃度不純物拡散領域79bが形成される。
その後、周辺回路領域のNウェル42a、42bでは、ゲート電極52g、55gの両側にソース/ドレイン領域のp型高濃度不純物拡散領域52c、52d、55c、55dが形成される。
以上のようなn型不純物とp型不純物のイオン注入する際には、イオン注入をしない領域をフォトレジストによって覆う。
なお、以上のようにイオン注入された不純物はアニールにより活性化される。
以上により、バルクプロセスが完了する。この後に、第1実施形態と同じ方法によって導電性プラグ、ビア、配線等の配線層が形成される。
図39は、本発明の第7実施形態に係る半導体装置を構成するメモリセルアレイの回路図である。また、図40(a)、(b)は、そのメモリセルアレイを構成するメモリセルを示す断面図である。
図40(a)、(b)において、メモリセルは、第6実施形態に示したnチャンネル型のメモリトランジスタMT及び選択トランジスタSTにより構成されている。図40において、図32と同じ符号は同じ要素を示している。
図39において破線の楕円で囲まれたメモリセルは、書き込みされるメモリセルMC1であり、また、一点鎖線の楕円で囲まれたメモリセルは、書き込みされないメモリセルMC0である。
指定したメモリセルMC1にFN書き込みをする場合には、ビット線BL、ソース線SL、ワード線WL1、WL2及びPウェル72に図39、図40(a)に示す値の電圧を印加する。
従って、選択されたメモリトランジスタMTのチャネルとワード線WL1の電位差は10Vになる。これにより、ONO膜13に電子がFN注入され、書き込みが行われる。
以上のことから、図39に示すような回路を採用することにより、選択トランジスタSTをメモリトランジスタMTよりもビット線BL側に配置する回路構成を採用してもFN書き込みが可能となる。
図41は、本発明の第8実施形態に係る半導体装置を構成するメモリセルアレイの回路図である。
以下に、図41に示す本実施形態に係るフラッシュメモリのビット消去方法について説明する。ビット消去とは、任意のメモリセルを個別に消去することである。換言すれば、選択したメモリセルに限定してデータを書き換えることができるということである。
まず、1つのメモリセルMCdを消去する場合には、ビット線BL、ソース線SL、ワード線、Nウェル12に表4に示す値の電圧を印加する。
従って、選択されたメモリトランジスタMTのチャネル領域とワード線WL2の電位差は−10Vになる。これにより、電子がONO膜13からチャネル側にトンネルし、メモリセルMCdのデータが消去される。
1つのメモリセルMCdを消去する場合には、ビット線BL、ソース線SL、ワード線、Nウェル12のそれぞれに表5に示す値の電圧を印加する。
これにより、n型ソース領域75とPウェル72のpn接合部でバンド間トンネリングにより発生したホットホールが、ONO膜13のシリコン窒化膜13bに注入され、メモリトランジスタMTの閾値が負の値になる。この結果、メモリセルMCdのデータが消去される。
以上のことから、図41に示すように、メモリセルMCの選択トランジスタSTのソースを直接にビット線BLに接続する場合であっても、メモリセルMCのデータを個別に消去することが可能なる。
図42は、本発明の第8実施形態に係る半導体装置を構成するメモリセルアレイの回路図である。図42において、図1と同じ符号は同じ要素を示している。
図42において、メモリセルMCは、縦横に複数配置され、例えば行方向にn個、列方向にm個で配置されている。
それぞれのメモリセルMCは、メモリトランジスタMTと選択トランジスタSTを有し、第1〜第6実施形態のいずれかに示した構造を有している。なお、以下の説明では、図2に示した構造を含むメモリセルMCを例に挙げて説明する。
なお、ワード線WL2は、後述するように選択トランジスタSTのみに接続されるので、以下に選択線SGLという。
活性領域内で隣接する2つのメモリセルMCは、メモリトランジスタMTと選択トランジスタSTの位置を逆にして配置され、直列に接続されている。従って、隣接する複数のメモリセルMCはソース領域15かドレイン領域19の少なくとも一方を共有している。
一方、ワード線WL1、選択線SGLの長手向に隣り合うメモリセルMCは、メモリトランジスタMTと選択トランジスタSTをそれぞれ同じ向きにして配置されている。この配置は、図1に示すメモリセルアレイとは異なる。
メモリセルMCのソース領域15は、ワード線WL1に対して斜め方向に隣接する他のメモリセルMCのソース領域15の1つに電気的に接続されている。また、各メモリセルMCのドレイン領域19は、ワード線WL1に対して斜めの方向に隣接する他のメモリセルMCのドレイン領域19の1つに接続されている。
また、各活性領域34において、共通したドレイン領域19は1つおきに1つのビット線BLに接続され、残りの共通したドレイン領域19は別のビット線BLに接続される。
なお、図42に示す回路は、EEPROMのメモリセルアレイに適用することができる。その素子構造については次の実施形態において説明する。
これにより、1つのワード線WL1と1つのソース線SLを選択することにより、1つのメモリトランジスタMTを選択して書き込むことができる。また、読み出し、消去については第1〜第8実施形態と同様に行うことができる。
そのような構成により、選択トランジスタSTの書き込み状態によるビット線BLの寄生容量への影響を防止することができる。
図43は、本発明の第10実施形態に係る半導体装置であるEEPROMを構成するメモリセルを示す断面図である。
メモリセルMCは、メモリトランジスタMTと選択トランジスタSTを直列に接続した構造を有している。
選択用トランジスタSTとメモリトランジスタMTは、p型ソース/ドレイン領域92を共有している。
2つのONO膜86、87は、同層に形成され、それぞれ厚さ4nmの下側シリコン酸化膜86a、87a、厚さ5nmのシリコン窒化膜86b、87b及び厚さ4nmの上側シリコン酸化膜86c、87cを順に形成して構成されている。
なお、ゲート絶縁膜83a、83bの膜厚は例えば10nmである。
また、コントロールゲート電極88と選択用ゲート電極85はそれぞれ異なるワード線WL1、選択線SGLに接続されている。
なお、選択トランジスタSTのゲート絶縁膜83bの厚を第2、第5実施形態のように薄くしてもよい。また、p型ソース/ドレイン領域92の不純物濃度を第4実施形態のようにp型エクステンション領域91a、93aよりも低濃度にしてもよい。さらに、第3実施形態のように、p型高濃度不純物拡散領域91b、93bの下に反対導電型、即ちn型不純物拡散領域を形成してもよい。また、第6実施形態のように、上記のメモリトランジスタMTと選択トランジスタSTがn型トランジスタであってもよい。
例えば、図42に示すように、メモリセルMCをビット線BL、ソース線SLに沿って隣接させる場合に、各メモリセルMCにおけるメモリトランジスタMTと選択トランジスタSLの配置を交互に逆向きにする一方で、ワード線WL1に沿って隣接する各メモリセルMCの向きを同じにしてもよい。
それらのメモリセルMCは、図42と同様に、ソース線SL、ビット線BL、ワード線WL1、選択線SGLに接続される。
書き込み、読み出し、消去として、例えば上記の第1〜第8の実施形態の方法を採用してもよい。ただし、ソース線SL、ビット線BL、ワード線WL1、選択線SGLにそれぞれ印加する電圧はEEPROMに合わせた値とする。
まず、図44Aに示すように、シリコン基板81の素子分離領域にSTI98を形成する。素子分離領域は、複数のストライプ状の活性領域99を挟む領域に配置される。
STI98は、例えば第1実施形態のSTI36と同じ方法により形成される。さらに、第1実施形態と同様な方法により、シリコン基板81の活性領域99にn型不純物を導入してNウェル82を形成する。
次に、ゲート絶縁膜83の上に第1ポリシリコン膜101を所定の厚さに形成する。
続いて、図44Bに示すように、第1ポリシリコン膜101をフォトリソグラフィー法によりパターニングすることにより、フローティングゲート電極84を形成する領域の側方のSTI98の上に開口部102を形成する。
まず、第1ポリシリコン膜101の上にONO膜を形成する。ONO膜の形成工程は、第1ポリシリコン膜101を熱酸化して下側シリコン酸化膜を例えば6nmの厚さに形成し、ついで、CVD法によりシリコン窒化膜を形成し、さらにシリコン窒化膜の表面を熱酸化することにより上側シリコン酸化膜を例えば4nmの厚さに形成する工程からなる。ここで、最終的なシリコン窒化膜を例えば5nmとする。
なお、図44C〜44Qでは、フローティングゲート電極84の位置を網掛け模様で示す。
なお、第1のポリシリコン膜101上に形成されたONO膜、第2のポリシリコン膜は、選択線SGLと同じ平面形状に残され、図43に示すONO膜87、ポリシリコン膜89となる。
なお、図44Cにおいて、サイドウォール90は省略されている。
次に、ワード線WL1、選択線SGL、メモリトランジスタMT及び選択トランジスタMTの上に第1層間絶縁膜95を形成する。第1層間絶縁膜95は第1実施形態で示したと同様な工程で形成される。なお、以下に説明する第2〜第7の層間絶縁膜も同様な方法により形成される。
さらに、第1、第2のコンタクトホール95a、95b内にはそれぞれ図43に示したように第1、第2の導電性コンタクトプラグ96、97を形成する。第1、第2の導電性コンタクトプラグ96、97の形成方法について、例えば第1実施形態に示した方法を採用する。
第1導電性パッド105は、p型ドレイン領域93上の各第2の導電性コンタクトプラグ97に個別に接続され、その前後の2つの選択線SGLの一部に重なる平面形状を有している。
第1のタイプの第1配線104aは、活性領域99に沿って図中前方右側にL字状に屈曲している。第2のタイプの第1配線104bは、活性領域99に沿って図中後方左側にL字状に屈曲している。第3のタイプの第1配線104cは、活性領域99に沿って図中前方左側にL字状に屈曲している。第4のタイプの第1配線104dは、活性領域99に沿って図中後方右側にL字状に屈曲している。
第1ビアホール107は、第1配線104a〜104dのうちSTI98の上方の端部上に形成される。また、第2ビアホール108は、第1導電性パッド105の上であって第1配線104a〜104dの屈曲しない端部に寄せて形成されている。これにより、第2ビアホール108のそれぞれは、隣接する2本の選択線SGLに沿ってジグザグに配置される。
次に、第2層間絶縁膜106上に金属膜を形成し、これをフォトリソグラフィー法によりパターニングすることにより、図44Gに示すように、複数の第2配線111と複数の第2導電性パッド112を互いに分離して形成する。
第2配線111は、略H字型の平面形状を有していて、第2導電性パッド112の側方で隣接する2本のワード線WL1を跨ぎ、さらに、跨いだ場所に最も近い斜め方向の2つの第2ビアプラグ110を電気的に接続する構造となっている。
次に、第2導電性パッド112と第2配線111を覆う第3層間絶縁膜113を形成する。
第3導電性パッド119は、第3ビアプラグ116にそれぞれ個別に接続されている。また、第3配線118a、118bは、略S字形の第1タイプと、略逆S字形の第2タイプがある。
第3配線118a、118bは、隣り合う2つの活性領域99において、斜め方向に隣接するp型ソース領域91同士を2つずつ電気的に接続する構造となっている。即ち、第3配線118a、118bは、第4ビアプラグ117、第2導電性パッド112、第1ビアプラグ109、第1配線104a〜104d及び第1コンタクトプラグ96を介して、2つのp型ソース領域91に接続される。
次に、第3導電性パッド119と第3配線118a、118bを覆う第4層間絶縁膜120を形成する。
その後に、フォトリソグラフィー法により第4層間絶縁膜120をパターニングすることにより、図44Jに示すように、ソース分岐線SLdである第3配線118a、118bの上に第5ビアホール121を形成する。これと同時に、ビット分岐線BLdに電気的に接続される第3導電性パッド119の上に第6ビアホール122を形成する。
これは、2つのp型ドレイン領域93を接続している複数のビット分岐線BLdに接続される第6ビアホール122を2つのグループに分けるためである。第1グループでは、STI98上で間隔をおいて第5のビアホール121を間に挟んでいる。第2グループでは、STI98上で第5のビアホール121が間に存在しない。
これ以降は、ソース線SLとビット線BLの形成工程となる。
まず、第4層間絶縁膜120上に金属膜を形成し、これをフォトリソグラフィー法によりパターニングすることにより、図44Kに示すように、複数の第1ビット線BL1と複数の第4、第5導電性パッド125、126を互いに分離して形成する。
また、第4導電性パッド125は、第1グループの第6ビアホール122の上に形成され、第6ビアプラグ124を介して残りの第2配線111に電気的に接続される。さらに、第5導電性パッド126は、第5ビアプラグ123を介してソース分岐線SLdである第3配線118a、118bに接続される。
次に、第4、第5導電性パッド125、126と第1ビット線BL1を覆う第5層間絶縁膜127を形成する。
これにより、第7ビアプラグ130は、第4導電性パッド125、第5ビアプラグ123を介して第3配線(ソース分岐線)118a、118bに接続される。また、第8ビアプラグ131は、第5導電性パッド126、第6ビアプラグ124、第3導電性パッド119及び第3ビアプラグを介して第2配線(ビット分岐線)111に接続される。
第2ビット線BL2は、第1ビット線BL2の上方に平行に形成されるとともに、その側方の第8ビアプラグ131に接続される。
次に、第6電性パッド132と第2ビット線BL2を覆う第6層間絶縁膜137を形成する。その後に、フォトリソグラフィー法により第6層間絶縁膜137をパターニングすることにより、図44Nに示すように、第6導電性パッド132のそれぞれの中央の上方に、第9ビアホール134を形成する。さらに、第9ビアホール134内にそれぞれ第9ビアプラグ135を形成する。
第2のビット線BL2の延在方向に沿って配置される各第7導電性パッド136は、その一側方の第2ビット線BL2と他側方の第2ビット線BL2に向けて交互に拡張した形状となっている。
なお、上記の各実施形態において示した回路は、等価であれば配線方向は限定されるものではない。
以上説明した実施形態は典型例として挙げたに過ぎず、各構成要素を組み合わせること、或いはその変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。
これにより、第1ワード線と第2ワード線の一方とソース線に所定電圧を印加することにより、双方の所定電圧を受けた1つのメモリトランジスタのみがアバランシェ書き込みによりデータが書き込まれる。しかも、双方のメモリトランジスタのソース領域を互いに接続することになるので、書き込み状態の変化によるビット線への寄生容量に及ぼす影響を抑制することができる。
また、本発明の実施形態によれば、メモリトランジスタと選択トランジスタを有する第1〜第4メモリセルにおいて、第1、第3メモリセルの第1、第3メモリセルトランジスタのそれぞれのドレイン領域を共通にし、第2、第4メモリセルの第2、第4メモリトランジスタのそれぞれのドレイン領域も共通にしている。また、第1、第2メモリトランジスタのゲート電極同士を第1ワード線で接続し、第3、第4メモリトランジスタのゲート電極同士を第2ワード線で接続している。さらに、第1メモリトランジスタのソース領域と第4メモリトランジスタのソース領域に共通の第1ソース線を接続し、他の2つのメモリトランジスタのソース領域にそれぞれ第2、第3ソース線を接続している。
これにより、第1ワード線と第2ワード線の一方と第1〜第3のソース線に所定の電圧を印加することにより、双方の所定電圧を受けた1つのメモリトランジスタのみがアバランシェ書き込みによりデータが書き込まれる。しかも、4つのメモリトランジスタをソース線に接続することになるので、書き込み状態の変化によるビット線への寄生容量に及ぼす影響を抑制することができる。
図1は、本発明の第1実施形態に係る半導体装置であるフラッシュメモリの回路ブロック図である。
図1において、フラッシュメモリ1は、メモリセルアレイ2を有し、さらに周辺回路として、ビット線デコーダ3、センスアンプ6、第1、第2ワード線デコーダ4a、4b、ソース線デコーダ5等を有している。なお、ビット線デコーダ3はカラムデコーダともいい、第1、第2のワード線デコーダ4a、4bはロウデコーダともいう。
ン注入してPウェル41a、41bを形成する。
それらのn型不純物とp型不純物のイオン注入領域は、イオン注入をしない領域をフォトレジストによって覆うことにより選択される。従って、イオン注入の工程では、フォトレジストのパターン形成、イオン注入、フォトレジスト除去が複数回繰り返されることになる。
その後に、ONO膜13に覆われない領域のシリコン基板11表面に、熱酸化法によって第1のゲート絶縁膜38としてシリコン酸化膜を例えば9nmの厚さに成長する。
以上により、図9(a)〜(c)に示す構造が形成される。
これにより、選択トランジスタ形成領域34bには厚さ12nmの第1のゲート絶縁膜38が形成され、また、5V用NMOSFET領域35a、5V用PMOSFET領域35b及び5V用低閾値NMOSFET領域35cにも厚さ12nmの第1のゲート絶縁膜38が形成される。
次に、図11(a)〜(c)に示す構造を形成するまでの工程を説明する。
これにより、ワード線WL1、WL2の両側には、図2に示した、p型エクステンション領域15a、19aとp型ソース/ドレイン領域16が形成される。なお、p型ソース
/ドレイン領域16は、メモリセル領域のそれぞれにおいてメモリ用ゲート電極14と選択用ゲート電極18に挟まれた領域に形成される。その後に、フォトレジスト50を除去する。
また、周辺回路領域のNウェル42a、42bでは、ゲート電極52g、55gの両側にソース/ドレイン領域となるp型高濃度不純物拡散領域52c、52d、55c、55dが形成される。
各ソース線SLは、ワード線WL1、WL2に直交する方向に形成された複数の第3ビア65aを介して複数のソース分岐線63aに電気的に接続される。また、各ビット線BLは、ワード線WL1、WL2に直交する方向に形成された複数の第4ビア65bを介して複数のビット分岐線63bに接続される。
これにより、メモリセルアレイ領域に形成された複数のメモリセルMCは、図1に示す電気的接続関係となる。
いて、周辺回路領域には、NMOSFETt1、t3、t4、PMOSEFTt2、t5に接続される導電性コンタクトプラグ58c〜58hを形成する。
また、メモリセルアレイ領域で導電性パッド59を形成すると同時に、周辺回路領域の第1層間絶縁膜57上には、導電性コンタクトプラグ58c〜58hに接続する第1の金属配線59aが形成される。
その後に、メモリセルアレイ領域でソース分岐線63a及びビット分岐線63bを形成すると同時に、周辺回路領域では、第5ビア62c、62d、62eに接続される第2の金属配線63cを第2層間絶縁膜61上に形成する。
選択トランジスタSTにおいて、選択用ゲート電極18とNウェル12の間に形成されるゲート絶縁膜17aは、第1実施形態のゲート絶縁膜17に比べて膜厚が例えば7nmと薄く、これにより、ゲート絶縁膜17aの耐圧がONO膜13のメモリ消去電圧以下となっている。
これにより、第2のメモリセルMC2では、メモリトランジスタMTのONO膜13内の電子がトンネル現象によりNウェル12に移動してデータが消去される。この場合、第1のメモリセルMC1の選択トランジスタにはチャネルが形成されるが、ビット線BLが0Vなので、そのチャネルは0Vとなる。
次に、選択トランジスタSTのゲート絶縁膜17aを周辺回路領域の5V用NMOSFETt1のゲート絶縁膜38よりも薄く形成する工程を説明する。
なお、本実施形態のメモリセルは、図1に示した回路のメモリセルとして適用される。
図32は、本発明の第6実施形態に係る半導体装置であるフラッシュメモリのメモリセルを示す断面図である。図32において、図2と同じ符号は同じ要素を示している。
図32に示すメモリセルMCは、n型のメモリトランジスタMTとn型の選択トランジスタSTを有し、選択トランジスタSTはビット線BLに接続され、メモリトランジスタMTはソース線SLに接続されている。
従って、メモリトランジスタMTの書き込み状態がビット線BLの寄生容量の変動に影響を与えることを防止している。
これにより、n型ソース領域75とPウェル72のpn接合部でアバランシェブレークダウンにより発生した電子が、ONO膜13のシリコン窒化膜13bに注入される。この結果、メモリトランジスタMTの閾値が正の値になる。
この時、選択用ゲート電極78、ビット線BLの電圧はそれぞれ0Vであり、選択トランジスタSTのチャネル領域には電流は流れない。また、選択されないメモリセルに接続されるソース線SLの電圧は0Vであり、アバランシェブレークダウンによる電子は発生しない。
これにより選択されたメモリセルMCにおいて、選択用ゲート電極78の下方にチャネルが形成され、また、n型ドレイン領域79とn型ソース領域75の間に電位差が生じる。
まず、第1実施形態と同様な方法により、メモリセルアレイ領域において、行方向に延びる複数本のワード線WL1、WL2を形成する。ワード線WL1、WL2の一部は、図
32に示した選択用ゲート電極78とメモリ用ゲート電極74となる。ワード線WL1、WL2は、メモリトランジスタ形成領域では、図19cの平面図に示すように、ワード線がONO膜13に重なった状態となる。
また、第1実施形態と同様な方法により、周辺回路領域のうち、5V用NMOSFET領域35a、5V用PMOSFET領域35b、5V用低閾値NMOSFET領域35c、1.8V用NMOSFET領域35d及び1.8V用PMOSFET領域35eのそれぞれに、ゲート電極51g、52g、53g、54g、55g、その他の配線を形成する。
まず、メモリセルアレイ領域のワード線WL1、WL2及びサイドウォール20をマスクに使用して、Pウェル72にn型不純物としてヒ素をイオン注入する。これにより、活性領域34では、隣接する2つの選択トランジスタSTで共用する第n型ドレイン領域79のn型高濃度不純物拡散領域79bが形成され、これと同時に、隣接する2つのメモリトランジスタMTで共用するn型ソース領域75のn型高濃度不純物拡散領域75bが形成される。
その後、周辺回路領域のNウェル42a、42bでは、ゲート電極52g、55gの両側にソース/ドレイン領域のp型高濃度不純物拡散領域52c、52d、55c、55dが形成される。
以上のようなn型不純物とp型不純物のイオン注入する際には、イオン注入をしない領域をフォトレジストによって覆う。
なお、以上のようにイオン注入された不純物はアニールにより活性化される。
まず、1つのメモリセルMCdを消去する場合には、ビット線BL、ソース線SL、ワード線、Nウェル12に表4に示す値の電圧を印加する。なお、表4に括弧で示す値は、非選択線の電圧を示している。
従って、選択されたメモリトランジスタMTのチャネル領域とワード線WL1の電位差は−10Vになる。これにより、電子がONO膜13からチャネル側にトンネルし、メモリセルMCdのデータが消去される。
1つのメモリセルMCdを消去する場合には、ビット線BL、ソース線SL、ワード線WL1、WL2、Nウェル12のそれぞれに表5に示す値の電圧を印加する。なお、表5に括弧で示す値は、非選択線の電圧を示している。
以上のことから、図41に示すように、メモリセルMCの選択トランジスタSTのドレイン領域を直接にビット線BLに接続する場合であっても、メモリセルMCのデータを個別に消去することが可能なる。
図42は、本発明の第9実施形態に係る半導体装置を構成するメモリセルアレイの回路図である。図42において、図1と同じ符号は同じ要素を示している。
図42において、メモリセルMCは、縦横に複数配置され、例えば行方向にn個、列方向にm個で配置されている。
それぞれのメモリセルMCは、メモリトランジスタMTと選択トランジスタSTを有し、第1〜第6実施形態のいずれかに示した構造を有している。なお、以下の説明では、図2に示した構造を含むメモリセルMCを例に挙げて説明する。
2つのONO膜86、87は、同層に形成され、それぞれ厚さ4nmの下側シリコン酸化膜86a、87a、厚さ5nmのシリコン窒化膜86b、87b及び厚さ4nmの上側シリコン酸化膜86c、87cを順に形成して構成されている。
なお、ゲート絶縁膜83a、83bの膜厚は例えば10nmである。
まず、図44Aに示すように、シリコン基板81の素子分離領域にSTI98を形成する。素子分離領域は、複数のストライプ状の活性領域99を挟む領域に配置される。
STI98は、例えば第1実施形態のSTI36と同じ方法により形成される。さらに、第1実施形態と同様な方法により、シリコン基板81の活性領域99にn型不純物を導入してNウェル82を形成する。
第2配線111は、略H字型の平面形状を有していて、第2導電性パッド112の側方で隣接する2本のワード線WL1を跨ぎ、さらに、跨いだ場所に最も近い斜め方向の2つの第2ビアプラグ110を電気的に接続する構造となっている。
また、第4導電性パッド126は、第1グループの第6ビアホール122の上に形成され、第6ビアプラグ124を介して残りの第2配線111に電気的に接続される。さらに
、第5導電性パッド125は、第5ビアプラグ123を介してソース分岐線SLdである第3配線118a、118bに接続される。
次に、第4、第5導電性パッド126、125と第1ビット線BL1を覆う第5層間絶縁膜127を形成する。
これにより、第7ビアプラグ130は、第4導電性パッド125、第5ビアプラグ123を介して第3配線(ソース分岐線)118a、118bに接続される。また、第8ビアプラグ131は、第5導電性パッド126、第6ビアプラグ124、第3導電性パッド119及び第3ビアプラグ116を介して第2配線(ビット分岐線)111に接続される。
第2ビット線BL2は、第1ビット線BL1の上方に平行に形成されるとともに、その側方の第8ビアプラグ131に接続される。
Claims (20)
- 第1メモリトランジスタと第1選択トランジスタを有する第1のメモリセルと、
第2メモリトランジスタと第2選択トランジスタを有する第2のメモリセルと、
前記第1メモリトランジスタのゲート電極と前記第2選択トランジスタのゲート電極に電気的に接続された第1ワード線と、
前記第2メモリトランジスタのゲート電極と前記第1選択トランジスタのゲート電極に電気的に接続された第2ワード線と、
前記第1メモリトランジスタのソース領域と前記第2メモリトランジスタのソース領域に電気的に接続された第1ソース線と、
を有することを特徴とする半導体装置。 - 前記第1選択トランジスタのドレイン領域に接続された第1ビット線と、
前記第2選択トランジスタのドレイン領域に接続された第2ビット線と
をさらに有することを特徴とする請求項1に記載の半導体装置。 - 前記第1のメモリセルは、前記第1メモリトランジスタと前記第1選択トランジスタの間に共通の第1のソース/ドレイン領域を有し、
前記第2のメモリセルは、前記第2メモリトランジスタと前記第2選択トランジスタの間に共通する第2のソース/ドレイン領域を有する
ことを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記第1、前記第2のソース/ドレイン領域は、前記第1、前記第2メモリトランジスタの前記ソース領域よりも不純物濃度が低いことを特徴とする請求項3に記載の半導体装置。
- 前記第1、前記第2メモリセルは、前記第1、前記第2のメモリトランジスタにアバランシェ書き込みを行う不揮発性メモリセルであることを特徴とする請求項1乃至4のいずれか1つに記載の半導体装置。
- 前記第1、前記第2メモリトランジスタのそれぞれの前記ゲート電極と半導体基板の間には電荷蓄積絶縁膜が形成されていることを特徴とする請求項1乃至請求項5のいずれか1つに記載の半導体装置。
- 前記第1、前記第2選択トランジスタのそれぞれの前記ゲート電極と半導体基板の間には、メモリ消去時に前記第1のワード線、前記第2のワード線と前記第1ソース線の間に印加される電圧よりも低い耐圧のゲート絶縁膜が形成されていることを特徴とする請求項1乃至請求項6のいずれか1つに記載の半導体装置。
- 前記第1、前記第2選択トランジスタのそれぞれの前記ゲート電極と半導体基板の間には、前記第1、前記第2選択トランジスタの前記ゲート電極に印加される読み出し用の電圧より高い耐圧のゲート絶縁膜が形成されていることを特徴とする請求項1乃至請求項6のいずれか1つに記載の半導体装置。
- 前記第1メモリセルは、前記第1選択トランジスタと前記第1メモリトランジスタの向きを交互に変えて直列に複数接続され、
前記第2メモリセルは、前記第1メモリセルの側方において、前記第2選択トランジスタと前記第2メモリトランジスタの向きを交互に変えて直列に複数接続されている
ことを特徴とする請求項1乃至請求項8のいずれか1つに記載の半導体装置。 - 第1メモリトランジスタと第1選択トランジスタからなる第1のメモリセルと、
第2メモリトランジスタと第2選択トランジスタからなる第2のメモリセルと、
第3メモリトランジスタと、前記第1選択トランジスタと共有する第1共有ドレイン領域を有する第3選択トランジスタからなる第3のメモリセルと、
第4メモリトランジスタと、前記第2選択トランジスタと共有する第2共有ドレイン領域を有する第4選択トランジスタからなる第4のメモリセルと、
前記第1メモリトランジスタのゲート電極と前記第2メモリトランジスタのゲート電極に電気的に接続された第1ワード線と、
前記第3メモリトランジスタのゲート電極と前記第4メモリトランジスタのゲート電極に電気的に接続された第2ワード線と、
前記第1メモリトランジスタのソース領域と、前記第4メモリトランジスタのソース領域に電気的に接続された第1ソース線と、
前記第2メモリトランジスタのソース領域に電気的に接続された第2ソース線と、
前記第3メモリトランジスタのソース領域に電気的に接続された第3ソース線と、
前記第1共有ドレイン領域に電気的に接続された第1ビット線と、
前記第2共有ドレイン領域に電気的に接続された第2ビット線と、
を有することを特徴とする半導体装置。 - 前記第1選択トランジスタのゲート電極と、前記第2選択トランジスタのゲート電極に電気的に接続された第1選択線と、
前記第3選択トランジスタのゲート電極と、前記第4選択トランジスタのゲート電極に電気的に接続された第2選択線と、
をさらに有することを特徴とする請求項10に記載の半導体装置。 - 前記第1、前記第2、前記第3及び前記第4メモリセルのそれぞれは、前記第1、前記第2、第3及び第4メモリトランジスタのそれぞれにアバランシェ書き込みを行う不揮発性メモリセルであることを特徴とする請求項10又は請求項11に記載の半導体装置。
- 前記第1、前記第2、前記第3及び前記第4メモリトランジスタのそれぞれの前記ゲート電極と半導体基板の間には電荷蓄積絶縁膜が形成されていることを特徴とする請求項10乃至請求項12のいずれか1つに記載の半導体装置。
- 前記第1、前記第2、前記第3及び前記第4メモリトランジスタのそれぞれの前記ゲート電極と半導体基板の間には、上と下から絶縁膜に挟まれたフローティングゲート電極が形成されていることを特徴とする請求項10乃至請求項13に記載の半導体装置。
- 前記第1のメモリセルは、前記第1メモリトランジスタと前記第1選択トランジスタの間に共通のソース/ドレイン領域を有し、
前記第2のメモリセルは、前記第2メモリトランジスタと前記第2選択トランジスタの間に共通のソース/ドレイン領域を有し、
前記第3のメモリセルは、前記第3メモリトランジスタと前記第3選択トランジスタの間に共通のソース/ドレイン領域を有し、
前記第4のメモリセルは、前記第4メモリトランジスタと前記第4選択トランジスタの間に共通するソース/ドレイン領域を有する
ことを特徴とする請求項10乃至請求項14のいずれか1つに記載の半導体装置。 - 前記ソース/ドレイン領域のそれぞれは、前記第1、前記第2、第3及び第4メモリトランジスタの前記ソース領域よりも不純物濃度が低いことを特徴とする請求項15に記載の半導体装置。
- 前記第1、前記第2、前記第3及び前記第4選択トランジスタのそれぞれの前記ゲート電極と半導体基板の間には、メモリ消去時に前記第1のワード線、前記第2のワード線と前記第1、第2、第3ソース線のいずれかの間に印加される電圧よりも低い耐圧のゲート絶縁膜が形成されていることを特徴とする請求項10乃至請求項16のいずれか1つに記載の半導体装置。
- 前記第1、前記第2、前記第3及び前記第4選択トランジスタのそれぞれの前記ゲート電極と半導体基板の間には、前記第1、前記第2、前記第3及び前記第4選択トランジスタの前記ゲート電極に印加される読み出し用の電圧よりも高い耐圧のゲート絶縁膜が形成されていることを特徴とする請求項10乃至請求項16のいずれか1つに記載の半導体装置。
- 前記第1ソース線に接続される2つの前記ソース領域は、前記第1、前記第2ワード線に対して斜め方向に配置されていることを特徴とする請求項1乃至請求項18のいずれか1つに記載の半導体装置。
- 前記ソース領域のそれぞれの下には、前記第ソース領域とは導電型の異なる不純物拡散領域が形成されていることを特徴とする請求項1乃至請求項19のいずれか1つに記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/056444 WO2009122560A1 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009122560A1 true JPWO2009122560A1 (ja) | 2011-07-28 |
JP5316532B2 JP5316532B2 (ja) | 2013-10-16 |
Family
ID=41134980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010505217A Expired - Fee Related JP5316532B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8014204B2 (ja) |
EP (2) | EP2264756B1 (ja) |
JP (1) | JP5316532B2 (ja) |
KR (1) | KR101383618B1 (ja) |
CN (1) | CN101983423B (ja) |
WO (1) | WO2009122560A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100078244A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | Otp 메모리 소자 및 otp 메모리 소자의 제조 방법 |
US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
JP2011124256A (ja) * | 2009-12-08 | 2011-06-23 | Renesas Electronics Corp | 半導体装置 |
KR101152446B1 (ko) * | 2010-12-08 | 2012-06-01 | 한양대학교 산학협력단 | 프린징 효과 및 정전차폐를 이용하는 플래시 메모리 |
US8559231B2 (en) * | 2011-03-08 | 2013-10-15 | Micron Technology, Inc. | Sense operation in a stacked memory array device |
US8928113B2 (en) * | 2011-04-08 | 2015-01-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout scheme and method for forming device cells in semiconductor devices |
CN102917178A (zh) * | 2012-10-22 | 2013-02-06 | 清华大学 | 一种浮栅型图像传感器的字线译码电路布局结构 |
JP6053474B2 (ja) * | 2012-11-27 | 2016-12-27 | 株式会社フローディア | 不揮発性半導体記憶装置 |
US9293468B2 (en) * | 2012-11-30 | 2016-03-22 | SK Hynix Inc. | Nonvolatile memory device |
KR101950357B1 (ko) * | 2012-11-30 | 2019-02-20 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
US9224474B2 (en) * | 2013-01-09 | 2015-12-29 | Macronix International Co., Ltd. | P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals |
KR20140099728A (ko) * | 2013-02-04 | 2014-08-13 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
CN104347634B (zh) * | 2013-07-30 | 2017-05-24 | 中芯国际集成电路制造(上海)有限公司 | 一种闪存存储单元阵列 |
US9236453B2 (en) | 2013-09-27 | 2016-01-12 | Ememory Technology Inc. | Nonvolatile memory structure and fabrication method thereof |
US9805806B2 (en) | 2015-10-16 | 2017-10-31 | Ememory Technology Inc. | Non-volatile memory cell and method of operating the same |
US11367731B2 (en) | 2017-11-24 | 2022-06-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Memory device and method of manufacturing the same |
WO2020262248A1 (ja) | 2019-06-28 | 2020-12-30 | 株式会社ソシオネクスト | 半導体記憶装置 |
CN112397516B (zh) * | 2019-08-13 | 2024-07-23 | 长鑫存储技术有限公司 | 反熔丝存储单元及其制作方法 |
US11424257B2 (en) | 2019-10-15 | 2022-08-23 | Ememory Technology Inc. | Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers |
US11581368B2 (en) * | 2020-06-18 | 2023-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device, integrated circuit device and method |
US11443819B2 (en) * | 2020-07-24 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device, integrated circuit device and method |
KR20220045628A (ko) * | 2020-10-06 | 2022-04-13 | 에스케이하이닉스 주식회사 | 3차원 메모리 장치 및 그 제조방법 |
TWI777662B (zh) * | 2021-07-09 | 2022-09-11 | 鈺成投資股份有限公司 | 可多次編寫記憶體的單元結構及其操作方法 |
CN114758955B (zh) * | 2022-06-13 | 2022-09-02 | 广州粤芯半导体技术有限公司 | 一种闪存结构及其制作方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4258378A (en) * | 1978-05-26 | 1981-03-24 | Texas Instruments Incorporated | Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor |
JP2713575B2 (ja) | 1987-05-09 | 1998-02-16 | 株式会社リコー | 複写装置 |
JP3143180B2 (ja) * | 1991-12-18 | 2001-03-07 | シチズン時計株式会社 | 半導体不揮発性記憶装置とその書き込み方法 |
US5557569A (en) * | 1993-10-12 | 1996-09-17 | Texas Instruments Incorporated | Low voltage flash EEPROM C-cell using fowler-nordheim tunneling |
KR100207968B1 (ko) * | 1994-05-12 | 1999-07-15 | 니시무로 타이죠 | 불휘발성 반도체 메모리와 그 제조방법 |
JP3564610B2 (ja) | 1994-07-26 | 2004-09-15 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JPH08255495A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100190089B1 (ko) | 1996-08-30 | 1999-06-01 | 윤종용 | 플래쉬 메모리장치 및 그 구동방법 |
JP3378879B2 (ja) | 1997-12-10 | 2003-02-17 | 松下電器産業株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
TW412861B (en) | 1998-02-27 | 2000-11-21 | Sanyo Electric Co | Non-volatile semiconductor memory |
JPH11251537A (ja) * | 1998-02-27 | 1999-09-17 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ |
JP3999900B2 (ja) * | 1998-09-10 | 2007-10-31 | 株式会社東芝 | 不揮発性半導体メモリ |
US6128219A (en) * | 1999-10-27 | 2000-10-03 | Stmicroelectronics, S.R.L. | Nonvolatile memory test structure and nonvolatile memory reliability test method |
WO2003003473A1 (fr) * | 2001-06-28 | 2003-01-09 | Hitachi, Ltd. | Cellule memoire a semi-conducteurs non volatile, memoire a semi-conducteurs et procede pour produire une memoire a semi-conducteurs non volatile |
JP3906177B2 (ja) * | 2002-05-10 | 2007-04-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100604850B1 (ko) * | 2003-05-20 | 2006-07-31 | 삼성전자주식회사 | 균일하지 않은 채널 유전막 두께를 갖는 이이피롬 셀 구조및 그 제조방법 |
JP2005116970A (ja) | 2003-10-10 | 2005-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP3901677B2 (ja) | 2003-10-14 | 2007-04-04 | 松下電器産業株式会社 | 不揮発性半導体記憶装置の駆動方法 |
JP2005183763A (ja) * | 2003-12-22 | 2005-07-07 | Toshiba Microelectronics Corp | 不揮発性メモリを含む半導体装置の製造方法 |
US7816728B2 (en) * | 2005-04-12 | 2010-10-19 | International Business Machines Corporation | Structure and method of fabricating high-density trench-based non-volatile random access SONOS memory cells for SOC applications |
US7349264B2 (en) * | 2005-12-28 | 2008-03-25 | Sandisk Corporation | Alternate sensing techniques for non-volatile memories |
-
2008
- 2008-03-31 EP EP08739557A patent/EP2264756B1/en not_active Not-in-force
- 2008-03-31 CN CN200880128431.9A patent/CN101983423B/zh not_active Expired - Fee Related
- 2008-03-31 JP JP2010505217A patent/JP5316532B2/ja not_active Expired - Fee Related
- 2008-03-31 EP EP10195176A patent/EP2312624B1/en not_active Not-in-force
- 2008-03-31 KR KR1020107020831A patent/KR101383618B1/ko active IP Right Grant
- 2008-03-31 WO PCT/JP2008/056444 patent/WO2009122560A1/ja active Application Filing
-
2010
- 2010-09-28 US US12/892,388 patent/US8014204B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110044112A1 (en) | 2011-02-24 |
CN101983423A (zh) | 2011-03-02 |
EP2264756A1 (en) | 2010-12-22 |
EP2264756A4 (en) | 2011-04-06 |
US8014204B2 (en) | 2011-09-06 |
EP2312624A1 (en) | 2011-04-20 |
JP5316532B2 (ja) | 2013-10-16 |
EP2264756B1 (en) | 2012-08-29 |
KR20100123727A (ko) | 2010-11-24 |
WO2009122560A1 (ja) | 2009-10-08 |
CN101983423B (zh) | 2014-03-26 |
KR101383618B1 (ko) | 2014-04-10 |
EP2312624B1 (en) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5316532B2 (ja) | 半導体装置 | |
US7910979B2 (en) | Nonvolatile semiconductor memory device | |
JP4908238B2 (ja) | 不揮発性半導体記憶装置 | |
JP4472934B2 (ja) | 半導体装置および半導体メモリ | |
JP4818061B2 (ja) | 不揮発性半導体メモリ | |
KR101144380B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2005012227A (ja) | 不揮発性メモリが内蔵された単一チップデータ処理装置及びその製造方法 | |
JPH1117035A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4405489B2 (ja) | 不揮発性半導体メモリ | |
CN102446921A (zh) | 非易失性存储器件及其制造方法 | |
KR100743513B1 (ko) | 반도체장치 및 그 제조방법 | |
JP5458526B2 (ja) | 半導体装置及びその製造方法 | |
JP2004095904A (ja) | メモリ集積回路装置の製造方法 | |
JP2009081202A (ja) | 半導体記憶装置及びその製造方法 | |
US11164881B2 (en) | Transistor device, memory arrays, and methods of forming the same | |
US20090242960A1 (en) | Semiconductor memory device and manufacturing method thereof | |
KR100953014B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005116582A (ja) | 半導体装置およびその製造方法 | |
JP3949749B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
JP2010147491A (ja) | 半導体記憶装置の製造方法 | |
JP2010212506A (ja) | 半導体記憶装置及びその製造方法 | |
JP2006196622A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
JP2010062369A (ja) | 半導体記憶装置 | |
JP2007012739A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP5817459B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5316532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |