JPWO2007049476A1 - 試験装置、及び試験方法 - Google Patents

Abstract

被試験デバイスを試験する試験装置であって、被試験デバイスに試験パターンを入力するパターン発生部と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、被試験デバイスに電源電力を供給する電源装置と、被試験デバイスが消費する消費電流の変動により生じる被試験デバイスに印加される電源電圧の変動を補償するべく、消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定部とを備える試験装置を提供する。

Description

本発明は、半導体回路等の被試験デバイスを試験する試験装置、及び試験方法に関する。特に本発明は、被試験デバイスに供給する電源電力の変動を補償する試験装置及び試験方法に関する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願２００５−３１３３３５ 出願日 ２００５年１０月２７日

半導体回路等の被試験デバイスを試験する場合、被試験デバイスを駆動するための電源電力を供給する。例えば、試験装置が備える電源装置は、電源配線を介して被試験デバイスに電源電力を供給する。

しかし、ＣＭＯＳ回路等の被試験デバイスにおいては、被試験デバイスが有する素子の動作率が変動することにより、消費電流が変動する。この場合、電源装置と被試験デバイスとを接続する電源配線のインピーダンス、被試験デバイス内部の電源配線のインピーダンス、又は電源装置の出力インピーダンスにより、消費電流の変動に伴い、被試験デバイスの回路に供給される電源電圧の電圧降下量が変動する。

係る電源電圧の変動が生じた場合、被試験デバイスの試験を精度よく行うことができない。このような問題に対し、従来の試験装置は、電源電圧の変動を検出して電源装置にフィードバックし、当該変動を補償する電源電圧を生成している。現在、関連する特許文献等は認識していないので、その記載を省略する。

しかし、上述した試験装置は、電源電圧を生成する電源装置に、電源電圧の変動をフィードバックしているので、電源配線及びフィードバック経路等の抵抗成分及び容量成分等による時定数の大きさにより、電源電圧の変動に高速に追従して補償することができない。例えば、上述した試験装置におけるフィードバックの速度は、数十ＫＨｚ以下である。

これに対し、試験パターンに依存して変動する被試験デバイスの電源電圧の変動は、数十ＭＨｚ以上であり、上述した試験装置では、このように高速に遷移する電源電圧の変動に追従することが困難である。

このため本発明の一つの側面においては、上述した課題を解決することのできる試験装置、及び試験方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに試験パターンを入力するパターン発生部と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、被試験デバイスに電源電力を供給する電源装置と、被試験デバイスが消費する消費電流の変動により生じる被試験デバイスに印加される電源電圧の変動を補償するべく、消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定部とを備える試験装置を提供する。

パターン発生部は、被試験デバイスの実試験時に入力するべき複数の試験パターンを被試験デバイスに順次入力し、設定部は、それぞれの試験パターン毎に、電源電圧の変動量を検出し、検出した電源電圧の変動量のうちの最大値に基づいて、負荷変動補償回路における電流範囲を設定してよい。

パターン発生部は、電源電圧の変動量を最大とするべく予め定められた試験パターンを被試験デバイスに入力し、設定部は、当該試験パターンが被試験デバイスに入力された場合における、電源電圧の変動を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定してよい。

パターン発生部は、被試験デバイスの実試験前に、試験パターンを被試験デバイスに入力し、設定部は、被試験デバイスの実試験前に、負荷変動補償回路における電流範囲を設定してよい。

パターン発生部は、被試験デバイスの実試験後に、判定部の判定結果における被試験デバイスの不良率が所定の基準値より高い場合に、電源電圧の変動を測定するべく、試験パターンを被試験デバイスに入力し、設定部は、当該試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量に基づいて、負荷変動補償回路における電流範囲を設定してよい。

パターン発生部は、試験パターンを被試験デバイスに繰り返し入力し、設定部は、パターン発生部が試験パターンを被試験デバイスに入力する毎に、負荷変動補償回路における電流範囲を変更し、負荷変動補償回路に、それぞれの電流範囲に応じた補償電流を生成させる負荷制御部と、電流範囲毎に、電源電圧の変動を計測する計測部とを有し、負荷制御部は、計測部が計測した電源電圧の変動量が最小となる電流範囲を、被試験デバイスの実試験時に負荷変動補償回路に設定してよい。

計測部は、被試験デバイスに入力される試験パターン毎、又は試験パターンのアドレスブロック毎に、被試験デバイスの電源電圧波形を測定し、測定したそれぞれの電源電圧波形に基づいて、電源電圧の最大値と最小値とを比較することにより、電源電圧の変動量を試験パターン毎に検出してよい。

負荷変動補償回路は、被試験デバイスに供給される電源電圧の単位変動量に対して所定の第１変動量で遅延量が変動し、与えられるクロック信号を遅延させる第１遅延回路部と、被試験デバイスに供給される電源電圧の単位変動量に対して、第１変動量より大きい第２変動量で遅延量が変動し、与えられるクロック信号を遅延させる、第１遅延回路部と並列に設けられた第２遅延回路部と、被試験デバイスと並列に設けられ、電源配線の少なくとも一部を被試験デバイスと共通にする負荷回路と、第１遅延回路部が出力するクロック信号と、第２遅延回路部が出力するクロック信号との位相差を検出し、当該位相差に基づいて負荷回路が消費する消費電流量を、設定部が設定する電流範囲において、階調数で調整する位相検出部とを有してよい。

設定部は、電源電圧を計測する計測部を有し、計測部は、被試験デバイスに供給される電源電圧に応じた周波数のクロック信号を出力する発振器と、クロック信号の周波数を測定する周波数測定部と、周波数測定部が測定した周波数に基づいて、電源電圧を算出する電圧算出部とを有してよい。

本発明の第２の形態においては、内部回路が消費する消費電流の変動により生じる内部回路に印加される電源電圧の変動を補償するべく、消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験装置であって、被試験デバイスに試験パターンを入力するパターン発生部と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、被試験デバイスに電源電力を供給する電源装置と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定部とを備える試験装置を提供する。

本発明の第３の形態においては、被試験デバイスを試験する試験方法であって、被試験デバイスに試験パターンを入力するパターン発生段階と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定段階と、被試験デバイスに電源電力を供給する電源段階と、被試験デバイスが消費する消費電流の変動により生じる被試験デバイスに印加される電源電圧の変動を補償するべく、消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償段階と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償段階における電流範囲を設定する設定段階とを有する試験方法を提供する。

本発明の第４の形態においては、内部回路が消費する消費電流の変動により生じる内部回路に印加される電源電圧の変動を補償するべく、消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験方法であって、被試験デバイスに試験パターンを入力するパターン発生段階と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定段階と、被試験デバイスに電源電力を供給する電源段階と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定段階とを備える試験方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る試験装置１００の構成の一例を示す図である。 被試験デバイス２００の電源電圧波形の一例を示す図である。 電源電圧変動の補償の一例を説明する図である。図３（ａ）は、従来の試験装置における電源電圧変動の補償を示し、図３（ｂ）は、図１に示した試験装置１００における電源電圧変動の補償の一例を示す。 試験装置１００の動作の一例を示すフローチャートである。 試験装置１００の動作の他の例を示すフローチャートである。 試験装置１００の構成の他の例を示す図である。 負荷変動補償回路４０の構成の一例を示す図である。 第１遅延回路部４２−１及び第２遅延回路部４２−２における、電源電圧と遅延量との関係の一例を示す図である。 負荷変動補償回路４０の構成の他の例を示す図である。 図９において説明した負荷変動補償回路４０の動作の一例を説明するタイミングチャートである。 第１遅延回路部４２−１及び第２遅延回路部４２−２における各段の遅延素子が出力するクロック信号の遅延時間を示す図である。 負荷器５４の構成の一例を示す図である。 計測部３０の構成の一例を示す図である。

符号の説明

１０・・・パターン発生部、１２・・・波形成形部、１４・・・タイミング発生部、１６・・・判定部、１８・・・電源装置、２０・・・設定部、２４・・・負荷制御部、２５・・・インピーダンス成分、２６・・・分岐電源配線、２９・・・主電源配線、３０・・・計測部、３１・・・電源配線、３２・・・フィルタ部、３４・・・発振器、３６・・・周波数測定部、３８・・・電圧算出部、４０・・・負荷変動補償回路、４２・・・遅延回路部、４４・・・位相検出部、４６・・・負荷回路、４８・・・第１遅延素子、５０・・・第２遅延素子、５２・・・位相比較器、５４・・・負荷器、５７・・・位相差生成部、５９・・・可変遅延回路、１００・・・試験装置、１０８、１１０・・・トランジスタ、１９８・・・ロジック回路、２００・・・被試験デバイス

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体回路等の被試験デバイス２００を試験する装置であって、パターン発生部１０、波形成形部１２、タイミング発生部１４、判定部１６、電源装置１８、設定部２０、及び負荷変動補償回路４０を備える。

パターン発生部１０は、被試験デバイス２００を試験する試験パターンを生成し、波形成形部１２を介して被試験デバイス２００に入力する。例えば、パターン発生部１０は、使用者等により予め与えられる試験プログラムに基づいて、複数の試験パターンを被試験デバイス２００の実試験時に順次生成する。試験パターンは、例えばデジタルデータにより表されるパターンである。被試験デバイス２００の実試験とは、例えば所定の試験パターンを被試験デバイスに入力した場合に被試験デバイスが出力する信号と、期待値信号とを比較することにより、被試験デバイス２００の機能が正常であるかを試験する機能試験、被試験デバイス２００の動作速度を試験する実時間試験等を指す。

波形成形部１２は、パターン発生部１０から与えられる試験パターンに基づいて、被試験デバイス２００に入力する信号を成形する。例えば、波形成形部１２は、タイミング発生部１４から与えられるタイミングクロックに応じて、試験パターンのデジタルデータに応じた電圧値を示す信号を成形する。

判定部１６は、被試験デバイス２００の出力信号に基づいて、被試験デバイス２００の良否を判定する。例えば、判定部１６は、パターン発生部１０から与えられる期待値信号と、被試験デバイス２００の出力信号とを比較することにより、被試験デバイス２００の良否を判定する。また、判定部１６は、タイミング発生部１４から与えられるタイミングクロックに応じて、当該比較を行ってよい。

電源装置１８は、被試験デバイス２００を駆動する電源電力を、被試験デバイス２００に供給する。負荷変動補償回路４０は、被試験デバイス２００の消費電流の変動により生じる、被試験デバイス２００に印加される電源電圧の変動を補償する。例えば、負荷変動補償回路４０は、電源装置１８と被試験デバイス２００とを接続する電源配線から分岐して接続され、当該電源配線から補償電流を引き込む。つまり、負荷変動補償回路４０が、被試験デバイス２００の消費電流の変動に応じた補償電流を消費することにより、電源配線を伝送する電源電流を略一定とし、電源配線における電源電圧の電圧降下を略一定とすることができる。

このような構成により、被試験デバイス２００の実試験時における消費電流の変動を補償し、且つ被試験デバイス２００に印加される電源電圧の変動を補償することができる。負荷変動補償回路４０は、被試験デバイス２００の電源入力端子の近傍において、電源配線から分岐して接続されることが好ましい。被試験デバイス２００の近傍に負荷変動補償回路４０を設けることにより、電源電圧の変動に高速に追従することができる。

また、負荷変動補償回路４０は、予め定められた階調数で補償電流を生成し、被試験デバイス２００に供給される電源電圧の変動を補償する。当該階調数は、例えば負荷変動補償回路４０の回路構成により定まる。

しかし、電源電圧の変動量は、入力される試験パターン、デバイスの特性等により一定とはならない。このため、負荷変動補償回路４０が生成する補償電流の階調数、設定分解能、可変範囲が一定であると、電源電圧の変動量によっては、高精度に補償することができない場合がある。これに対し、本例における試験装置１００は、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路４０における補償電流の分解能及び可変量（電流範囲）を設定する設定部２０を有する。

設定部２０は、負荷変動補償回路４０における当該電流範囲、及び電流補償の分解能を設定する。ここで、負荷変動補償回路４０における電流補償の階調数は一定であるので、設定部２０は、当該電流範囲又は当該分解能のいずれかを定めることにより、当該電流範囲及び当該分解能の双方を設定してよい。また、設定部２０は、被試験デバイス２００に供給される電源電圧の変動の最大値に基づいて、当該電流範囲及び当該分解能を定める。例えば、当該電流範囲の最大値の補償電流を生成した場合に補償される電源電圧の変動量と、電源電圧の変動の最大値とが略同一となるように定めることにより、一定の階調数が定められた負荷変動補償回路４０に、より精度よく補償電流を生成させ、電源電圧の変動を補償させることができる。

設定部２０は、計測部３０、及び負荷制御部２４を有する。計測部３０は、当該試験パターンが被試験デバイス２００に供給された場合に、被試験デバイス２００に印加される電源電圧の、予め定められた基準電圧からの変動量を計測する。ここで基準電圧とは、被試験デバイス２００に印加されるべく、仕様等により予め定められた定格電圧であってよく、また、試験プログラムにおいて当該試験パターンの前に生成されるべき試験パターンを、被試験デバイス２００に印加した場合の電源電圧であってもよい。

負荷制御部２４は、計測部３０が計測した電源電圧の変動量に基づいて、負荷変動補償回路４０における電流範囲及び分解能を設定する。負荷制御部２４は、前述したように、当該電流範囲の最大値の補償電流を生成した場合に補償される電源電圧の変動量と、電源電圧の変動の最大値とが略同一となるように電流範囲及び分解能を定めてよい。このような構成により、一定の階調数が定められた負荷変動補償回路４０に、より精度よく補償電流を生成させ、電源電圧を補償させることができる。

上述した負荷変動補償回路４０の設定は、例えば被試験デバイス２００の実試験前に行ってよい。被試験デバイス２００の実試験時に、複数の試験パターンを入力する場合、パターン発生部１０は、負荷変動補償回路４０の設定時において、当該複数の試験パターンを被試験デバイスに順次入力する。

計測部３０は、それぞれの試験パターン毎に、被試験デバイス２００に印加される電源電圧の変動量を検出してよい。例えば計測部３０は、被試験デバイス２００に入力される試験パターン毎に、被試験デバイス２００の電源電圧波形を測定し、測定したそれぞれの電源電圧波形に基づいて、電源電圧の最大値と最小値とを比較することにより、電源電圧の変動量を試験パターン毎に検出してよい。また、負荷制御部２４は、検出した電源電圧の変動量のうちの最大値に基づいて、負荷変動補償回路４０における電流範囲及び分解能を設定してよい。このような設定を行うことにより、電源電圧の変動を精度よく補償することができる。

また、パターン発生部１０は、被試験デバイス２００の実試験前に、被試験デバイス２００の電源電圧の変動量を最大とするべく予め定められた試験パターンを被試験デバイス２００に入力してよい。例えば、当該試験パターンは、試験パターンが被試験デバイス２００に供給された場合における、被試験デバイス２００が有する素子群の動作率により定まる消費電流を算出することにより設定することができる。

この場合、計測部３０は、当該試験パターンが被試験デバイス２００に入力された場合における、被試験デバイス２００の電源電圧の変動を検出する。そして、負荷制御部２４は、検出した変動量に基づいて、被試験デバイス２００の実試験前に、負荷変動補償回路４０における電流範囲及び分解能を設定する。

また、負荷変動補償回路４０の設定は、例えば被試験デバイス２００の実試験後に、判定部１６における被試験デバイス２００の不良率が所定の基準値より高い場合に行ってもよい。この場合、パターン発生部１０は、被試験デバイス２００の電源電圧の変動を測定するべく、上述した複数の試験パターン又は予め定められた試験パターンを、被試験デバイス２００に入力する。そして、設定部２０は、上述したように、負荷変動補償回路４０における電流範囲及び分解能を設定する。そして、試験装置１００は、被試験デバイス２００の実試験を再度行う。このような制御により、負荷変動補償回路４０の設定が最適化されていないことによる、被試験デバイス２００の良否の誤判定を低減することができる。

上述した、負荷変動補償回路４０の設定時、及び被試験デバイス２００の実試験時におけるパターン発生部１０及び設定部２０の動作は、試験装置１００を制御する制御手段が行ってよい。

図２は、被試験デバイス２００の電源電圧波形の一例を示す図である。図２において横軸は、被試験デバイス２００に印加される試験パターンのアドレスブロックを示し、縦軸は、電源電圧の電圧値を示す。

パターン発生部１０は、複数の試験パターンを順次生成し、被試験デバイス２００に順次入力する。また、それぞれの試験パターンは、それぞれ複数のアドレスブロックに分割される。図２に示した例では、それぞれの試験パターンは、５個のアドレスブロックに分割される。

前述したように、計測部３０は、それぞれの試験パターン毎に、被試験デバイス２００に印加される電源電圧の変動量を検出してよい。また、計測部３０は、それぞれのアドレスブロック毎に、被試験デバイス２００に印加される電源電圧の変動量を検出してもよい。計測部３０が、試験パターン毎、又はアドレスブロック毎のいずれで電源電圧の変動を検出するかは、使用者が予め定めてよい。

図３は、電源電圧変動の補償の一例を説明する図である。図３（ａ）は、負荷変動補償回路４０の設定を最適化していない場合の補償を示し、図３（ｂ）は、負荷変動補償回路４０の設定を最適化した場合の補償の一例を示す。また、図３において横軸は時間、又は被試験デバイス２００に印加される試験パターン若しくはアドレスブロックを示し、縦軸は被試験デバイス２００に供給される電源電圧の電圧値を示す。

負荷変動補償回路４０は、図３において実線で示す電源電圧の変動に応じて、図３において丸印で示すように所定の応答周期で当該変動を補償する電流を生成する。負荷変動補償回路４０が生成する補償電流により補償される電圧の波形は、電源電圧の変動波形に応じた波形となることが好ましい。

しかし、負荷変動補償回路４０の設定を最適化していない場合、図３（ａ）に示すように、電源電圧の変動量に対して、補償可能な電圧範囲が大きい場合、電源電圧の補償に使用されない補償電流の階調が生じ、電源電圧の補償に用いられる階調数が減少してしまう。このため、図３（ａ）に示すように、歪みの大きい波形で電源電圧を補償することとなる。

これに対し、負荷変動補償回路４０の設定を最適化した場合、電源電圧の変動の最大値に応じて、適切な補償電流の電流範囲及び分解能を設定することができるので、予め定められた補償の階調数を有効に利用することができる。このため、電源電圧の変動をより精度よく補償することができる。

図４は、試験装置１００の動作の一例を示すフローチャートである。本例においては、被試験デバイス２００の実試験後に、負荷変動補償回路４０の設定を最適化する場合について説明する。

まず、試験装置１００は、複数の被試験デバイス２００の実試験を行う（Ｓ２００）。Ｓ２００で試験される複数の被試験デバイス２００は、同一の設計により製造されたデバイスであってよい。

次に、被試験デバイス２００の実試験において、被試験デバイス２００の不良率が、所定の基準値より高いか否かを判定する（Ｓ２０２）。Ｓ２０２における判定は、試験装置１００を制御する制御手段が行ってよく、また試験装置１００の使用者が行ってもよい。制御手段又は使用者は、Ｓ２０２における判定結果を試験装置１００に通知する。

実試験における不良率が基準値より小さい場合、試験装置１００は、被試験デバイス２００の試験を終了する。また、実試験における不良率が基準値より大きい場合、試験装置１００は、負荷変動補償回路４０の設定を最適化する処理（Ｓ２０４〜Ｓ２１０）を行う。

負荷変動補償回路４０の設定を最適化する場合、まず、設定部２０が負荷変動補償回路４０における電流範囲及び分解能を設定する（Ｓ２０４）。Ｓ２０４においては、電流範囲及び分解能を所定の値ずつ増加させてよい。

次に、パターン発生部１０は、試験パターンを被試験デバイス２００に入力する（Ｓ２０６）。そして、計測部３０は、当該試験パターンが被試験デバイス２００に入力された場合における、電源電圧の変動量を計測する（Ｓ２０８）。上述したように、当該試験パターンは、電源電圧の変動量を最大とするべく予め設定された試験パターンであってよい。また、複数の試験パターンを被試験デバイス２００に入力する場合、それぞれの試験パターン毎に、Ｓ２０６及びＳ２０８の処理を行い、試験パターン毎の電源電圧の変動量を計測してよい。

次に、設定部２０は、計測した変動量に基づいて、Ｓ２０４において設定した補償量（電流範囲及び分解能）が最適であるか否かを判定する（Ｓ２１０）。Ｓ２１０においては、Ｓ２０８において計測した電源電圧の変動量が最小となったときに、Ｓ２０４において設定した補償量が最適であると判定してよい。例えば、負荷変動補償回路４０における可能補償量が、補償されるべき電源電圧の変動量の最大値より小さい場合において、Ｓ２０４において可能補償量を徐々に増加させた場合、補償された後の電源電圧の変動量は徐々に小さくなる。そして、ある補償量において、電源電圧の変動量はゼロに近づき、ほぼ変化しなくなる。設定部２０は、当該補償量を最適値として判定してよい。

また、設定部２０は、Ｓ２０８において計測した変動量が、所定の基準値より小さくなった場合に、対応する補償量を最適値として判定してもよい。また、設定部２０は、補償量を可変範囲の全範囲にわたって変化させ、電源電圧の変動が最小となる補償量を検出してもよい。また、Ｓ２０６及びＳ２０８において、複数の試験パターンに対して電源電圧の変動量を計測する場合、当該変動量の平均値が最小となる補償量が最適であると判定してよい。

また、Ｓ２０４において設定した補償量が最適でないと判定した場合、Ｓ２０４からＳ２０８の処理を繰り返す。即ち、設定部２０は、負荷変動補償回路４０における補償量を順次変更し、パターン発生部１０は、設定部２０が補償量を設定する毎に、複数の試験パターン又は予め定められた試験パターンを繰り返し被試験デバイス２００に入力する。

そして、設定部２０は、負荷変動補償回路４０の補償量を変更する毎に、負荷変動補償回路４０により補償された後の電源電圧の変動量を計測する。そして、設定部２０は、補償された後の電源電圧の変動量が最小となる最適な補償量を検出し、最適な補償量を設定した状態で、被試験デバイス２００の実試験を行う。このような処理により、被試験デバイス２００の電源電圧の変動を高速且つ精度よく補償することができ、被試験デバイス２００の良否を精度よく判定することができる。

図５は、試験装置１００の動作の他の例を示すフローチャートである。本例においては、被試験デバイス２００の実試験（Ｓ２００）を行う前に、負荷変動補償回路４０の設定を最適化する処理（Ｓ２０４からＳ２１０）を行う。それぞれの処理における試験装置１００の動作は、図４において説明した処理と同一である。このような処理により、実試験前に負荷変動補償回路４０の設定を最適化し、精度のよく被試験デバイス２００を試験することができる。

図６は、試験装置１００の構成の他の例を示す図である。本例においては、図１に関連して説明した負荷変動補償回路４０を、被試験デバイス２００が有する。即ち、本例における試験装置１００は、負荷変動補償回路４０を備えない点を除き、図１に関連して説明した試験装置１００と同一の構成及び機能を有する。

被試験デバイス２００は、例えば複数のブロックに分割されたロジック回路１９８（内部回路）と、複数のロジック回路１９８に対応して設けられた複数の負荷変動補償回路４０を備える。それぞれの負荷変動補償回路４０は、対応するロジック回路１９８と電源配線の少なくとも一部を共通として設けられる。本例において負荷変動補償回路４０は、外部の電源装置１８から与えられる電源電力をロジック回路１９８に伝送する、被試験デバイス２００の内部に設けられた電源配線から分岐して設けられる。

また、被試験デバイス２００は、負荷変動補償回路４０と、試験装置１００に設けられた負荷制御部２４とを電気的に接続する端子を備える。負荷制御部２４は、図１に関連して説明した負荷制御部２４と同様に、それぞれの負荷変動補償回路４０の電圧補償の電圧範囲及び分解能を設定する。

このような構成により、被試験デバイス２００に内蔵された負荷変動補償回路４０に対して、試験プログラムに応じて電圧補償の電圧範囲及び分解能を適切な値に設定することができる。被試験デバイス２００において、負荷変動補償回路４０の設定値を書き換え不可なアンチヒューズ方式で設定する場合、試験装置は、当該設定を被試験デバイス２００に書き込むことが好ましい。これにより、被試験デバイス２００は、出荷後に実装された状態であっても、精度よく動作することができる。

また、図１及び図６に示した試験装置１００は、被試験デバイス２００が誤動作しない電源電圧の変動量を検出することもできる。例えば、電源電圧を補償する場合に生成するべき補償電流に対して符号が逆転した補償電流を生成することにより、通常の電源電圧の変動量より大きい電源電圧の変動を、被試験デバイス２００に与えることができる。このため、補償電流の符号及び補償電流の絶対値を制御することにより、被試験デバイス２００に印加される電源電圧を所望の値に設定することができる。

例えば、負荷変動補償回路４０が生成する補償電流値を徐々に変化させ、被試験デバイス２００に印加される電源電圧を徐々に変化させながら、被試験デバイス２００の機能試験を行い、被試験デバイス２００が誤動作する電源電圧の変動量を検出する。このような制御により、被試験デバイス２００に対して、電源電圧変動をどの程度に押さえ込めば、被試験デバイス２００が誤動作しないかを評価することができる。

図７は、負荷変動補償回路４０の構成の一例を示す図である。負荷変動補償回路４０は、電源装置１８から被試験デバイス２００に電源電力を供給する電源配線３１から分岐して設けられる。電源装置１８は、正出力端子及び負出力端子を有し、それぞれ正電源配線３１−１及び負電源配線３１−２を介して、被試験デバイス２００の正電源入力端子及び負電源入力端子に接続される。

また、電源配線３１は、被試験デバイス２００の電源入力端子の近傍において、主電源配線（２９−１及び２９−２、以下２９と総称する）、及び分岐電源配線（２６−１及び２６−２、以下２６と総称する）に分岐する。主電源配線２９は、電源装置１８と被試験デバイス２００とを接続し、被試験デバイス２００に電源電力を供給する。また分岐電源配線２６は、電源装置１８と負荷変動補償回路４０とを接続し、負荷変動補償回路４０に電源電力を供給する。

ここで、被試験デバイス２００の電源入力端子の近傍における分岐点は、例えば当該分岐点から被試験デバイス２００までの主電源配線２９のインピーダンスが略ゼロ、又は実質的に無視できる大きさとなる位置であってよい。少なくとも、電源装置１８から当該分岐点までの電源配線３１のインピーダンスより、当該分岐点から被試験デバイス２００までの主電源配線２９のインピーダンスが小さくなる位置となるように設けられる。また、分岐電源配線２６のインピーダンスも、略ゼロ又は実質的に無視できる大きさとなるように設けられることが好ましい。

負荷変動補償回路４０は、被試験デバイス２００に供給される電源電力の変動を補償する。本例において負荷変動補償回路４０は、第１遅延回路部４２−１、第２遅延回路部４２−２、位相検出部４４、及び負荷回路４６を有する。

第１遅延回路部４２−１は、被試験デバイス２００に供給される電源電圧の単位変動量に対して所定の第１変動量で遅延量が変動し、与えられるクロック信号を遅延させる。また、第２遅延回路部４２−２は、被試験デバイス２００に供給される電源電圧の単位変動量に対して、第１変動量より大きい第２変動量で遅延量が変動し、与えられるクロック信号を遅延させる。本例において第１遅延回路部４２−１及び第２遅延回路部４２−２は、分岐電源配線２６を介して電源電圧が与えられ、当該電源電圧の変動に応じて遅延量が変動する。

また、本例においては第２遅延回路部４２−２における第２変動量が、第１遅延回路部４２−１における第１変動量より大きい場合について説明するが、他の例においては、第１変動量が第２変動量より大きくてもよい。即ち、第１遅延回路部４２−１及び第２遅延回路部４２−２において、電源電圧の単位変動量に対する遅延量の変動量が異なっていればよい。第１変動量又は第２変動量のいずれが大きい場合であっても、負荷変動補償回路４０は等価な動作を行うことができる。

負荷回路４６は、被試験デバイス２００と並列に設けられ、電源配線の少なくとも一部を被試験デバイス２００と共通にする。本例において負荷回路４６は、電源配線３１を被試験デバイス２００と共通にし、分岐電源配線２６から電源電力を受け取る。

位相検出部４４は、第１遅延回路部４２−１が出力するクロック信号と、第２遅延回路部４２−２が出力するクロック信号との位相差を検出し、当該位相差に基づいて負荷回路４６が消費する消費電流量を制御する。例えば、負荷回路４６は、予め定められた消費電流を、分岐電源配線２６を介して消費するか否かを切り替え可能な回路であり、位相検出部４４は、第１遅延回路部４２−１が出力するクロック信号と、第２遅延回路部４２−２が出力するクロック信号とのいずれの位相が進んでいるかに基づいて、負荷回路４６に当該消費電流を消費させるか否かを切替させてよい。また、負荷回路４６は、消費電流量が変動可能な回路であり、位相検出部４４は、当該位相差に基づいて負荷回路４６における消費電流量を制御してもよい。

図８は、第１遅延回路部４２−１及び第２遅延回路部４２−２における、電源電圧と遅延量との関係の一例を示す図である。本例においては、第２変動量が、第１変動量より大きい場合について説明する。即ち、図８に示すように、電源電圧−遅延量特性の傾きが、第１遅延回路部４２−１より第２遅延回路部４２−２のほうが大きい場合について説明する。

第１遅延回路部４２−１及び第２遅延回路部４２−２における遅延量は、被試験デバイス２００に供給される電源電圧が所定の基準電圧となった場合に同一となるように設計される。例えば、第１遅延回路部４２−１は、図８の点線で示すように、電源電圧−遅延量特性の傾きが、第２遅延回路部４２−２より小さい遅延素子と、与えられるクロック信号を遅延時間ｔ０遅延させて当該遅延素子に入力する位相差生成部とを有する。位相差生成部における遅延時間ｔ０を制御することにより、所望の基準電圧で、第１遅延回路部４２−１及び第２遅延回路部４２−２における遅延量を略同一とすることができる。当該基準電圧は、例えば被試験デバイス２００に与えられるべき電源電圧と略等しい電圧であってよく、例えば被試験デバイス２００の定格電圧と略等しい電圧であってよい。

位相検出部４４は、第１遅延回路部４２−１が出力するクロック信号と、第２遅延回路部４２−２が出力するクロック信号との位相差が、予め定められた位相差となるように、負荷回路４６が消費する消費電流量を制御する。本例においては、位相検出部４４は、当該位相差が略ゼロとなるように、負荷回路４６が消費する消費電流量を制御する。

図８に示すように、当該位相差が略ゼロとなるのは、第１遅延回路部４２−１における遅延量と、第２遅延回路部４２−２における遅延量が略等しくなる場合である。即ち、位相検出部４４は、第１遅延回路部４２−１及び第２遅延回路部４２−２に与えられる電源電圧が、図８に示す所定の基準電圧となるように、負荷回路４６が消費する消費電流量を制御する。

例えば、被試験デバイス２００の消費電流量が減少した場合、電源配線３１のインピーダンス成分２５における電圧降下量は減少する。即ち、被試験デバイス２００に供給される電源電圧は基準電圧より大きくなる。この場合、図８に示すように第２遅延回路部４２−２における遅延量が、第１遅延回路部４２−１における遅延量より大きくなるので、第１遅延回路部４２−１が出力するクロック信号の位相は、第２遅延回路部４２−２が出力するクロック信号の位相より進む。

位相検出部４４は、第１遅延回路部４２−１が出力するクロック信号の位相が、第２遅延回路部４２−２が出力するクロック信号の位相より進んでいる場合に、負荷回路４６の消費電流量を増加させる。例えば、負荷回路４６をオン状態に制御し、所定の消費電流を消費させる。負荷回路４６は、電源配線３１を介して電源電流を受け取るので、このような制御により、電源配線３１に流れる電源電流量は増大する。これにより、被試験デバイス２００の消費電流の減少による電源電圧の増大を補償することができる。

また、被試験デバイス２００の消費電流量が増大した場合、同様に被試験デバイス２００に供給される電源電圧は基準電圧より小さくなる。この場合、第１遅延回路部４２−１が出力するクロック信号の位相は、第２遅延回路部４２−２が出力するクロック信号の位相より遅れる。

位相検出部４４は、第１遅延回路部４２−１が出力するクロック信号の位相が、第２遅延回路部４２−２が出力するクロック信号の位相より遅れている場合に、負荷回路４６の消費電流量を減少させる。例えば、負荷回路４６をオフ状態に制御し、消費電流量を略ゼロとする。これにより、被試験デバイス２００の消費電流の増大による電源電圧の減少を補償することができる。

本例における負荷変動補償回路４０によれば、上述したように、被試験デバイス２００の消費電流の変動による電源電圧変動を補償することができる。また、電源電圧の変動を電源装置１８にフィードバックせず、被試験デバイス２００の近傍に設けた負荷回路４６の消費電流を制御することにより、電源電圧変動を補償するので、負荷変動に高速に追従することができる。特に、負荷回路４６のオン又はオフを切り替えることで、電源電圧変動を補償することができるので、簡易な制御で負荷変動に高速に追従することができる。

図９は、負荷変動補償回路４０の構成の他の例を示す図である。本例における負荷変動補償回路４０は、図７において説明した負荷変動補償回路４０の構成に加え、位相差生成部５７を更に有する。また、本例における第１遅延回路部４２−１は、直列に接続されたｎ個（但しｎは自然数）の第１遅延素子（４８−１〜４８−ｎ、以下４８と総称する）を有する。また、本例における第２遅延回路部４２−２は、直列に接続されたｎ個の第２遅延素子（５０−１〜５０−ｎ、以下５０と総称する）を有する。また、位相検出部４４は、ｎ個の位相比較器（５２−１〜５２−ｎ、以下５２と総称する）を有し、負荷回路４６は、ｎ個の負荷器（５４−１〜５４−ｎ、以下５４と総称する）を有する。

複数の第１遅延素子４８は、縦続接続され、与えられるクロック信号を順次遅延させる。それぞれの第１遅延素子４８には、分岐電源配線２６から電源電圧（ＶＨ、ＶＬ）が与えられ、当該電源電圧に応じた遅延を生じさせる。それぞれの第１遅延素子４８における遅延量は略同一である。例えば、それぞれの第１遅延素子４８における遅延量は、図８において点線で示した遅延量をｎ分割した遅延量であってよい。それぞれの第１遅延素子における遅延量は、例えばｄ１×Ｖで与えられる。ここで、ｄ１は、第１遅延素子４８に与えられる電源電圧の単位変動量に対する遅延量の変動量を示し、例えば第１遅延素子４８に与えるバイアス電圧により制御される。また、Ｖは第１遅延素子４８に与えられる電源電圧を示す。

複数の第２遅延素子５０は、縦続接続され、与えられるクロック信号を順次遅延させる。それぞれの第２遅延素子５０には、分岐電源配線２６から電源電圧（ＶＨ、ＶＬ）が与えられ、当該電源電圧に応じた遅延を生じさせる。それぞれの第２遅延素子５０における遅延量は略同一である。例えば、それぞれの第２遅延素子５０における遅延量は、図８に示した第２遅延回路部４２−２の遅延量をｎ分割した遅延量であってよい。それぞれの第２遅延素子５０における遅延量は、例えばｄ２×Ｖで与えられる。ここで、ｄ２は、第２遅延素子５０に与えられる電源電圧の単位変動量に対する遅延量の変動量を示し、例えば第２遅延素子５０に与えるバイアス電圧により制御される。また、Ｖは第２遅延素子５０に与えられる電源電圧を示し、第１遅延素子４８に与えられる電源電圧と略同一である。また、第２遅延素子５０において、電源電圧の単位変動量に対する遅延量の変動量（ｄ２）は、第１遅延素子４８における当該単位変動量に対する遅延量の変動量（ｄ１）より大きい。

位相差生成部５７は、第１遅延回路部４２−１に入力されるクロック信号と、第２遅延回路部４２−２に入力されるクロック信号との間に、所定の位相差を生じさせる。本例において位相差生成部５７は、第１遅延回路部４２−１に入力されるクロック信号を遅延させる可変遅延回路５９−１、又は第２遅延回路部４２−２に入力されるクロック信号を遅延させる可変遅延回路５９−２の少なくともいずれかを有し、第１遅延回路部４２−１に入力されるクロック信号、又は第２遅延回路部４２−２に入力されるクロック信号のいずれかを所定の時間遅延させる。また、可変遅延回路５９の遅延量は、負荷変動補償回路４０に与えられる電源電圧によらず一定である。負荷変動補償回路４０は、一定の電源電圧を可変遅延回路５９に供給する手段を有することが好ましい。

本例において、位相差生成部５７は、被試験デバイス２００に与えられる電源電圧が所定の基準電圧となった場合に、第１遅延回路部４２−１における略中間段の第１遅延素子４８が出力するクロック信号の位相と、第２遅延回路部４２−２における略中間段の第２遅延素子５０が出力するクロック信号の位相とが、略同一となるように、第１遅延回路部４２−１又は第２遅延回路部４２−２に与えるクロック信号を遅延させる。例えば、第２遅延素子５０の遅延量が、第１遅延素子４８の遅延量より大きい場合、第１遅延回路部４２−１に入力するクロック信号を所定の時間遅延させる。

複数の位相比較器５２は、複数の第１遅延素子４８及び複数の第２遅延素子５０と対応して設けられる。それぞれの位相比較器５２は、対応する第１遅延素子４８、及び対応する第２遅延素子５０が出力するクロック信号の位相差を検出する。本例では、第１遅延回路部４２−１に与えられるクロック信号の位相が、第２遅延回路部４２−２に与えられるクロック信号の位相より遅れており、第２遅延素子５０の遅延量が第１遅延素子４８の遅延量より大きいので、第１遅延回路部４２−１及び第２遅延回路部４２−２において、いずれかの段数の遅延素子が出力するクロック信号において、位相関係が逆転する。

例えば、当該段数の遅延素子より上流の遅延素子においては、第１遅延素子４８が出力するクロック信号の位相が、第２遅延素子５０が出力するクロック信号の位相より遅れている。また、当該段数の遅延素子より下流の遅延素子においては、第１遅延素子４８が出力するクロック信号の位相が、第２遅延素子５０が出力するクロック信号の位相より進んでいる。このため、当該段数の遅延素子より上流の遅延素子に対応する位相比較器５２は、位相比較結果として例えばＨ論理の信号を出力し、当該段数の遅延素子以降の遅延素子に対応する位相比較器は、位相比較結果として例えばＬ論理の信号を出力する。

複数の負荷器５４は、複数の位相比較器５２と対応して設けられる。それぞれの負荷器５４は、対応する位相比較器５２の比較結果に応じて、所定の電流量を消費するか否かを切り替える。また、それぞれの負荷器５４は、被試験デバイス２００と並列に設けられ、電源配線の少なくとも一部を被試験デバイス２００と共通にする。本例において負荷器５４は、電源配線３１を被試験デバイス２００と共通にし、分岐電源配線２６から電源電力を受け取る。それぞれの負荷器５４における所定の電流量は、それぞれ同一であってよい。

本例において、それぞれの位相比較器５２は、対応する第１遅延素子４８が出力するクロック信号の位相が、対応する第２遅延素子５０が出力するクロック信号の位相より進んでいる場合に、対応する負荷器５４をオン状態に制御し、所定の電流量を消費させる。また、それぞれの位相比較器５２は、対応する第１遅延素子４８が出力するクロック信号の位相が、対応する第２遅延素子５０が出力するクロック信号の位相より遅れている場合に、対応する負荷器５４をオフ状態に制御し、消費電流量を略ゼロに制御する。

図１０は、図９において説明した負荷変動補償回路４０の動作の一例を説明するタイミングチャートである。本例において、位相差生成部５７は、第１遅延回路部４２−１に入力されるクロック信号の位相を、第２遅延回路部４２−２に入力されるクロック信号の位相に対して所定の時間Ｔ１遅らせて入力する場合について説明する。また、本例においては、第２遅延素子５０の遅延量が、第１遅延素子４８の遅延量より大きい場合について説明する。

まず、可変遅延回路５９−１及び可変遅延回路５９−２から、第１遅延回路部４２−１及び第２遅延回路部４２−２に対して、それぞれクロック信号が与えられる。上述したように、第１遅延回路部４２−１に入力されるクロック信号の位相は、第２遅延回路部４２−２に入力されるクロック信号の位相より、所定の位相差Ｔ１遅れている。

第１遅延素子４８−１及び第２遅延素子５０−１は、それぞれ与えられたクロック信号を遅延して出力する。上述したように、第２遅延素子５０−１における遅延量は、第１遅延素子４８−１における遅延量より大きい。このため、第１遅延素子４８−１が出力するクロック信号と、第２遅延素子５０−１が出力するクロック信号との位相差Ｔ２は、位相差Ｔ１から、第１遅延素子４８−１と第２遅延素子５０−２との遅延差を減算した値Ｔ２となる。

それぞれのクロック信号を、複数の第１遅延素子４８及び第２遅延素子５０を通過させることにより、それぞれのクロック信号の位相差は徐々に小さくなり、所定の第１遅延素子４８−（ｋ＋１）、及び第２遅延素子５０−（ｋ＋１）において、クロック信号の位相関係が逆転する。上述したように、位相比較器５２は、対応する第１遅延素子４８及び第２遅延素子５０が出力するクロック信号の位相を比較し、比較結果に応じて対応する負荷器５４をオン又はオフ状態に制御する。

それぞれのクロック信号の位相が逆転する遅延素子の段数は、初期の位相差Ｔ１と、第１遅延素子４８及び第２遅延素子５０における遅延差により定まる。初期の位相差Ｔ１は、例えば被試験デバイス２００に与えられる電源電圧が所定の基準電圧となったときに、第１遅延回路部４２−１における略中間段の第１遅延素子４８が出力するクロック信号の位相と、第２遅延回路部４２−２における略中間段の第２遅延素子５０が出力するクロック信号の位相とが、略同一となるように設定される。

また、第１遅延素子４８及び第２遅延素子５０における遅延量は、被試験デバイス２００に供給される電源電圧に応じて変動する。このため、いずれの段数でクロック信号の位相関係が逆転するかは、与えられる電源電圧により定まる。例えば、電源電圧が基準電圧より小さくなった場合、第１遅延素子４８及び第２遅延素子５０における遅延差は、基準電圧が与えられている状態に比べ減少する。このため、クロック信号の位相関係が逆転する遅延素子の段数は、中間段から、基準電圧に対する電源電圧の変動量に応じた段数だけ下流に移動する。

この場合、移動した段数に応じて、オン状態となる負荷器５４の個数が減少し、負荷回路４６における消費電流が減少する。このため、電源配線３１における電圧降下量が減少し、被試験デバイス２００に与えられる電源電圧の変動を補償することができる。

図１１は、第１遅延回路部４２−１及び第２遅延回路部４２−２における各段の遅延素子が出力するクロック信号の遅延時間を示す図である。図１０において説明したように、それぞれの遅延素子が出力するクロック信号の位相は、第１遅延素子４８及び第２遅延素子５０の遅延差に応じた段数で逆転する。図１１に示すように、遅延素子一段当たりの、第１遅延素子４８及び第２遅延素子５０の遅延差は、（ｄ２−ｄ１）×Ｖで与えられる。当該遅延差は、電源電圧に比例するので、位相が逆転する段数が電源電圧に応じて変化することがわかる。負荷変動補償回路４０は、電源電圧の変動量と、位相が逆転する段数の変動量との関係が線形で近似できる電圧範囲で、電源電圧の変動を補償してよい。

図１２は、負荷器５４の構成の一例を示す図である。負荷器５４は、分岐電源配線２６−１及び分岐電源配線２６−２の間に直列に接続されたトランジスタ１０８及びトランジスタ１１０を複数段有する。各段のトランジスタ１０８は、例えばＰＭＯＳトランジスタであって、ソース端子が分岐電源配線２６−１に接続され、ドレイン端子がトランジスタ１１０のドレイン端子に接続され、ゲート端子に、電流量制御信号の対応するビット信号を受け取る。

各段のトランジスタ１１０は、例えばＮＭＯＳトランジスタであって、ソース端子が分岐電源配線２６−２に接続され、ドレイン端子がトランジスタ１０８のドレイン端子に接続され、ゲート端子に、対応する位相比較器５２が出力する比較結果信号を受け取る。

即ち、電流量制御信号によって、オン状態となるトランジスタ１０８の個数を制御することができる。また、トランジスタ１１０は、位相比較器５２における比較結果に応じて、全てオン又は全てオフ状態となる。このため、電流量制御信号によって、位相比較器５２が負荷器５４をオン状態に制御した場合に、負荷器５４が消費する電流量を所望の値に制御することができる。

負荷制御部２４は、前述したように、電流量制御信号により、負荷器５４が消費する電流量を所望の値に制御する。即ち、負荷回路４６が消費する電流の分解能を制御する。これにより、電圧補償の電圧範囲及び分解能を制御することができる。例えば、負荷制御部２４は、被試験デバイス２００が消費する電流の変動量の最大値と、負荷回路４６が消費する電流の変動量の最大値とが略同一となるように、それぞれの負荷器５４が消費する電流量を調整してよい。

図１３は、計測部３０の構成の一例を示す図である。本例における計測部３０は、フィルタ部３２、発振器３４、周波数測定部３６、及び電圧算出部３８を有する。フィルタ部３２は、被試験デバイス２００の電源入力端子に供給される電源電圧を受け取る。そして、フィルタ部３２は、入力された電源電圧のＤＣ成分を除去し、抽出したＡＣ成分を所定の電圧レベルに重畳して出力する。これにより、フィルタ部３２は、所定の電圧レベルを基準とし、電源電圧の変動量に応じて変動する電圧を出力する。当該電圧レベルは、前述した基準電圧であってよい。また、他の例においては、発振器３４は、被試験デバイス２００に印加される電源電圧を、フィルタ部３２を介さずに受け取ってもよい。

発振器３４は、フィルタ部３２から供給された電圧に応じた周波数のクロック信号を発生する。すなわち、発振器３４は、ＤＣ成分が除去された電源電圧に応じた周波数のクロック信号を出力する。本実施の形態においては、発振器３４は、電源電圧が高くなれば周波数が高くなり、電源電圧が小さくなれば周波数が低くなるクロック信号を発生する。

周波数測定部３６は、発振器３４から出力されたクロック信号の周波数を計測する。より具体的には、周波数測定部３６は、予め定められた基準期間内（例えば、基準クロックの所定周期の間）におけるクロック信号のパルス数を計測する。電圧算出部３８は、周波数測定部３６が測定したクロック信号の周波数に基づいて、被試験デバイス２００の電源電圧を測定する。

電圧算出部３８には、当該クロック信号の周波数と、発振器３４に供給される電源電圧との関係が予め与えられてよい。電圧算出部３８は、測定した電源電圧を負荷制御部２４に通知する。負荷制御部２４は、通知された電圧値に基づいて、前述したように負荷回路４６が消費する電流の分解能を制御する。負荷制御部２４には、電源電圧の変動量と、設定するべき負荷回路４６の消費電流の分解能との関係が予め与えられてよい。当該関係は、電源配線３１におけるインピーダンス成分２５の抵抗値に基づいて算出することができる。

以上から明らかなように、本発明の一つの側面によれば、負荷変動補償回路を被試験デバイスの内部又は近傍に設けることにより、消費電流及び電源電圧の変動に高速に追従することができる。更に、負荷変動補償回路における補償範囲、及び補償分解能を適切な値に設定することができる。このため、消費電流及び電源電圧の変動を精度よく補償し、被試験デバイスを精度よく試験することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (12)

1. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスに試験パターンを入力するパターン発生部と、
   前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と、
   前記被試験デバイスに電源電力を供給する電源装置と、
   前記被試験デバイスが消費する消費電流の変動により生じる前記被試験デバイスに印加される電源電圧の変動を補償するべく、前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路と、
   前記試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量を検出し、検出した前記変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する設定部と
   を備える試験装置。
2. 前記パターン発生部は、前記被試験デバイスの実試験時に入力するべき複数の前記試験パターンを前記被試験デバイスに順次入力し、
   前記設定部は、それぞれの前記試験パターン毎、又は前記試験パターンのアドレスブロック毎に、前記電源電圧の変動量を検出し、検出した前記電源電圧の変動量のうちの最大値に基づいて、前記負荷変動補償回路における前記電流範囲を設定する
   請求項１に記載の試験装置。
3. 前記パターン発生部は、前記電源電圧の変動量を最大とするべく予め定められた前記試験パターンを前記被試験デバイスに入力し、
   前記設定部は、当該試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動を検出し、検出した前記変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する
   請求項１に記載の試験装置。
4. 前記パターン発生部は、前記被試験デバイスの実試験前に、前記試験パターンを前記被試験デバイスに入力し、
   前記設定部は、前記被試験デバイスの実試験前に、前記負荷変動補償回路における前記電流範囲を設定する
   請求項２又は３に記載の試験装置。
5. 前記パターン発生部は、前記被試験デバイスの実試験後に、前記判定部の判定結果における前記被試験デバイスの不良率が所定の基準値より高い場合に、前記電源電圧の変動を測定するべく、前記試験パターンを前記被試験デバイスに入力し、
   前記設定部は、当該試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する
   請求項２又は３に記載の試験装置。
6. 前記パターン発生部は、前記試験パターンを前記被試験デバイスに繰り返し入力し、
   前記設定部は、
   前記パターン発生部が前記試験パターンを前記被試験デバイスに入力する毎に、前記負荷変動補償回路における前記電流範囲を変更し、前記負荷変動補償回路に、それぞれの前記電流範囲に応じた補償電流を生成させる負荷制御部と、
   前記電流範囲毎に、前記電源電圧の変動を計測する計測部と
   を有し、
   前記負荷制御部は、前記計測部が計測した前記電源電圧の変動量が最小となる前記電流範囲を、前記被試験デバイスの実試験時に前記負荷変動補償回路に設定する
   請求項２又は３に記載の試験装置。
7. 前記計測部は、前記被試験デバイスに入力される前記試験パターン毎に、前記被試験デバイスの電源電圧波形を測定し、測定したそれぞれの前記電源電圧波形に基づいて、前記電源電圧の最大値と最小値とを比較することにより、前記電源電圧の変動量を前記試験パターン毎に検出する
   請求項６に記載の試験装置。
8. 前記負荷変動補償回路は、
   前記被試験デバイスに供給される電源電圧の単位変動量に対して所定の第１変動量で遅延量が変動し、与えられるクロック信号を遅延させる第１遅延回路部と、
   前記被試験デバイスに供給される前記電源電圧の前記単位変動量に対して、前記第１変動量より大きい第２変動量で遅延量が変動し、与えられる前記クロック信号を遅延させる、前記第１遅延回路部と並列に設けられた第２遅延回路部と、
   前記被試験デバイスと並列に設けられ、電源配線の少なくとも一部を前記被試験デバイスと共通にする負荷回路と、
   前記第１遅延回路部が出力する前記クロック信号と、前記第２遅延回路部が出力する前記クロック信号との位相差を検出し、当該位相差に基づいて前記負荷回路が消費する消費電流量を、前記設定部が設定する前記電流範囲において、前記階調数で調整する位相検出部と
   を有する請求項１に記載の試験装置。
9. 前記設定部は、前記電源電圧を計測する計測部を有し、
   前記計測部は、
   前記被試験デバイスに供給される前記電源電圧に応じた周波数のクロック信号を出力する発振器と、
   前記クロック信号の周波数を測定する周波数測定部と、
   前記周波数測定部が測定した前記周波数に基づいて、前記電源電圧を算出する電圧算出部と
   を有する請求項１に記載の試験装置。
10. 内部回路が消費する消費電流の変動により生じる前記内部回路に印加される電源電圧の変動を補償するべく、前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに試験パターンを入力するパターン発生部と、
    前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と、
    前記被試験デバイスに電源電力を供給する電源装置と、
    前記試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量を検出し、検出した前記変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する設定部と
    を備える試験装置。
11. 被試験デバイスを試験する試験方法であって、 前記被試験デバイスに試験パターンを入力するパターン発生段階と、
    前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定段階と、
    前記被試験デバイスに電源電力を供給する電源段階と、
    前記被試験デバイスが消費する消費電流の変動により生じる前記被試験デバイスに印加される電源電圧の変動を補償するべく、前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償段階と、
    前記試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量を検出し、検出した前記変動量に基づいて、前記負荷変動補償段階における前記電流範囲を設定する設定段階と
    を有する試験方法。
12. 内部回路が消費する消費電流の変動により生じる前記内部回路に印加される電源電圧の変動を補償するべく、前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験方法であって、
    前記被試験デバイスに試験パターンを入力するパターン発生段階と、
    前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定段階と、
    前記被試験デバイスに電源電力を供給する電源段階と、
    前記試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量を検出し、検出した前記変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する設定段階と
    を備える試験方法。

Images