JPH07218596A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH07218596A JPH07218596A JP6011754A JP1175494A JPH07218596A JP H07218596 A JPH07218596 A JP H07218596A JP 6011754 A JP6011754 A JP 6011754A JP 1175494 A JP1175494 A JP 1175494A JP H07218596 A JPH07218596 A JP H07218596A
- Authority
- JP
- Japan
- Prior art keywords
- current load
- circuit
- device under
- under test
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 高速ディジタル試験時に発生するリンギング
をオーバーシュート側とアンダーシュート側の双方で整
形できる電流負荷回路を備えた半導体試験装置を得る。 【構成】 電流負荷回路６ａにおいて、ソース電流負荷
回路９およびシンク電流負荷回路１０にそれぞれ、第１
の電流負荷切換え電圧設定回路１２、第２の電流負荷切
換え電圧設定回路１３を設け、リンギング波形のオーバ
ーシュートをクランプする電位と、アンダーシュートを
クランプする電位とを個々に設定でき、整流ダイオード
回路１１０によりオーバシュート時、シンク電流が流
れ、アンダーシュート時、ソース電流が流れるようにし
た。
をオーバーシュート側とアンダーシュート側の双方で整
形できる電流負荷回路を備えた半導体試験装置を得る。 【構成】 電流負荷回路６ａにおいて、ソース電流負荷
回路９およびシンク電流負荷回路１０にそれぞれ、第１
の電流負荷切換え電圧設定回路１２、第２の電流負荷切
換え電圧設定回路１３を設け、リンギング波形のオーバ
ーシュートをクランプする電位と、アンダーシュートを
クランプする電位とを個々に設定でき、整流ダイオード
回路１１０によりオーバシュート時、シンク電流が流
れ、アンダーシュート時、ソース電流が流れるようにし
た。
Description
【０００１】
【産業上の利用分野】この発明は、高速ディジタルＬＳ
Ｉをテストする半導体試験装置、特に試験信号の印加
し、これに応答してＬＳＩから出力される出力信号を測
定する、高速ディジタルＬＳＩの各ピン端子に対してそ
れぞれ設けられピンエレクトロニクス回路の電流負荷回
路に関するものである。
Ｉをテストする半導体試験装置、特に試験信号の印加
し、これに応答してＬＳＩから出力される出力信号を測
定する、高速ディジタルＬＳＩの各ピン端子に対してそ
れぞれ設けられピンエレクトロニクス回路の電流負荷回
路に関するものである。
【０００２】
【従来の技術】図４は従来の半導体試験装置のピンエレ
クトロニクス回路と被試験デバイスとの接続関係を示す
回路図である。図４では非試験デバイスの１つのピン端
子に対するピンエレクトロニクス回路が示されており、
同様の回路が非試験デバイスの各ピン端子に対してそれ
ぞれ設けられている。そしてこれらのピンエレクトロニ
クス回路がＣＰＵ等からなる制御部により統括的に制御
され、例えばあるピンエレクトロニクス回路からこれが
接続されたピン端子に試験信号が供給されると、別のピ
ン端子に接続されたピンエレクトロニクス回路では、こ
れが接続されたピン端子から、上記試験信号に応答して
出力される出力信号を測定する。このような半導体試験
装置の構成は例えば特開平４−２５０３７３号公報等に
開示されており、詳細な説明は省略する。
クトロニクス回路と被試験デバイスとの接続関係を示す
回路図である。図４では非試験デバイスの１つのピン端
子に対するピンエレクトロニクス回路が示されており、
同様の回路が非試験デバイスの各ピン端子に対してそれ
ぞれ設けられている。そしてこれらのピンエレクトロニ
クス回路がＣＰＵ等からなる制御部により統括的に制御
され、例えばあるピンエレクトロニクス回路からこれが
接続されたピン端子に試験信号が供給されると、別のピ
ン端子に接続されたピンエレクトロニクス回路では、こ
れが接続されたピン端子から、上記試験信号に応答して
出力される出力信号を測定する。このような半導体試験
装置の構成は例えば特開平４−２５０３７３号公報等に
開示されており、詳細な説明は省略する。
【０００３】図４において、１は高速ディジタルＬＳＩ
である被試験デバイス、２はこの被試験デバイス１内の
出力インピーダンスＲの出力バッファ回路、３は半導体
試験装置のピンエレクトロニクス回路、４は被試験デバ
イス１に対して試験用の論理波形を出力するドライバ回
路、５は被試験デバイス１から出力される出力波形を期
待値と比較判定する、Ｌレベル側用とＨレベル側用の２
つのコンパレータを設けたコンパレータ回路、６は接続
されたピン端子１ａをハイインピーダンス状態“Ｈｚ"
に保持する時等に使用される被試験デバイス１への電流
負荷回路、７は被試験デバイス１とピンエレクトロニク
ス回路３を接続する伝送線路である特性インピーダンス
Ｚ0の同軸ケーブル、８は電流負荷切換え電圧発生部、
Ｓは行う試験に従って回路４〜６を選択的に動作状態に
して切り換えるためのストローブ信号である。
である被試験デバイス、２はこの被試験デバイス１内の
出力インピーダンスＲの出力バッファ回路、３は半導体
試験装置のピンエレクトロニクス回路、４は被試験デバ
イス１に対して試験用の論理波形を出力するドライバ回
路、５は被試験デバイス１から出力される出力波形を期
待値と比較判定する、Ｌレベル側用とＨレベル側用の２
つのコンパレータを設けたコンパレータ回路、６は接続
されたピン端子１ａをハイインピーダンス状態“Ｈｚ"
に保持する時等に使用される被試験デバイス１への電流
負荷回路、７は被試験デバイス１とピンエレクトロニク
ス回路３を接続する伝送線路である特性インピーダンス
Ｚ0の同軸ケーブル、８は電流負荷切換え電圧発生部、
Ｓは行う試験に従って回路４〜６を選択的に動作状態に
して切り換えるためのストローブ信号である。
【０００４】また図５は、図４のピンエレクトロニクス
回路３の電流負荷回路６の拡大図であり、９は被試験デ
バイス１へ流し込む電流(以下ソース電流Ｉsourceとす
る)の値を設定するソース電流負荷回路、１０は被試験
デバイス１から引き込む電流(以下シンク電流Ｉsinkと
する)の値を設定するシンク電流負荷回路、１１はソー
ス電流とシンク電流とを電流負荷切換電圧発生部８の値
ＶTに従って切り換えるダイオードブリッジ制御回路で
ある。
回路３の電流負荷回路６の拡大図であり、９は被試験デ
バイス１へ流し込む電流(以下ソース電流Ｉsourceとす
る)の値を設定するソース電流負荷回路、１０は被試験
デバイス１から引き込む電流(以下シンク電流Ｉsinkと
する)の値を設定するシンク電流負荷回路、１１はソー
ス電流とシンク電流とを電流負荷切換電圧発生部８の値
ＶTに従って切り換えるダイオードブリッジ制御回路で
ある。
【０００５】被試験デバイス１の出力バッファ回路２の
出力電圧をＶoutとしたら、 Ｖout＞ＶT−ＶDの時 シンク電流が流れ、 Ｖout＜ＶT＋ＶDの時 ソース電流が流れる。但しＶD はダイオードブリッヂ制
御回路１１のダイオード間の電位を示す。
出力電圧をＶoutとしたら、 Ｖout＞ＶT−ＶDの時 シンク電流が流れ、 Ｖout＜ＶT＋ＶDの時 ソース電流が流れる。但しＶD はダイオードブリッヂ制
御回路１１のダイオード間の電位を示す。
【０００６】また図６には図４の回路中の波形を示し
た。この図６では、出力バッファ回路２のインピーダン
スＲが、同軸ケーブル７の特性インピーダンスＺ0より
小さい場合の入出力波形を一般的に表現したもので、
(ａ)は被試験デバイス１からの出力波形(図４のＡ点の
観測波形)、(ｂ)は(ａ)の出力をピンエレクトロニクス
回路３が受けた時のコンパレータ回路５の入口部分での
入力波形(図４のＢ点の観測波形)、をそれぞれ示す。
た。この図６では、出力バッファ回路２のインピーダン
スＲが、同軸ケーブル７の特性インピーダンスＺ0より
小さい場合の入出力波形を一般的に表現したもので、
(ａ)は被試験デバイス１からの出力波形(図４のＡ点の
観測波形)、(ｂ)は(ａ)の出力をピンエレクトロニクス
回路３が受けた時のコンパレータ回路５の入口部分での
入力波形(図４のＢ点の観測波形)、をそれぞれ示す。
【０００７】図６の(ｂ)に示すように入力波形(Ｂ点の
観測波形)は、電圧△Ｖ1で示すオーバシュート、電圧△
Ｖ2で示すアンダーシュート、一般にリンギングと呼ば
れる反射の影響を受けた波形となる。尚、被試験デバイ
ス１の出力バッファ回路２の出力波形の立上り時間をＴ
rとし、図４のＡ点からＢ点までの距離をＬとする。ま
た出力バッファ回路２のＨレベル側の出力電位をＶOH、
Ｌレベル側の出力電位をＶOLとする(図６の(ａ)参照)。
観測波形)は、電圧△Ｖ1で示すオーバシュート、電圧△
Ｖ2で示すアンダーシュート、一般にリンギングと呼ば
れる反射の影響を受けた波形となる。尚、被試験デバイ
ス１の出力バッファ回路２の出力波形の立上り時間をＴ
rとし、図４のＡ点からＢ点までの距離をＬとする。ま
た出力バッファ回路２のＨレベル側の出力電位をＶOH、
Ｌレベル側の出力電位をＶOLとする(図６の(ａ)参照)。
【０００８】次に動作について説明する。被試験デバイ
ス１の動作が高速化するにつれて、一般的に出力バッフ
ァ回路２の出力波形の立上り時間Ｔrも早くなり、この
立上り時間Ｔrと被試験デバイス１の出力部(Ａ点)から
コンパレータ５の入力部(Ｂ点)までの距離Ｌとの関係に
おいて Ｌ≫Ｔr／２・τ τ：伝送線路の単位長あたりの
信号伝送時間 の式が成り立つ時、この伝送線路は分布定数線路とな
る。このような状態においては、出力バッファ２の出力
インピーダンスＲと伝送線路である同軸ケーブル７の特
性インピーダンスＺ0の関係において、 Ｚ0＞Ｒ となりミスマッチが生じた場合、ピンエレクトロニクス
回路３に入力される入力信号には入力伝送線路上で反射
が生じ、図６の(ｂ)に示す様なリンギング波形となり正
しい試験が行えない。
ス１の動作が高速化するにつれて、一般的に出力バッフ
ァ回路２の出力波形の立上り時間Ｔrも早くなり、この
立上り時間Ｔrと被試験デバイス１の出力部(Ａ点)から
コンパレータ５の入力部(Ｂ点)までの距離Ｌとの関係に
おいて Ｌ≫Ｔr／２・τ τ：伝送線路の単位長あたりの
信号伝送時間 の式が成り立つ時、この伝送線路は分布定数線路とな
る。このような状態においては、出力バッファ２の出力
インピーダンスＲと伝送線路である同軸ケーブル７の特
性インピーダンスＺ0の関係において、 Ｚ0＞Ｒ となりミスマッチが生じた場合、ピンエレクトロニクス
回路３に入力される入力信号には入力伝送線路上で反射
が生じ、図６の(ｂ)に示す様なリンギング波形となり正
しい試験が行えない。
【０００９】従来のピンエレクトロニクス回路３では、
このリンギング波形の対策として、電流負荷回路６を用
いてこれを整形することもできたが、電流負荷切換え電
圧発生部８へは１つの電圧値ＶTしか設定できないため
に、△Ｖ1で示されるオーバーシュートおよび△Ｖ2で示
されるアンダーシュートのいずれか一方の整形しかでき
なかった。図７に示すＢ1の出力波形は、電流負荷切換
え電圧発生部８の電圧値ＶTを、出力波形におけるアン
ダーシュートをクランプする電位に設定した場合の波形
である。図７では、点線で示すアンダーシュートにおけ
るリンギングが整形される。但し、電流負荷切換え電圧
発生部８の電圧値ＶTはダイオード間電圧ＶDを考慮して
ＶT＝ＶOL−ＶDに設定される。
このリンギング波形の対策として、電流負荷回路６を用
いてこれを整形することもできたが、電流負荷切換え電
圧発生部８へは１つの電圧値ＶTしか設定できないため
に、△Ｖ1で示されるオーバーシュートおよび△Ｖ2で示
されるアンダーシュートのいずれか一方の整形しかでき
なかった。図７に示すＢ1の出力波形は、電流負荷切換
え電圧発生部８の電圧値ＶTを、出力波形におけるアン
ダーシュートをクランプする電位に設定した場合の波形
である。図７では、点線で示すアンダーシュートにおけ
るリンギングが整形される。但し、電流負荷切換え電圧
発生部８の電圧値ＶTはダイオード間電圧ＶDを考慮して
ＶT＝ＶOL−ＶDに設定される。
【００１０】
【発明が解決しようとする課題】従来の半導体試験装置
は、以上のように構成されているので、リンキング波形
の整形を行う場合に電流負荷回路を使用できるが、１つ
の電圧値しか設定できないため、オーバーシュートおよ
びアンダーシュートのいずれか一方のリンギング波形し
か整形を行うことができず、正しい試験が実施できない
等の問題点があった。
は、以上のように構成されているので、リンキング波形
の整形を行う場合に電流負荷回路を使用できるが、１つ
の電圧値しか設定できないため、オーバーシュートおよ
びアンダーシュートのいずれか一方のリンギング波形し
か整形を行うことができず、正しい試験が実施できない
等の問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、従来の回路の簡単な改善によ
り、リンギングが発生してもオーバーシュートおよびア
ンダーシュートの両方のリンキングの整形が行える半導
体試験装置を得ることを目的とする。
ためになされたもので、従来の回路の簡単な改善によ
り、リンギングが発生してもオーバーシュートおよびア
ンダーシュートの両方のリンキングの整形が行える半導
体試験装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】上記の目的に鑑み、この
発明の第１の発明は、被試験デバイスへ流し込むソース
電流の値を設定するソース電流負荷回路と、上記被試験
デバイスから引き込むシンク電流の値を設定するシンク
電流負荷回路と、各々所望の電圧値が設定された第１お
よび第２の電流負荷切換え電圧設定回路と、上記ソース
電流負荷回路から上記被試験デバイスのピン端子および
上記第１の電流負荷切換え電圧設定回路へそれぞれダイ
オードで順方向に接続した第１整流回路手段と、上記シ
ンク電流負荷回路から上記被試験デバイスのピン端子、
および上記第２の電流負荷切換え電圧設定回路から上記
シンク電流負荷回路へそれぞれダイオードで逆方向に接
続した第２整流回路手段と、を備えた電流負荷回路を特
徴とする半導体試験装置にある。
発明の第１の発明は、被試験デバイスへ流し込むソース
電流の値を設定するソース電流負荷回路と、上記被試験
デバイスから引き込むシンク電流の値を設定するシンク
電流負荷回路と、各々所望の電圧値が設定された第１お
よび第２の電流負荷切換え電圧設定回路と、上記ソース
電流負荷回路から上記被試験デバイスのピン端子および
上記第１の電流負荷切換え電圧設定回路へそれぞれダイ
オードで順方向に接続した第１整流回路手段と、上記シ
ンク電流負荷回路から上記被試験デバイスのピン端子、
および上記第２の電流負荷切換え電圧設定回路から上記
シンク電流負荷回路へそれぞれダイオードで逆方向に接
続した第２整流回路手段と、を備えた電流負荷回路を特
徴とする半導体試験装置にある。
【００１３】この発明の第２の発明は、被試験デバイス
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、上記被試験デバイスの試験手順に従って上記第１お
よび第２の可変電流負荷切換え電圧設定回路の上記設定
電圧値を切換える手段と、を備えた電流負荷回路を特徴
とする半導体試験装置にある。
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、上記被試験デバイスの試験手順に従って上記第１お
よび第２の可変電流負荷切換え電圧設定回路の上記設定
電圧値を切換える手段と、を備えた電流負荷回路を特徴
とする半導体試験装置にある。
【００１４】この発明の第３の発明は、被試験デバイス
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、半導体試験装置のパターン・ジェネレータ部のマイ
クロインストラクションコードに従って上記第１および
第２の可変電流負荷切換え電圧設定回路の上記設定電圧
値を切換える手段と、を備えた電流負荷回路を特徴とす
る半導体試験装置にある。
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、半導体試験装置のパターン・ジェネレータ部のマイ
クロインストラクションコードに従って上記第１および
第２の可変電流負荷切換え電圧設定回路の上記設定電圧
値を切換える手段と、を備えた電流負荷回路を特徴とす
る半導体試験装置にある。
【００１５】この発明の第４の発明は、被試験デバイス
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、半導体試験装置のパターン・ジェネレータ部のテス
トパターンに従って、被測定デバイスのピン端子単位で
上記第１および第２の可変電流負荷切換え電圧設定回路
の上記設定電圧値を切換える手段と、を備えた電流負荷
回路を特徴とする半導体試験装置にある。
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、半導体試験装置のパターン・ジェネレータ部のテス
トパターンに従って、被測定デバイスのピン端子単位で
上記第１および第２の可変電流負荷切換え電圧設定回路
の上記設定電圧値を切換える手段と、を備えた電流負荷
回路を特徴とする半導体試験装置にある。
【００１６】この発明の第５の発明は、被試験デバイス
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、半導体試験装置のパターン・ジェネレータ部のテス
トパターンに従って駆動されるレジスタ回路およびＤ／
Ａコンバータ回路を有し、被測定デバイスのピン端子単
位で上記第１および第２の可変電流負荷切換え電圧設定
回路の上記設定電圧値を切換える手段と、を備えた電流
負荷回路を特徴とする半導体試験装置にある。
へ流し込むソース電流の値を設定するソース電流負荷回
路と、上記被試験デバイスから引き込むシンク電流の値
を設定するシンク電流負荷回路と、それぞれ設定電圧値
が可変な第１および第２の可変電流負荷切換え電圧設定
回路と、上記ソース電流負荷回路から上記被試験デバイ
スのピン端子および上記第１の可変電流負荷切換え電圧
設定回路へそれぞれダイオードで順方向に接続した第１
整流回路手段と、上記シンク電流負荷回路から上記被試
験デバイスのピン端子、および上記第２の可変電流負荷
切換え電圧設定回路から上記シンク電流負荷回路へそれ
ぞれダイオードで逆方向に接続した第２整流回路手段
と、半導体試験装置のパターン・ジェネレータ部のテス
トパターンに従って駆動されるレジスタ回路およびＤ／
Ａコンバータ回路を有し、被測定デバイスのピン端子単
位で上記第１および第２の可変電流負荷切換え電圧設定
回路の上記設定電圧値を切換える手段と、を備えた電流
負荷回路を特徴とする半導体試験装置にある。
【００１７】
【作用】この発明の第１の発明の半導体試験装置では、
電流負荷回路の電流負荷切換え電圧設定回路をオーバシ
ュート用とアンダーシュート用と２回路設け、リンギン
グ波形のオーバーシュートをクランプする電位と、アン
ダーシュートをクランプする電位と各々設定でき、オー
バシュート時、シンク電流が流れ、アンダーシュート
時、ソース電流が流れるようにした。
電流負荷回路の電流負荷切換え電圧設定回路をオーバシ
ュート用とアンダーシュート用と２回路設け、リンギン
グ波形のオーバーシュートをクランプする電位と、アン
ダーシュートをクランプする電位と各々設定でき、オー
バシュート時、シンク電流が流れ、アンダーシュート
時、ソース電流が流れるようにした。
【００１８】この発明の第２ないし第５の発明の半導体
試験装置では、２回路設けた電流負荷回路の電流負荷切
換え電圧設定回路をそれぞれ設定電圧値を可変にできる
ものとした。第２の発明では、被測定デバイスの測定手
順に従ってこれらの設定電圧値を変えるものとした。ま
た第３の発明では、これらの設定電圧値を特に、半導体
試験装置のパターン・ジェネレータ部のマイクロインス
トラクションコードに従って制御するようにした。また
第４の発明では、上記設定電圧値をパターン・ジェネレ
ータ部のテストパターンに従って制御するようにした。
さらに、第５の発明では特に、パターン・ジェネレータ
部のテストパターンに従って駆動されるレジスタ回路お
よびＤ／Ａコンバータ回路により上記設定電圧値を制御
するようにした。
試験装置では、２回路設けた電流負荷回路の電流負荷切
換え電圧設定回路をそれぞれ設定電圧値を可変にできる
ものとした。第２の発明では、被測定デバイスの測定手
順に従ってこれらの設定電圧値を変えるものとした。ま
た第３の発明では、これらの設定電圧値を特に、半導体
試験装置のパターン・ジェネレータ部のマイクロインス
トラクションコードに従って制御するようにした。また
第４の発明では、上記設定電圧値をパターン・ジェネレ
ータ部のテストパターンに従って制御するようにした。
さらに、第５の発明では特に、パターン・ジェネレータ
部のテストパターンに従って駆動されるレジスタ回路お
よびＤ／Ａコンバータ回路により上記設定電圧値を制御
するようにした。
【００１９】
【実施例】以下、この発明の半導体試験装置の実施例を
図に従って説明する。 実施例１．図１はこの発明の第１の実施例による半導体
試験装置のピンエレクトロニクス回路に設けられる電流
負荷回路の回路図である。ピンエレクトロニクス回路の
基本的な構成は図４に示すものと同じであり、電流負荷
回路が改良されている。図１において、６ａは電圧負荷
回路、９はソース電流負荷回路、１０はシンク電流負荷
回路、１２はソース電流負荷回路専用の第１の電流負荷
切換え電圧設定回路(以下第１の電圧設定回路とする)、
１３はシンク電流負荷回路専用の第２の電流負荷切換え
電圧設定回路(以下第２の電圧設定回路とする)である。
そして１１０は、ダイオード１１１および１１２からな
る第１整流回路手段、ダイオード１１３および１１４か
らなる第２整流回路手段からなる整流ダイオード回路で
ある。
図に従って説明する。 実施例１．図１はこの発明の第１の実施例による半導体
試験装置のピンエレクトロニクス回路に設けられる電流
負荷回路の回路図である。ピンエレクトロニクス回路の
基本的な構成は図４に示すものと同じであり、電流負荷
回路が改良されている。図１において、６ａは電圧負荷
回路、９はソース電流負荷回路、１０はシンク電流負荷
回路、１２はソース電流負荷回路専用の第１の電流負荷
切換え電圧設定回路(以下第１の電圧設定回路とする)、
１３はシンク電流負荷回路専用の第２の電流負荷切換え
電圧設定回路(以下第２の電圧設定回路とする)である。
そして１１０は、ダイオード１１１および１１２からな
る第１整流回路手段、ダイオード１１３および１１４か
らなる第２整流回路手段からなる整流ダイオード回路で
ある。
【００２０】また図２は、第１の電圧設定回路１２に電
圧値ＶTLを設定し、第２の電圧設定回路１３に電圧値Ｖ
THを設定した際の、図４に示したコンパレータ５のＢ点
における整形された入力波形Ｂ2である。
圧値ＶTLを設定し、第２の電圧設定回路１３に電圧値Ｖ
THを設定した際の、図４に示したコンパレータ５のＢ点
における整形された入力波形Ｂ2である。
【００２１】次に動作について説明する。第１の電圧設
定回路１２に、ＶTL＝ＶOL−ＶDとなる電圧値ＶTLを設
定し、第２の電圧設定回路１３に、ＶTH＝ＶOH＋ＶDと
なる電圧値ＶTHを設定することで、コンパレータ５へ入
力される入力波形において、電圧ＶTLより低くなるアン
ダーシュートが発生した場合には、ソース電流Ｉsour ce
が流れ、リンギングを整形する作用が働き、電圧ＶTHよ
り高くなるオーバシュートが発生した場合には、シンク
電流Ｉsinkが流れ、同様リンギングを整形する作用が働
く。これにより、図２の入力波形Ｂ2が得られる。従っ
て、従来のダイオードブリッジ回路に若干の改良を加え
るだけで、オーバーシュート側すなわちＨレベル側とア
ンダーシュート側すなわちＬレベル側の両方のリンキン
グを同時に整形可能な試験装置が実現できる。なお、第
１の電圧設定回路１２に設定される電圧値ＶTLと第２の
電圧設定回路１３に設定される電圧値ＶTHを同じ値にす
れば、従来の負荷電流回路と同様の作用をする。
定回路１２に、ＶTL＝ＶOL−ＶDとなる電圧値ＶTLを設
定し、第２の電圧設定回路１３に、ＶTH＝ＶOH＋ＶDと
なる電圧値ＶTHを設定することで、コンパレータ５へ入
力される入力波形において、電圧ＶTLより低くなるアン
ダーシュートが発生した場合には、ソース電流Ｉsour ce
が流れ、リンギングを整形する作用が働き、電圧ＶTHよ
り高くなるオーバシュートが発生した場合には、シンク
電流Ｉsinkが流れ、同様リンギングを整形する作用が働
く。これにより、図２の入力波形Ｂ2が得られる。従っ
て、従来のダイオードブリッジ回路に若干の改良を加え
るだけで、オーバーシュート側すなわちＨレベル側とア
ンダーシュート側すなわちＬレベル側の両方のリンキン
グを同時に整形可能な試験装置が実現できる。なお、第
１の電圧設定回路１２に設定される電圧値ＶTLと第２の
電圧設定回路１３に設定される電圧値ＶTHを同じ値にす
れば、従来の負荷電流回路と同様の作用をする。
【００２２】実施例２．図３にはこの発明の第２の実施
例による半導体試験装置のピンエレクトロニクス回路に
設けられる電流負荷回路の回路図である。図３におい
て、図１にと同一部分は同一符号で示し、その説明を省
略する。６ｂは電流負荷回路、１２ａは設定値可変の第
１の可変電圧設定回路、１３ａは第２の可変電圧設定回
路で、共に例えばＤ／Ａコンバータからなる。１４は第
１および第２の可変電圧設定回路１２ａ、１３ａに設定
する電圧値を記憶するレジスタ回路、１５は半導体試験
装置のパターン・ジェネレータ部、１６および１８はパ
ターン・ジェネレータ部１５に格納されたのマイクロイ
ンストラクションコードおよびテストパターンである。
そして１７はマイクロインストラクションコード１６か
ら指定される制御信号である。
例による半導体試験装置のピンエレクトロニクス回路に
設けられる電流負荷回路の回路図である。図３におい
て、図１にと同一部分は同一符号で示し、その説明を省
略する。６ｂは電流負荷回路、１２ａは設定値可変の第
１の可変電圧設定回路、１３ａは第２の可変電圧設定回
路で、共に例えばＤ／Ａコンバータからなる。１４は第
１および第２の可変電圧設定回路１２ａ、１３ａに設定
する電圧値を記憶するレジスタ回路、１５は半導体試験
装置のパターン・ジェネレータ部、１６および１８はパ
ターン・ジェネレータ部１５に格納されたのマイクロイ
ンストラクションコードおよびテストパターンである。
そして１７はマイクロインストラクションコード１６か
ら指定される制御信号である。
【００２３】次に図３に示す回路の動作について説明す
る。上記実施例では、ＶTHとＶTLにそれぞれ別の電圧を
設定してＨレベル側とＬレベル側の両方でリンギングを
整形する動作をさせるか、ＶT＝ＶTH＝ＶTLとして従来
の電流負荷回路として動作させるかの、いずれか一方の
機能としてしか働かなかったが、この実施例では予め２
値以上の電流負荷切換え電圧値(例えばＶTL1〜ＶTL4、
ＶTH1〜ＶTH4)をレジスタ１４へそれぞれ記憶させてお
き、試験実行中、パターン・ジェネレータ部１５のマイ
クロインストラションコード１６からの指示で、第１お
よび第２の可変電圧設定回路１２ａ、１３ａの電流負荷
切換え電圧値を制御し、各々の試験条件に対応(被試験
デバイスの試験手順に合わせて)させることができる。
る。上記実施例では、ＶTHとＶTLにそれぞれ別の電圧を
設定してＨレベル側とＬレベル側の両方でリンギングを
整形する動作をさせるか、ＶT＝ＶTH＝ＶTLとして従来
の電流負荷回路として動作させるかの、いずれか一方の
機能としてしか働かなかったが、この実施例では予め２
値以上の電流負荷切換え電圧値(例えばＶTL1〜ＶTL4、
ＶTH1〜ＶTH4)をレジスタ１４へそれぞれ記憶させてお
き、試験実行中、パターン・ジェネレータ部１５のマイ
クロインストラションコード１６からの指示で、第１お
よび第２の可変電圧設定回路１２ａ、１３ａの電流負荷
切換え電圧値を制御し、各々の試験条件に対応(被試験
デバイスの試験手順に合わせて)させることができる。
【００２４】例えば図３に示すように、マイクロインス
トラクションコード１６が、ＶT＝１の時は、電流負荷
切換え電圧値はＶTL1およびＶTH1が選択され、被試験デ
バイス１(図４参照)の出力波形のリンギング整形用とし
て作用し、マイクロインストラクションコード１６が、
ＶT＝３の時は、電流負荷切換え電圧値はＶTL3およびＶ
TH3が選択され(但しＶTL3＝ＶTH3)、被試験デバイス１
の出力バッファ回路２のハイインピーダンス試験時の電
流負荷回路として働き、試験の実行を中断することな
く、条件を変えて試験が実行できる。
トラクションコード１６が、ＶT＝１の時は、電流負荷
切換え電圧値はＶTL1およびＶTH1が選択され、被試験デ
バイス１(図４参照)の出力波形のリンギング整形用とし
て作用し、マイクロインストラクションコード１６が、
ＶT＝３の時は、電流負荷切換え電圧値はＶTL3およびＶ
TH3が選択され(但しＶTL3＝ＶTH3)、被試験デバイス１
の出力バッファ回路２のハイインピーダンス試験時の電
流負荷回路として働き、試験の実行を中断することな
く、条件を変えて試験が実行できる。
【００２５】実施例３．また上記実施例は、マイクロイ
ンストクションコード１６により電流負荷切換え電圧値
を制御していたため、各ピンに対応するそれぞれの電流
負荷回路６ｂに対して同じ制御信号１７が指定され、各
電流負荷回路６ｂではそれぞれ内蔵するレジスタ回路１
４内の該制御信号１７に対応する位置に格納された設定
値を選択していた。このため、各電流負荷回路６ｂでの
設定値はマイクロインストラクションコードに対してパ
ターン化されてしまう。そこでこの実施例では、図３に
示すテストパターン１８で制御するようにした。テスト
パターン１８は“０"、“１"、“Ｈ"、“Ｌ"等がそれぞ
れ１つのピン端子に対応する電流負荷回路６ｂに対する
命令となり、これらはそれぞれ数ビットの２進データで
構成されている。これによりテストパターン１８で制御
した場合には、ピン単位に制御ができ、より複雑な制御
が可能となる。
ンストクションコード１６により電流負荷切換え電圧値
を制御していたため、各ピンに対応するそれぞれの電流
負荷回路６ｂに対して同じ制御信号１７が指定され、各
電流負荷回路６ｂではそれぞれ内蔵するレジスタ回路１
４内の該制御信号１７に対応する位置に格納された設定
値を選択していた。このため、各電流負荷回路６ｂでの
設定値はマイクロインストラクションコードに対してパ
ターン化されてしまう。そこでこの実施例では、図３に
示すテストパターン１８で制御するようにした。テスト
パターン１８は“０"、“１"、“Ｈ"、“Ｌ"等がそれぞ
れ１つのピン端子に対応する電流負荷回路６ｂに対する
命令となり、これらはそれぞれ数ビットの２進データで
構成されている。これによりテストパターン１８で制御
した場合には、ピン単位に制御ができ、より複雑な制御
が可能となる。
【００２６】
【発明の効果】以上のように、この発明の第１の発明の
半導体試験装置では、電流負荷切換え電圧設定回路をソ
ースおよびシンクのそれぞれの電流負荷回路に設けたこ
とで、オーバーシュート時とアンダーシュート時のそれ
ぞれでリンキング波形の波形整形を行うことが可能な電
流負荷回路を設けた半導体試験装置を提供できる効果が
得られる。
半導体試験装置では、電流負荷切換え電圧設定回路をソ
ースおよびシンクのそれぞれの電流負荷回路に設けたこ
とで、オーバーシュート時とアンダーシュート時のそれ
ぞれでリンキング波形の波形整形を行うことが可能な電
流負荷回路を設けた半導体試験装置を提供できる効果が
得られる。
【００２７】また、この発明の第２の発明の半導体試験
装置では、２回路設けた電流負荷回路の電流負荷切換え
電圧設定回路をそれぞれ設定電圧値を可変にできるもの
としたことで、従来の電流負荷回路と、高速テスト時に
生じるリンギング波形の整形回路とで切り換えて使用で
き、さらに試験の条件に応じて設定電圧値を切り換えら
れるようにした電流負荷回路を設けた半導体試験装置を
提供できる効果が得られる。
装置では、２回路設けた電流負荷回路の電流負荷切換え
電圧設定回路をそれぞれ設定電圧値を可変にできるもの
としたことで、従来の電流負荷回路と、高速テスト時に
生じるリンギング波形の整形回路とで切り換えて使用で
き、さらに試験の条件に応じて設定電圧値を切り換えら
れるようにした電流負荷回路を設けた半導体試験装置を
提供できる効果が得られる。
【００２８】また、この発明の第３の発明の半導体試験
装置では、２回路設けた電流負荷回路の電流負荷切換え
電圧設定回路をそれぞれ設定電圧値を可変にできるもの
とし、この設定電圧値を特に、半導体試験装置のパター
ン・ジェネレータ部のマイクロインストラクションコー
ドに従って制御するようにしたので、従来の電流負荷回
路と、高速テスト時に生じるリンギング波形の整形回路
とで切り換えて使用でき、さらに既存の信号を使用し
て、試験の条件に応じて設定電圧値を切り換えられるよ
うにした電流負荷回路を設けた半導体試験装置を提供で
きる効果が得られる。
装置では、２回路設けた電流負荷回路の電流負荷切換え
電圧設定回路をそれぞれ設定電圧値を可変にできるもの
とし、この設定電圧値を特に、半導体試験装置のパター
ン・ジェネレータ部のマイクロインストラクションコー
ドに従って制御するようにしたので、従来の電流負荷回
路と、高速テスト時に生じるリンギング波形の整形回路
とで切り換えて使用でき、さらに既存の信号を使用し
て、試験の条件に応じて設定電圧値を切り換えられるよ
うにした電流負荷回路を設けた半導体試験装置を提供で
きる効果が得られる。
【００２９】また、この発明の第４の発明の半導体試験
装置では、２回路設けた可変電流負荷切換え電圧設定回
路の設定電圧値を、パターン・ジェネレータ部のテスト
パターンに従って制御し、ピン端子単位での独立した制
御を可能にしたので、既存の信号を使用して、さらに高
度な制御ができるようにした電流負荷回路を設けた半導
体試験装置を提供できる効果が得られる。
装置では、２回路設けた可変電流負荷切換え電圧設定回
路の設定電圧値を、パターン・ジェネレータ部のテスト
パターンに従って制御し、ピン端子単位での独立した制
御を可能にしたので、既存の信号を使用して、さらに高
度な制御ができるようにした電流負荷回路を設けた半導
体試験装置を提供できる効果が得られる。
【００３０】また、この発明の第５の発明の半導体試験
装置では、２回路設けた可変電流負荷切換え電圧設定回
路の設定電圧値を、パターン・ジェネレータ部のテスト
パターンに従って駆動されるレジスタ回路およびＤ／Ａ
コンバータ回路で制御し、ピン端子単位での独立した制
御を可能にしたので、簡単な構成でより高度な制御がで
きるようにした電流負荷回路を設けた半導体試験装置を
提供できる効果が得られる。
装置では、２回路設けた可変電流負荷切換え電圧設定回
路の設定電圧値を、パターン・ジェネレータ部のテスト
パターンに従って駆動されるレジスタ回路およびＤ／Ａ
コンバータ回路で制御し、ピン端子単位での独立した制
御を可能にしたので、簡単な構成でより高度な制御がで
きるようにした電流負荷回路を設けた半導体試験装置を
提供できる効果が得られる。
【図１】この発明の第１の実施例による半導体試験装置
の電流負荷回路の回路図である。
の電流負荷回路の回路図である。
【図２】図１の回路により得られる入力波形図である。
【図３】この発明の第２の実施例による半導体試験装置
の電流負荷回路の回路図である。
の電流負荷回路の回路図である。
【図４】この種の半導体試験装置のピンエレクトロニク
ス回路と被試験デバイスとの関係を示す回路図である。
ス回路と被試験デバイスとの関係を示す回路図である。
【図５】従来の半導体試験装置の電流負荷回路の回路図
である。
である。
【図６】従来の被試験デバイスからの出力信号およびピ
ンエレクトロニクス回路に入力される入力信号の波形図
である。
ンエレクトロニクス回路に入力される入力信号の波形図
である。
【図７】従来の電流負荷回路によるリンキング波形の整
形を示す波形図である。
形を示す波形図である。
１ 被試験デバイス １ａ ピン端子 ６ａ 電流負荷回路 ６ｂ 電流負荷回路 ９ ソース電流負荷回路 １０ シンク電流負荷回路 １２ 第１の電流負荷切換え電圧設定回路(電圧設定
回路) １２ａ 第１の可変電流負荷切換え電圧設定回路(可変
電圧設定回路) １３ 第２の電流負荷切換え電圧設定回路(電圧設定
回路) １３ａ 第２の可変電流負荷切換え電圧設定回路(可変
電圧設定回路) １４ レジスタ回路 １５ パターン・ジェネレータ部 １６ マイクロインストラクションコード １７ 制御信号 １８ テストパターン １１０ 整流ダイオード回路
回路) １２ａ 第１の可変電流負荷切換え電圧設定回路(可変
電圧設定回路) １３ 第２の電流負荷切換え電圧設定回路(電圧設定
回路) １３ａ 第２の可変電流負荷切換え電圧設定回路(可変
電圧設定回路) １４ レジスタ回路 １５ パターン・ジェネレータ部 １６ マイクロインストラクションコード １７ 制御信号 １８ テストパターン １１０ 整流ダイオード回路
Claims (5)
- 【請求項１】 被試験デバイスへ流し込むソース電流の
値を設定するソース電流負荷回路と、 上記被試験デバイスから引き込むシンク電流の値を設定
するシンク電流負荷回路と、 各々所望の電圧値が設定された第１および第２の電流負
荷切換え電圧設定回路と、 上記ソース電流負荷回路から上記被試験デバイスのピン
端子および上記第１の電流負荷切換え電圧設定回路へそ
れぞれダイオードで順方向に接続した第１整流回路手段
と、 上記シンク電流負荷回路から上記被試験デバイスのピン
端子、および上記第２の電流負荷切換え電圧設定回路か
ら上記シンク電流負荷回路へそれぞれダイオードで逆方
向に接続した第２整流回路手段と、 を備えた電流負荷回路を特徴とする半導体試験装置。 - 【請求項２】 被試験デバイスへ流し込むソース電流の
値を設定するソース電流負荷回路と、 上記被試験デバイスから引き込むシンク電流の値を設定
するシンク電流負荷回路と、 それぞれ設定電圧値が可変な第１および第２の可変電流
負荷切換え電圧設定回路と、 上記ソース電流負荷回路から上記被試験デバイスのピン
端子および上記第１の可変電流負荷切換え電圧設定回路
へそれぞれダイオードで順方向に接続した第１整流回路
手段と、 上記シンク電流負荷回路から上記被試験デバイスのピン
端子、および上記第２の可変電流負荷切換え電圧設定回
路から上記シンク電流負荷回路へそれぞれダイオードで
逆方向に接続した第２整流回路手段と、 上記被試験デバイスの試験手順に従って上記第１および
第２の可変電流負荷切換え電圧設定回路の上記設定電圧
値を切換える手段と、 を備えた電流負荷回路を特徴とする半導体試験装置。 - 【請求項３】 被試験デバイスへ流し込むソース電流の
値を設定するソース電流負荷回路と、 上記被試験デバイスから引き込むシンク電流の値を設定
するシンク電流負荷回路と、 それぞれ設定電圧値が可変な第１および第２の可変電流
負荷切換え電圧設定回路と、 上記ソース電流負荷回路から上記被試験デバイスのピン
端子および上記第１の可変電流負荷切換え電圧設定回路
へそれぞれダイオードで順方向に接続した第１整流回路
手段と、 上記シンク電流負荷回路から上記被試験デバイスのピン
端子、および上記第２の可変電流負荷切換え電圧設定回
路から上記シンク電流負荷回路へそれぞれダイオードで
逆方向に接続した第２整流回路手段と、 半導体試験装置のパターン・ジェネレータ部のマイクロ
インストラクションコードに従って上記第１および第２
の可変電流負荷切換え電圧設定回路の上記設定電圧値を
切換える手段と、 を備えた電流負荷回路を特徴とする半導体試験装置。 - 【請求項４】 被試験デバイスへ流し込むソース電流の
値を設定するソース電流負荷回路と、 上記被試験デバイスから引き込むシンク電流の値を設定
するシンク電流負荷回路と、 それぞれ設定電圧値が可変な第１および第２の可変電流
負荷切換え電圧設定回路と、 上記ソース電流負荷回路から上記被試験デバイスのピン
端子および上記第１の可変電流負荷切換え電圧設定回路
へそれぞれダイオードで順方向に接続した第１整流回路
手段と、 上記シンク電流負荷回路から上記被試験デバイスのピン
端子、および上記第２の可変電流負荷切換え電圧設定回
路から上記シンク電流負荷回路へそれぞれダイオードで
逆方向に接続した第２整流回路手段と、 半導体試験装置のパターン・ジェネレータ部のテストパ
ターンに従って、被測定デバイスのピン端子単位で上記
第１および第２の可変電流負荷切換え電圧設定回路の上
記設定電圧値を切換える手段と、 を備えた電流負荷回路を特徴とする半導体試験装置。 - 【請求項５】 被試験デバイスへ流し込むソース電流の
値を設定するソース電流負荷回路と、 上記被試験デバイスから引き込むシンク電流の値を設定
するシンク電流負荷回路と、 それぞれ設定電圧値が可変な第１および第２の可変電流
負荷切換え電圧設定回路と、 上記ソース電流負荷回路から上記被試験デバイスのピン
端子および上記第１の可変電流負荷切換え電圧設定回路
へそれぞれダイオードで順方向に接続した第１整流回路
手段と、 上記シンク電流負荷回路から上記被試験デバイスのピン
端子、および上記第２の可変電流負荷切換え電圧設定回
路から上記シンク電流負荷回路へそれぞれダイオードで
逆方向に接続した第２整流回路手段と、 半導体試験装置のパターン・ジェネレータ部のテストパ
ターンに従って駆動されるレジスタ回路およびＤ／Ａコ
ンバータ回路を有し、被測定デバイスのピン端子単位で
上記第１および第２の可変電流負荷切換え電圧設定回路
の上記設定電圧値を切換える手段と、 を備えた電流負荷回路を特徴とする半導体試験装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6011754A JPH07218596A (ja) | 1994-02-03 | 1994-02-03 | 半導体試験装置 |
| US08/377,625 US5514976A (en) | 1994-02-03 | 1995-01-25 | Semiconductor test apparatus having improved current load circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6011754A JPH07218596A (ja) | 1994-02-03 | 1994-02-03 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07218596A true JPH07218596A (ja) | 1995-08-18 |
Family
ID=11786789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6011754A Pending JPH07218596A (ja) | 1994-02-03 | 1994-02-03 | 半導体試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5514976A (ja) |
| JP (1) | JPH07218596A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09236637A (ja) * | 1996-02-29 | 1997-09-09 | Advantest Corp | 電圧印加電流測定回路 |
| WO2007049476A1 (ja) * | 2005-10-27 | 2007-05-03 | Advantest Corporation | 試験装置、及び試験方法 |
| JP2008145422A (ja) * | 2006-11-15 | 2008-06-26 | Advantest Corp | 直流測定装置および制限回路 |
| JP2008524630A (ja) * | 2004-12-21 | 2008-07-10 | テラダイン・インコーポレーテッド | 半導体デバイスを試験する信号の生成方法及びシステム |
| JP2017173318A (ja) * | 2016-03-18 | 2017-09-28 | アナログ デバイシス， インコーポレイテッド | セグメント化されたピン駆動システム |
| KR20180083364A (ko) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | 내부 임피던스 매칭을 가진 펄스 전류 소스 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773990A (en) * | 1995-09-29 | 1998-06-30 | Megatest Corporation | Integrated circuit test power supply |
| JP2000134089A (ja) * | 1998-10-28 | 2000-05-12 | Nec Corp | オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 |
| JP2003066107A (ja) * | 2001-08-28 | 2003-03-05 | Mitsubishi Electric Corp | 半導体集積回路 |
| US6879175B2 (en) * | 2003-03-31 | 2005-04-12 | Teradyne, Inc. | Hybrid AC/DC-coupled channel for automatic test equipment |
| US7271610B2 (en) * | 2004-12-17 | 2007-09-18 | Teradyne, Inc. | Using a parametric measurement unit to sense a voltage at a device under test |
| US7403030B2 (en) * | 2004-12-17 | 2008-07-22 | Teradyne, Inc. | Using parametric measurement units as a source of power for a device under test |
| US7508228B2 (en) * | 2004-12-21 | 2009-03-24 | Teradyne, Inc. | Method and system for monitoring test signals for semiconductor devices |
| US7256600B2 (en) * | 2004-12-21 | 2007-08-14 | Teradyne, Inc. | Method and system for testing semiconductor devices |
| US7102375B2 (en) | 2004-12-23 | 2006-09-05 | Teradyne, Inc. | Pin electronics with high voltage functionality |
| US7560947B2 (en) * | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
| JP5446112B2 (ja) * | 2008-03-31 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の動作監視方法 |
| US9482706B2 (en) * | 2012-12-11 | 2016-11-01 | Dust Company, Inc. | Methods and circuits for measuring a high impedance element based on time constant measurements |
| US9772351B2 (en) | 2015-11-10 | 2017-09-26 | Qualitau, Inc. | Pulsed current source with internal impedance matching |
| CN110291410B (zh) * | 2017-01-06 | 2021-10-26 | 艾利维特半导体公司 | 低功率有源负载 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4333049A (en) * | 1979-05-21 | 1982-06-01 | Takamisawa Cybernetics Co., Ltd. | Inrush current measuring apparatus with instantaneous power interruption device |
| JPH0743413B2 (ja) * | 1984-05-09 | 1995-05-15 | 三菱電機株式会社 | 半導体試験装置 |
| JPS6144371A (ja) * | 1984-08-06 | 1986-03-04 | Mitsubishi Electric Corp | 半導体試験装置 |
| JP2866750B2 (ja) * | 1991-01-28 | 1999-03-08 | 三菱電機株式会社 | 半導体試験装置および半導体装置の試験方法 |
-
1994
- 1994-02-03 JP JP6011754A patent/JPH07218596A/ja active Pending
-
1995
- 1995-01-25 US US08/377,625 patent/US5514976A/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09236637A (ja) * | 1996-02-29 | 1997-09-09 | Advantest Corp | 電圧印加電流測定回路 |
| JP2008524630A (ja) * | 2004-12-21 | 2008-07-10 | テラダイン・インコーポレーテッド | 半導体デバイスを試験する信号の生成方法及びシステム |
| WO2007049476A1 (ja) * | 2005-10-27 | 2007-05-03 | Advantest Corporation | 試験装置、及び試験方法 |
| KR100977415B1 (ko) * | 2005-10-27 | 2010-08-24 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
| US7979218B2 (en) | 2005-10-27 | 2011-07-12 | Advantest Corporation | Test apparatus, test method and computer readable medium |
| JP4939429B2 (ja) * | 2005-10-27 | 2012-05-23 | 株式会社アドバンテスト | 試験装置、及び試験方法 |
| JP2008145422A (ja) * | 2006-11-15 | 2008-06-26 | Advantest Corp | 直流測定装置および制限回路 |
| KR20180083364A (ko) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | 내부 임피던스 매칭을 가진 펄스 전류 소스 |
| JP2017173318A (ja) * | 2016-03-18 | 2017-09-28 | アナログ デバイシス， インコーポレイテッド | セグメント化されたピン駆動システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5514976A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07218596A (ja) | 半導体試験装置 | |
| US6195772B1 (en) | Electronic circuit testing methods and apparatus | |
| GB2100448A (en) | Digital in-circuit tester | |
| JPS59107283A (ja) | ロジツク駆動信号変換装置 | |
| KR100712090B1 (ko) | 반도체 집적회로 및 테스트 시스템 | |
| JPH05264667A (ja) | テスト回路 | |
| JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
| KR960003363B1 (ko) | Ic 시험장치 | |
| JP3555953B2 (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP2937619B2 (ja) | 半導体集積回路装置 | |
| US6448800B1 (en) | Load current output circuit for electronic device and IC tester using the same load current output circuit | |
| JP4395156B2 (ja) | 半導体試験装置 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JP3971165B2 (ja) | 半導体試験装置 | |
| JPH10339768A (ja) | 半導体試験装置のテストプログラム実行方法 | |
| JPH0843488A (ja) | 半導体試験装置 | |
| JP6608990B2 (ja) | スパイク保護付き試験装置及び試験方法 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH05322979A (ja) | 試験装置 | |
| JP3001017B2 (ja) | Ｉｃ試験装置 | |
| JPH0829488A (ja) | Ｉ／ｏピンエレクトロニクス回路 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| GB2294774A (en) | An apparatus for testing the quality of logic levels of a digital signal | |
| JP2004257771A (ja) | バーンイン装置 |