JP5272892B2 - 試験条件調整装置および試験条件調整方法 - Google Patents

Description

本発明は試験条件調整装置および試験条件調整方法に関する。

半導体チップの特性の１つとして、電源レールの寄生抵抗の影響等により、電源ラインから引き込まれる電流と相まってメモリセルに供給される電圧が低下すること（以下、ＩＲドロップと言う）が知られている。ＩＲドロップが発生すると、タイミング遅延が発生し、半導体チップの動作不良の原因となる。

ところで、近年、例えば出荷時に行う試験（プライマリテスト：Primary Test）時間の短縮等の理由等により、実動作時には同時に動作させない半導体チップの複数の回路を、試験時には同時に動作させて試験を行う場合が増加している。

特に、フリップチップ（Flip Chip）では試験コスト削減のためにプライマリテスト用に周辺から電源を供給するためのパッド（ＰＡＤ）を設けて、ペリフェラル（Peripheral）な半導体チップと同じように周辺から電源を供給してプライマリテストを行う場合がある。

特開２００４−１０２７２５号公報

このようなプライマリテストを行った場合、実動作時よりも高い負荷が半導体チップにかかる。従って、実動作時のＩＲドロップよりもプライマリテスト時のＩＲドロップの方が大きくなる。このため、プライマリテスト時のＩＲドロップを想定した電源作成やプライマリテスト時のＩＲドロップを考慮したタイミング設計等を行う必要がある。

しかしながら、このような設計を行うと、製品の実動作に対しては過剰な電源物量や、過剰なタイミング保証になっている。そのため半導体チップのサイズが大きくなるという問題がある。

本発明はこのような点に鑑みてなされたものであり、チップ規模の増大を防止する試験条件調整装置および試験条件調整方法を提供することを目的とする。

上記目的を達成するために、開示の試験条件調整装置が提供される。この試験条件調整装置は、比較部と調整部とを有している。
比較部は、設計対象の半導体回路の第１の動作条件での電圧降下と、第２の動作条件での電圧降下とを比較する。

調整部は、第２の動作条件での電圧降下が、第１の動作条件での電圧降下よりも大きい場合、半導体回路の遅延特性に基づいて、第２の動作条件を調整する。
この試験条件調整装置によれば、比較部により、設計対象の半導体回路の第１の動作条件での電圧降下と、第２の動作条件での電圧降下とが比較される。そして、第２の動作条件での電圧降下が、第１の動作条件での電圧降下よりも大きい場合、調整部により、半導体回路の遅延特性に基づいて、第２の動作条件が調整される。

開示の試験条件調整装置によれば、半導体回路の回路規模の増大を防止することができる。

実施の形態の試験条件調整装置の概要を示す図である。 試験条件調整装置のハードウェア構成例を示す図である。 試験条件調整装置の機能を示すブロック図である。 ハードウェア制約条件を示す図である。 係数管理テーブルの具体例を示す図である。 試験条件生成用テーブルを示す図である。 試験条件調整装置の処理を示すフローチャートである。 試験条件調整装置の処理を示すフローチャートである。 算出結果を示す図である。 具体例の試験条件生成用テーブルを示す図である。

以下、実施の形態を、図面を参照して詳細に説明する。
まず、実施の形態の試験条件調整装置について説明し、その後、実施の形態をより具体的に説明する。

図１は、実施の形態の試験条件調整装置の概要を示す図である。
実施の形態の試験条件調整装置１は、比較部２と、調整部３とを有している。
比較部２は、設計対象の半導体回路の第１の動作条件での電圧降下と、第２の動作条件での電圧降下とを例えば、シミュレーションを行って比較する。

図１では、第１の動作条件および第２の動作条件は、それぞれ、周囲温度１００［℃］、電源電圧１．１［Ｖ］の環境下で動作する条件である。
ここで、第１の動作条件は、例えば、半導体回路完成後の実動作時の動作条件であり、第２の動作条件は、例えば、半導体回路完成後の出荷試験を行うとき（試験時）の動作条件である。

前述したように、試験時間の短縮等の理由により、実動作時には同時に動作させない複数の回路を、試験時には同時に動作させて試験を行うことがある。このような場合は、実動作時よりも高い負荷が半導体回路にかかる。従って、実動作時の電圧降下よりも試験時の電圧効果の方が大きくなる。

図１では、第２の動作条件の電圧降下（４％）が、第１の動作条件の電圧降下（２％）よりも大きいことを示している。
なお、図１では、第１の動作条件の電圧降下および第２の動作条件の電圧降下は、試験条件調整装置１の外部から入力されており、比較部２が入力された電圧降下同士を比較している。しかし、これに限らず、比較部２が、入力された第１の動作条件および第２の動作条件から、電圧降下を算出し、比較するようにしてもよい。

調整部３は、第２の動作条件での電圧降下が、第１の動作条件での電圧降下よりも大きい場合、半導体回路の遅延特性に基づいて、第２の動作条件を調整する。
第２の動作条件の調整方法としては、例えば、温度を調整してもよいし、動作電圧を調整してもよい。図１では、温度を調整する場合を示している。

図１では、設計対象の半導体回路の実動作時の温度および電圧によって変化する遅延特性を数値化（係数化）したグラフ４を図示している。数値が同じ部分は、半導体回路の遅延特性が同じであることを示している。

調整部３は、このグラフ４を用いて第２の動作条件を調整する。具体的には、シミュレーションにて第２の動作条件によって半導体回路を動作させ、４％の電圧降下が生じた結果、電圧降下が０．０５［Ｖ］発生し、１．０５［Ｖ］になるとする。

ここで、グラフ４の１００［℃］、１．０５［Ｖ］が重なる部位を参照すると、遅延係数は１．１である。これは、実動作時よりも遅延が大きくなることを意味している。
従って、電圧１．０５［Ｖ］で動作したときでも、遅延を解消しようとする温度、すなわち、電圧１．０５［Ｖ］において、遅延係数が１．０となる温度を探すと８５［℃］となる。

従って、８５［℃］、１．１［Ｖ］で第２の動作条件による試験を行う。
このような試験条件調整装置１によれば、試験時に実動作時よりも大きな電圧降下が生じても、実動作時よりも低い温度で試験を行っているため、遅延が生じない。従って、試験時の電圧降下に備えて容量の大きな電源を実装する必要や、遅延補償回路を設ける必要がなくなるため、チップ規模の増大を防止することができる。

以下、実施の形態をより具体的に説明する。
図２は、試験条件調整装置のハードウェア構成例を示す図である。
試験条件調整装置１０は、ＣＰＵ（Central Processing Unit）１０１によって装置全体が制御されている。ＣＰＵ１０１には、バス１０８を介してＲＡＭ（Random Access Memory）１０２、ハードディスクドライブ（ＨＤＤ:Hard Disk Drive）１０３、グラフィック処理装置１０４、入力インタフェース１０５、外部補助記憶装置１０６および通信インタフェース１０７が接続されている。

ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に必要な各種データが格納される。ＨＤＤ１０３には、ＯＳやアプリケーションプログラムが格納される。また、ＨＤＤ１０３内には、プログラムファイルが格納される。

グラフィック処理装置１０４には、モニタ１０４ａが接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ１０４ａの画面に表示させる。入力インタフェース１０５には、キーボード１０５ａとマウス１０５ｂとが接続されている。入力インタフェース１０５は、キーボード１０５ａやマウス１０５ｂから送られてくる信号を、バス１０８を介してＣＰＵ１０１に送信する。

外部補助記憶装置１０６は、記録媒体に書き込まれた情報を読み取ったり、記録媒体に情報を書き込んだりする。外部補助記憶装置１０６で読み書きが可能な記録媒体としては、例えば、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記録装置としては、例えば、ＨＤＤ、フレキシブルディスク（ＦＤ）、磁気テープ等が挙げられる。光ディスクとしては、例えば、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ（Random Access Memory）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。光磁気記録媒体としては、例えば、ＭＯ（Magneto-Optical disk）等が挙げられる。

通信インタフェース１０７は、ネットワーク３０に接続されている。通信インタフェース１０７は、ネットワーク３０を介して、他のコンピュータとの間でデータの送受信を行う。

以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。このようなハードウェア構成の試験条件調整装置１０内には、以下のような機能が設けられる。

図３は、試験条件調整装置の機能を示すブロック図である。
試験条件調整装置１０は、物理設計部１１と、ＩＲドロップシミュレーション部１２と、ハードウェア制約条件管理ＤＢ１３と、条件生成部１４と、出力部１５とを有している。

物理設計部１１は、設計対象のＬＳＩに対して設計者が設定した、目標とするＩＲドロップの値に基づいて、設計対象のＬＳＩの電源設計、Ｐ＆Ｒ（Place and Route）、タイミング検証を行う。

目標とするＩＲドロップの値は、例えば、電源電圧が１．２Ｖで、その保証範囲が１．２Ｖ±０．１Ｖの場合、下限電圧１．１Ｖからドロップする分をＶ単位や％単位で予め決めておく。この値は、チップサイズや、電源物量等や消費電力等を考慮して決定される。

なお、試験条件調整装置１０では、条件生成部１４が試験条件を生成するため、設計者は、プライマリテスト時のＩＲドロップの値ではなく、実動作時のＩＲドロップの値を設定すればよい。

また、物理設計部１１は、設計対象のＬＳＩに対して設計者が設定した、目標とする動作温度の入力も受け付ける。
ＩＲドロップシミュレーション部１２は、設計対象のＬＳＩの実動作時の消費電力およびプライマリテスト時の消費電力をそれぞれ算出する。

そして、実動作時の消費電力の算出結果に基づいて、設計対象のＬＳＩの実動作時のＩＲドロップを算出する。また、設計対象のＬＳＩのプライマリテスト時の消費電力の算出結果に基づいて、プライマリテスト時のＩＲドロップを算出する。

そして、プライマリテスト時のＩＲドロップが、実動作時のＩＲドロップより大きいか否かを判断する。プライマリテスト時のＩＲドロップが、実動作時のＩＲドロップより大きい場合、条件生成部１４に処理が引き継がれる。

ハードウェア制約条件管理ＤＢ１３には、設計対象のＬＳＩのプライマリテストを行うテスタのハードウェア制約条件が格納されている。ハードウェア制約条件としては特に限定されないが、例えば、温度条件や、印加電圧条件等が挙げられる。

条件生成部１４は、プライマリテスト時の消費電力が、実動作時の消費電力より大きい場合に、試験条件を生成する。
具体的には、条件生成部１４は、まず、設計対象のＬＳＩの一部の回路（代表回路）の遅延の電圧依存性および温度依存性を取得する。

取得する回路部分については、特に限定されないが、例えば、インバータのチェーン構造等、タイミングが厳しく、遅延エラーが発生しやすいパスの回路部分、特に、最もタイミングが厳しい部位の遅延の電圧依存性および温度依存性を取得するのが好ましい。これにより、生成した試験条件により、確実に遅延を補償することができる。

また、取得する回路部分は１箇所でもよいし、複数箇所でもよい。
そして、取得した遅延の依存性は、設計対象のＬＳＩの実動作時の予め定めた電圧および温度による遅延時間を１．００とした係数（指数）に変換する。変換した係数（以下、遅延係数と言う）は、電圧、温度および遅延時間と関連づけて記憶しておく。なお、複数箇所を取得した場合は、それぞれの箇所において、電圧、温度および遅延時間と関連づけて記憶しておくようにしてもよい。

そして、条件生成部１４は、温度条件や電圧条件を調整することによりプライマリテスト時の試験条件を生成する。このとき、ハードウェア制約条件管理ＤＢ１３に格納されているテスタのハードウェア制約条件を考慮し、試験できない温度条件や印加電圧条件を除外する。なお、プライマリテスト時の試験条件の生成方法については、後に詳述する。

出力部１５は、条件生成部１４によって生成された試験条件をモニタ１０４ａに出力する。
また、出力部１５は、それ以外にもＩＲドロップシミュレーション部１２から設計者に報知すべき情報を受け取ると、その情報をモニタ１０４ａに出力する。

次に、ハードウェア制約条件管理ＤＢ１３に格納されている情報および条件生成部１４が記憶している情報の具体例を説明する。
図４は、ハードウェア制約条件を示す図である。

ハードウェア制約条件は、テーブル化されて管理されている。
ハードウェア制約条件テーブル１３ａには、条件および許容値の欄が設けられており、横方向に並べられた情報同士が互いに関連づけられている。

条件の欄には、前述したハードウェア制約条件が設定されている。
許容値の欄には、テスタで試験可能な値の範囲や、規格により決定されている値の範囲が設定される。

図５は、係数管理テーブルの具体例を示す図である。
係数管理テーブル１４ａには、電圧、温度、遅延および遅延係数の欄が設けられており、横方向に並べられた値が互いに関連づけられている。

一般的に、電圧が低くなる程、また、温度が高くなる程、遅延時間が長くなる。従って、例えば、電圧Ｘ［Ｖ］の温度Ａ［℃］の遅延時間Ｌａ１［ｐｓ］よりも、電圧Ｘ［Ｖ］の温度Ａ＋ａ１［℃］の遅延時間Ｌａ２［ｐｓ］の方が大きい。このため、遅延時間Ｌａ１［ｐｓ］の遅延係数１．００よりも、遅延時間Ｌａ２［ｐｓ］の遅延係数Ｍａ２の方が大きい。

また、電圧Ｘ［Ｖ］の温度Ａ［℃］の遅延時間Ｌａ１［ｐｓ］よりも、電圧Ｘ＋ｘ１［Ｖ］の温度Ａ［℃］の遅延時間Ｌｂ１［ｐｓ］の方が大きい。このため、遅延時間Ｌｂ１［ｐｓ］の遅延係数Ｍｂ１よりも遅延時間Ｌａ１［ｐｓ］の遅延係数１．００の方が大きい。

図６は、試験条件生成用テーブルを示す図である。
試験条件生成用テーブル１４ｂは、各条件の許容値の上限値および下限値における遅延係数が設定されている。

具体的には、電圧の欄には、ハードウェア制約条件テーブル１３ａから取得した電圧の下限値である電圧Ｘ＋ｘ１［Ｖ］および上限値である電圧Ｘ＋ｘ２［Ｖ］それぞれの値が設定されている。

また、温度の欄には、ハードウェア制約条件テーブル１３ａから取得した温度の下限値である温度Ａ＋ａ１［℃］および上限値である温度Ａ＋ａ２［℃］それぞれの値が設定されている。

さらに、条件が重なる部位には、係数管理テーブル１４ａから取得した遅延係数が設定されている。図６では、電圧Ｘ＋ｘ１［Ｖ］と温度Ａ＋ａ１［℃］が重なる部位に遅延係数Ｍｂ２が設定されている。同様に、電圧Ｘ＋ｘ２［Ｖ］と温度Ａ＋ａ１［℃］が重なる部位に遅延係数Ｍｃ２が設定されている。電圧Ｘ＋ｘ１［Ｖ］と温度Ａ＋ａ２［℃］が重なる部位に遅延係数Ｍｂ３が設定されている。電圧Ｘ＋ｘ２［Ｖ］と温度Ａ＋ａ２［℃］が重なる部位に遅延係数Ｍｃ３が設定されている。

次に、試験条件調整装置１０の処理を説明する。
図７および図８は、試験条件調整装置の処理を示すフローチャートである。
まず、物理設計部１１が、設計対象のＬＳＩの目標とする実動作時のＩＲドロップの入力を受け付ける（ステップＳ１）。ここではＩＲドロップ率（Ｎ％）を受け付けるものとする。

次に、物理設計部１１が、ステップＳ１にて受け付けたＩＲドロップを満たせるような電源の容量（初期電源）の見積もりの入力を受け付ける（ステップＳ２）。
次に、物理設計部１１が、設計対象のＬＳＩの電源の経路を組む（電源設計）（ステップＳ３）。

次に、物理設計部１１が、論理合成された回路を元に、ライブラリ（図示せず）に登録された各ゲートを配置（Place）し、ゲートの端子間の配線（Route）を実施する（ステップＳ４）。ライブラリは、試験条件調整装置１０の内部に設けられていてもよいし、試験条件調整装置１０外部に存在していてもよい。

次に、物理設計部１１が、設計対象のＬＳＩの各信号が決められた時間内に正しく動作をするかのタイミング検証を実施する（ステップＳ５）。
次に、ＩＲドロップシミュレーション部１２が、実動作時の消費電力を算出する（ステップＳ６）。例えば、トランジスタのリークによる消費電力や、トランジスタのスイッチングによる消費電力や、トランジスタの貫通電流による消費電力を加算した値を実動作時の消費電力として算出する。

次に、ＩＲドロップシミュレーション部１２が、実動作時のＩＲドロップ率を算出する（ステップＳ７）。
次に、ＩＲドロップシミュレーション部１２が、ステップＳ７にて算出した実動作時のＩＲドロップ率が、ステップＳ１０にて設定した目標とするＩＲドロップ率（Ｎ％）以下であるか否かを判断する（ステップＳ８）。

実動作時のＩＲドロップが、目標とするＩＲドロップ率（Ｎ％）より大きい場合（ステップＳ８のＮｏ）、ステップＳ１に移行し、例えば、モニタ１０４ａにエラーを表示させる等により設計者にその旨を報知する。そして、設計者による目標とするＩＲドロップの新たな入力を受け付けると、ステップＳ２以降の処理を再度行う。

なお、実動作時のＩＲドロップが、目標とするＩＲドロップ率（Ｎ％）より大きい場合は、ステップＳ３に移行し、物理設計部１１が電源設計をやり直すことで、再度ＩＲドロップ率を算出するようにしてもよい。

一方、実動作時のＩＲドロップが、目標とするＩＲドロップ率（Ｎ％）以下である場合（ステップＳ８のＹｅｓ）、ＩＲドロップシミュレーション部１２が、実動作時のＩＲドロップを考慮したレイアウトデータを生成する（図８のステップＳ９）。

次に、ＩＲドロップシミュレーション部１２が、実動作時のＩＲドロップを考慮したレイアウトデータを用いてプライマリテスト時の消費電力を算出する（ステップＳ１０）。
次に、ＩＲドロップシミュレーション部１２が、ステップＳ９にて生成したレイアウトデータを用いてプライマリテスト時のＩＲドロップ率（Ｓ％）を算出する（ステップＳ１１）。

次に、ＩＲドロップシミュレーション部１２が、ステップＳ１１にて算出されたＩＲドロップ率（Ｓ％）が、ＩＲドロップ率（Ｎ％）より大きいか否かを判断する（ステップＳ１２）。

ＩＲドロップ率（Ｓ％）が、ＩＲドロップ率（Ｎ％）以下である場合（ステップＳ１２のＮｏ）、すなわち、プライマリテスト時のＩＲドロップの値が、実動作時のＩＲドロップの値以下である場合、調整の必要はないため、処理を終了する。なお、この場合、ＩＲドロップシミュレーション部１２は、ステップＳ１にて入力を受け付けたＩＲドロップ率（Ｎ％）での設計が上手くいった旨を出力部１５に送る。出力部１５は、その旨をモニタ１０４ａに出力する。

一方、ＩＲドロップ率（Ｓ％）が、ＩＲドロップ率（Ｎ％）より大きい場合（ステップＳ１２のＹｅｓ）、すなわち、プライマリテスト時のＩＲドロップの値が、実動作時のＩＲドロップの値より大きい場合、調整の必要があるため、条件生成部１４が以下の処理を行う。

条件生成部１４が、前述した代表回路の遅延の電圧依存性および温度依存性を取得する（ステップＳ１３）。取得した遅延値は基準の条件での遅延値を１．００とした係数に変換する。

次に、条件生成部１４が、ハードウェア制約条件テーブル１３ａを参照し、テスタのハードウェア制約条件を取得する（ステップＳ１４）。
条件生成部１４が、ステップＳ１３にて取得した温度依存性およびステップＳ１４にて取得したハードウェア制約条件に基づいて、試験条件生成用テーブル１４ｂを生成する（ステップＳ１５）。具体的には、ハードウェア制約条件テーブル１３ａから電圧の下限値である電圧Ｘ＋ｘ１［Ｖ］および上限値である電圧Ｘ＋ｘ２［Ｖ］を取得する。そして、電圧の欄にそれぞれの値を設定する。

次に、ハードウェア制約条件テーブル１３ａから温度の下限値である温度Ａ＋ａ１［℃］および上限値である温度Ａ＋ａ２［℃］を取得する。そして、温度の欄にそれぞれの値を設定する。

次に、係数管理テーブル１４ａを参照し、条件が重なる部位に遅延係数を設定していく。図６では、電圧Ｘ＋ｘ１［Ｖ］と温度Ａ＋ａ１［℃］が重なる部位に遅延係数Ｍｂ２を設定する。同様に、電圧Ｘ＋ｘ２［Ｖ］と温度Ａ＋ａ１［℃］が重なる部位に遅延係数Ｍｃ２を設定する。電圧Ｘ＋ｘ１［Ｖ］と温度Ａ＋ａ２［℃］が重なる部位に遅延係数Ｍｂ３を設定する。電圧Ｘ＋ｘ２［Ｖ］と温度Ａ＋ａ２［℃］が重なる部位に遅延係数Ｍｃ３を設定する。これにより、試験条件生成用テーブル１４ｂが完成する。

次に、条件生成部１４がステップＳ１１にて求めたプライマリテスト時のＩＲドロップ率（Ｓ％）における試験条件を、ステップＳ１５にて生成した試験条件生成用テーブル１４ｂから抽出する（ステップＳ１６）。

例えば、実動作時のＩＲドロップ率（Ｎ％）、プライマリテスト時のＩＲドロップ率（Ｓ％）のＩＲドロップ後の電圧値をそれぞれ算出する。
図９は、算出結果を示す図である。

図９に示すテーブル１４ｄは、条件生成部１４が算出した算出結果を示している。
テーブル１４ｄは、実動作時およびプライマリテスト時のＩＲドロップ前の電圧および温度は、ともにＸ＋ｘ１［Ｖ］、Ａ＋ａ１［℃］であることを示している。また、実動作時のＩＲドロップ率は、Ｎ％であり、ＩＲドロップ後の電圧がＸｎ［Ｖ］であることを示している。また、プライマリテスト時のＩＲドロップ率は、Ｓ％であり、ＩＲドロップ後の電圧がＸｓ［Ｖ］であることを示している。

再び図８に戻って説明する。
そして、条件生成部１４は、試験条件生成用テーブル１４ｂを参照し、ＩＲドロップ後の電圧比に対応する温度比を抽出する。温度の換算値として、プライマリテスト時の温度を算出する。なお、電圧値を算出することも可能である。どちらに換算するかは算出コスト等を考慮して予め決めておく。

次に、ステップＳ１１にて求めたＩＲドロップ（Ｓ％）がステップＳ１５にて生成した試験条件生成用テーブル１４ｂの範囲外か否かを判断する（ステップＳ１７）。
ステップＳ１１にて求めたＩＲドロップの値がステップＳ１５にて生成した試験条件生成用テーブル１４ｂの範囲外の場合（ステップＳ１７のＹｅｓ）、ステップＳ１に移行し、例えば、モニタ１０４ａにエラーを表示させる等により設計者にその旨を報知する。そして、設計者による目標とするＩＲドロップの新たな入力を受け付けると、ステップＳ２以降の処理を再度行う。

一方、試験条件生成用テーブル１４ｂの範囲内である場合（ステップＳ１７のＮｏ）、処理を終了する。なお、この場合、条件生成部１４は、ステップＳ１６にて抽出した試験条件を出力部１５に送る。出力部１５は、この試験条件をモニタ１０４ａに出力する。

＜具体例＞
次に、具体例を用いて試験条件を生成する方法を説明する。
図１０は、具体例の試験条件生成用テーブルを示す図である。

以下、温度を調整することにより試験条件を生成する方法を説明する。
設計対象のＬＳＩは、実動作時にて１００［℃］、１．１［Ｖ］での動作を前提とする。この場合、係数管理テーブル１４ａは、１００［℃］、１．１［Ｖ］での遅延係数を１．０とする。

プライマリテスト時にはＩＲドロップが０．１［Ｖ］発生し、１．０［Ｖ］になるとする。
ここで、試験条件生成用テーブル１４ｃの１００［℃］、１．０［Ｖ］が重なる部位を参照すると、遅延係数は１．１である。これは、実動作時よりも遅延が大きくなることを意味している。

従って、電圧１．０［Ｖ］において、遅延を解消しようとする温度、すなわち、電圧１．０［Ｖ］において、遅延係数が１．０となる温度を探すと８５［℃］が該当する。
従って、プライマリテストは、８５［℃］、１．１［Ｖ］で実施する。

これにより、プライマリテスト時にＩＲドロップが発生し、電圧が１．０［Ｖ］まで落ち込む場合でも、８５［℃］で試験を行っている、すなわち、係数が１．０である条件においてプライマリテストを行っているので、実動作時の１００［℃］、１．１［Ｖ］相当の負荷になる。従って、プライマリテスト用に過剰な電源設計を行うことなく、実動作時と同様の条件でプライマリテストを行うことができる。

なお、電圧を調整することにより試験条件を生成する場合は、温度を一定にしておき、電圧を変更することで上記と同様の効果を得ることができる。すなわち、１００［℃］において、遅延係数が１．０となる電圧は、１．１［Ｖ］であるため、ＩＲドロップの電圧差０．１［Ｖ］を、１．１［Ｖ］に加算すると１．２［Ｖ］になる。

従って、プライマリテストは、１００［℃］、１．２［Ｖ］で実施する。
＜変形例＞
遅延の最悪条件に基づいて、プライマリテストの温度および電圧を決定することもできる。

実動作時に２％のＩＲドロップが発生し、プライマリテスト時に４％のＩＲドロップが発生するＬＳＩを例にとって説明する。
実動作時の遅延の最悪条件は、１２５［℃］、１．１［Ｖ］で試験を行った場合であり、ＩＲドロップが発生したときの電圧は、１．１×０．９８＝１．０７８［Ｖ］である。なお、最良条件は、−４０［℃］、１．３［Ｖ］で試験を行った場合である。

一方、プライマリテスト時の遅延の最悪条件は、１２５［℃］、１．１［Ｖ］で試験を行った場合であり、ＩＲドロップが発生したときの電圧は、１．１×０．９６＝１．０５６［Ｖ］である。なお、最良条件は、−４０［℃］、１．３［Ｖ］で試験を行った場合である。

温度を調整する場合、１．０７８［Ｖ］と１．０５６［Ｖ］の遅延時間の差に等しい１２５［℃］とｘ［℃］の遅延時間の差を求める。ここではｘ＝１００［℃］となるものとする。従って１００［℃］、１．１［Ｖ］でプライマリテストを行う。

また、電圧を調整する場合、１．０７８［Ｖ］と１．０５６［Ｖ］の電圧差０．０２４Ｖを、１．１Ｖに加算してプライマリテストを行う。すなわち、１２５［℃］、１．１２４Ｖ［Ｖ］でプライマリテストを行う。

以上述べたように、試験条件調整装置１０によれば、条件生成部１４が、プライマリテスト時のＩＲドロップが、実動作時のＩＲドロップよりも大きい場合、試験条件生成用テーブル１４ｂ、１４ｃに格納された遅延係数に基づいて、プライマリテスト時の試験条件を生成するようにした。

これにより、プライマリテスト時に実動作時よりも大きな電圧降下が生じても、実動作時よりも低い温度または実動作時よりも高い電源電圧で試験を行っているため、遅延が生じない。

従って、プライマリテスト時の電圧降下に備えて容量の大きな電源をＬＳＩに実装する必要や、遅延補償回路を設ける必要がなくなるため、ＬＳＩの回路規模の増大を防止することができる。

また、条件生成部１４は、試験条件生成用テーブル１４ｂを生成し、このテーブルに基づいてプライマリテスト時の試験条件を生成するようにした。これにより、試験条件を容易に生成することができる。

また、条件生成部１４は、テスタの電圧および温度の制約を考慮して試験条件生成用テーブル１４ｂを生成するようにした。これにより、生成した試験条件を用いてテスタにて確実にテストすることができる。

また、条件生成部１４は、代表回路の遅延の電圧依存性および温度依存性を取得する際に、遅延エラーが発生しやすいパスの回路部分を取得するようにした。これにより、生成した試験条件により、確実に遅延を補償することができる。

なお、試験条件調整装置１０が適用できる設計対象のＬＳＩの種別は特に限定されないが、例えば、フリップチップや、ペリフェラルなＬＳＩ等が挙げられる。
設計対象のＬＳＩが、フリップチップである場合、プライマリテスト用のパッドから電源を供給する場合は、実動作時のＩＲドロップよりもプライマリテスト時のＩＲドロップの方が大きくなる場合がある。

また、設計対象のＬＳＩが、ペリフェラルなＬＳＩである場合、プライマリテスト時にも実動作時と同じ周波数で動作させて、試験時間の短縮のため実動作時よりプライマリテスト時の方が、動作回路が多い。

従って、このＬＳＩも実動作時のＩＲドロップよりプライマリテスト時のＩＲドロップの方が大きくなる場合がある。
試験条件調整装置１０は、設計対象のＬＳＩの種別に限定されず、ＬＳＩの回路規模の増大を防止することができる。

なお、試験条件調整装置１０が行った処理が、複数の装置によって分散処理されるようにしてもよい。例えば、１つの装置が、物理設計を行ってタイミング検証までを行っておき、他の装置が、その結果を用いてシミュレーションを行い、試験条件を生成するようにしてもよい。

以上、本発明の試験条件調整装置および試験条件調整方法を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。

また、本発明は、前述した実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、試験条件調整装置１０が有する機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、例えば、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記録装置としては、例えば、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等が挙げられる。光ディスクとしては、例えば、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ（Random Access Memory）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。光磁気記録媒体としては、例えば、ＭＯ（Magneto-Optical disk）等が挙げられる。

プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。

試験条件調整プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。

以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１） 設計対象の半導体回路の第１の動作条件での電圧降下と、第２の動作条件での電圧降下とを比較する比較部と、
前記第２の動作条件での電圧降下が、前記第１の動作条件での電圧降下よりも大きい場合、前記半導体回路の遅延特性に基づいて、前記第２の動作条件を調整する調整部と、
を有することを特徴とする試験条件調整装置。

（付記２） 前記調整部は、前記第２の動作条件の動作温度を前記第１の動作条件の動作温度より低く調整することを特徴とする付記１記載の試験条件調整装置。
（付記３） 前記調整部は、前記第２の動作条件の動作電圧を前記第１の動作条件の動作電圧より低く調整することを特徴とする付記１記載の試験条件調整装置。

（付記４） 前記調整部は、前記半導体回路の所定部位の電圧変化および温度変化に対する遅延特性の関係を表した情報を生成し、前記情報に基づいて、前記第２の動作条件を調整することを特徴とする付記１記載の試験条件調整装置。

（付記５） 前記調整部は、前記第２の動作条件における電圧および温度の予め定められた制約を考慮して前記情報を生成することを特徴とする付記４記載の試験条件調整装置。

（付記６） 前記所定部位は、前記半導体回路の最もタイミングが厳しいパスを有する回路部分であることを特徴とする付記４記載の試験条件調整装置。
（付記７） コンピュータが、
設計対象の半導体回路の第１の動作条件での電圧降下と、第２の動作条件での電圧降下とを比較し、
前記第２の動作条件での電圧降下が、前記第１の動作条件での電圧降下よりも大きい場合、前記半導体回路の遅延特性に基づいて、前記第２の動作条件を調整する、
ことを特徴とする試験条件調整方法。

（付記８） コンピュータを、
設計対象の半導体回路の第１の動作条件での電圧降下と、第２の動作条件での電圧降下とを比較する比較手段、
前記第２の動作条件での電圧降下が、前記第１の動作条件での電圧降下よりも大きい場合、前記半導体回路の遅延特性に基づいて、前記第２の動作条件を調整する調整手段、
として機能させることを特徴とする試験条件調整プログラム。

１、１０ 試験条件調整装置
２ 比較部
３ 調整部
４ グラフ
１１ 物理設計部
１２ ＩＲドロップシミュレーション部
１３ ハードウェア制約条件管理ＤＢ
１３ａ ハードウェア制約条件テーブル
１４ 条件生成部
１４ａ 係数管理テーブル
１４ｂ、１４ｃ 試験条件生成用テーブル
１５ 出力部

Claims (5)

1. 設計対象の半導体回路の実動作時の動作条件である第１の動作条件での電圧降下と、試験時の動作条件である第２の動作条件での電圧降下とを比較する比較部と、
   前記第２の動作条件での電圧降下が、前記第１の動作条件での電圧降下よりも大きい場合、前記半導体回路の遅延特性に基づいて、前記第２の動作条件を調整する調整部と、
   を有する
   ことを特徴とする試験条件調整装置。
2. 前記調整部は、前記第２の動作条件の動作温度を前記第１の動作条件の動作温度より低く調整する
   ことを特徴とする請求項１記載の試験条件調整装置。
3. 前記調整部は、前記第２の動作条件の動作電圧を前記第１の動作条件の動作電圧より高く調整する
   ことを特徴とする請求項１記載の試験条件調整装置。
4. 前記調整部は、前記半導体回路の所定部位の電圧変化および温度変化に対する遅延特性の関係を表した情報を生成し、前記情報に基づいて、前記第２の動作条件を調整する
   ことを特徴とする請求項１記載の試験条件調整装置。
5. コンピュータが、
   設計対象の半導体回路の実動作時の動作条件である第１の動作条件での電圧降下と、試験時の動作条件である第２の動作条件での電圧降下とを比較し、
   前記第２の動作条件での電圧降下が、前記第１の動作条件での電圧降下よりも大きい場合、前記半導体回路の遅延特性に基づいて、前記第２の動作条件を調整する、
   ことを特徴とする試験条件調整方法。
   
   
   

Images