JP4598645B2 - 試験方法および試験装置 - Google Patents
試験方法および試験装置 Download PDFInfo
- Publication number
- JP4598645B2 JP4598645B2 JP2005299200A JP2005299200A JP4598645B2 JP 4598645 B2 JP4598645 B2 JP 4598645B2 JP 2005299200 A JP2005299200 A JP 2005299200A JP 2005299200 A JP2005299200 A JP 2005299200A JP 4598645 B2 JP4598645 B2 JP 4598645B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- semiconductor integrated
- circuit device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
図3は、本発明の第1の実施形態による半導体集積回路装置の試験装置20の概略的構成を示す。
[第2の実施形態]
図6は本発明の第2の実施形態による試験装置40の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
[第3の実施形態]
図9は本発明の第3の実施形態による試験装置60の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
半導体集積回路装置の試験方法であって、
試験装置上に装着された半導体集積回路装置にテストパターンデータを供給し、機能試験を行う試験手順と、
前記試験手順後に、前記半導体集積回路装置にダミーテストパターンデータを供給し、前記半導体集積回路装置を継続して駆動する後処理手順を含み、
前記テストパターンデータは、第1のシステムクロック速度で供給され、
前記ダミーテストパターンデータは、第2の、より遅いシステムクロック速度で供給され、
前記後処理手順では、前記試験装置のシステムクロック速度が、前記試験手順終了と同時に、前記第1のシステムクロック速度から、前記第2のシステムクロック速度に変更されることを特徴とする試験方法。
前記後処理手順では、前記第2のクロック速度が徐々に減少されることを特徴とする付記1記載の試験方法。
前記後処理手順では、前記クロック速度がクロック毎に、50%ずつ減少されることを特徴とする付記2記載の試験方法。
前記後処理手順は、前記試験装置上に装着された半導体集積回路装置に供給される電源電圧を監視し、前記第2のシステムクロック速度を、前記電源電圧に生じる電圧オーバーシュートが、所定レベルを超えないように決定する手順を含むことを特徴とする付記1または2記載の試験方法。
前記後処理手順は、前記試験装置上に装着された半導体集積回路装置に供給される電源電圧を監視する工程と、前記電源電圧が所定レベルを超えて上昇した場合、前記試験装置に設けられ前記半導体集積回路装置に電源電圧を供給する電源回路に、容量素子を接続する手順を含むことを特徴とする付記1または2記載の試験方法。
前記試験手順は、前記試験装置上に装着された半導体集積回路装置に供給される電源電圧を監視する工程と、前記電源電圧が所定レベルを超えて低下した場合、前記試験装置に設けられ前記半導体集積回路装置に電源電圧を供給する電源回路に、充電された容量素子を接続する手順を含むことを特徴とする付記1または2記載の試験方法。
試験する半導体集積回路装置が装着されるテストベッドと、
前記テストベッドに装着された半導体集積回路装置に駆動電流を供給する電源装置と、
前記テストベッドに装着された半導体集積回路装置にテストパターンデータを供給するパターン発生器と、
前記テストパターンデータの供給に応じて生じる前記半導体集積回路装置の応答を検証する検証回路と、
よりなる半導体集積回路装置の試験装置であって、
前記試験装置は、そのシステムクロック速度を制御する制御装置を含み、
前記パターン発生器は、前記半導体集積回路装置の機能試験の際に、前記半導体集積回路装置に前記テストパターンデータを、第1のシステムクロック速度で供給し、前記半導体集積回路装置の機能試験の後の後処理の際に、前記半導体集積回路装置にダミーテストパターンデータを、第2の、より遅いシステムクロック速度で供給し、
前記制御装置は、前記試験装置のシステムクロック速度を、前記機能試験の終了と同時に、前記第1のシステムクロック速度から、前記第2のシステムクロック速度に変化させることを特徴とする半導体集積回路装置の試験装置。
前記制御装置は、前記後処理の際に、前記第2のシステムクロック速度を徐々に減少させることを特徴とする付記7記載の半導体集積回路装置の試験装置。
前記制御装置は、前記後処理の際に、前記第2のシステムクロック速度をクロック毎に、50%ずつ減少させることを特徴とする付記7記載の半導体集積回路装置の試験装置。
前記試験装置は、前記試験装置上に装着された半導体集積回路装置に供給される電源電圧を監視する電圧監視回路を備え、前記制御装置は、前記第2のシステムクロック速度を、前記電源電圧に生じる電圧サージが、所定レベルを超えないように決定することを特徴とする付記7または8記載の試験装置。
前記試験装置はさらに、前記試験装置上に装着された半導体装置に供給される電源電圧を監視する電圧監視回路と、前記電源回路に並列接続可能に設けられた容量素子を含み、前記制御装置は、前記後処理の際に前記電源電圧が所定レベルを超えて上昇した場合、前記電源回路に、前記容量素子を接続することを特徴とする付記7〜10のうち、いずれか一項記載の試験装置。
前記試験装置は、前記試験装置上に装着された半導体装置に供給される電源電圧を監視する電圧監視回路と、前記電源回路に並列接続可能に設けられ、充電回路にされた容量素子を含み、前記制御装置は、前記機能試験の際に前記電源電圧が前記所定レベルを超えて降下した場合、前記電源回路に、前記容量素子を接続することを特徴とする付記7〜11のうち、いずれか一項記載の試験装置。
11,21 テストベッド
11A,21A 半導体集積回路装置
13,13A,13B,23,23A,23B 電気特性測定装置
14A,14B,24A,24B パターンジェネレータ
15A,25A ピンデータセレクタ
15B,25B レートジェネレータ
15C,25C SQPG(シーケンシャルパターンジェネレータ)
15D,25D TTB(トゥルーステーブルバッファ)
15E,25E データフェイルメモリ
15F,25F AFM(アドレスフェイルメモリ)
16A,26A 波形整形器
16B,26B タイミングジェネレータ
16C,26C タイミングメモリ
16D,26D 波形メモリ
16E,26E デジタル比較器
27 印加波形モニタ回路
28 電源波形補正回路
28A 選択回路
28B 容量素子アレイ
28C APS(アディショナルパワーサプライ)
29,29A VTRG(バリアブルテストレートジェネレータ)
30 電圧モニタ
30A 選択回路
30B〜30D レジスタ
Claims (9)
- 半導体集積回路装置の試験方法であって、
試験装置上に装着された半導体集積回路装置にテストパターンデータを供給し、機能試験を行う試験手順と、
前記試験手順後に、前記半導体集積回路装置にダミーテストパターンデータを供給し、前記半導体集積回路装置を継続して駆動する後処理手順を含み、
前記テストパターンデータは、第1のシステムクロック速度で供給され、
前記ダミーテストパターンデータは、第2の、より遅いシステムクロック速度で供給され、
前記後処理手順では、前記試験装置のシステムクロック速度が、前記試験手順終了と同時に、前記第1のシステムクロック速度から、前記第2のシステムクロック速度に変更されることを特徴とする試験方法。 - 前記後処理手順では、前記第2のクロック速度が徐々に減少されることを特徴とする請求項1記載の試験方法。
- 前記後処理手順では、前記クロック速度がクロック毎に50%ずつ減少されることを特徴とする請求項2記載の試験方法。
- 前記後処理手順は、前記試験装置上に装着された半導体集積回路装置に供給される電源電圧または電源電流を監視し、前記第2のシステムクロック速度を、前記電源電圧に生じる電圧オーバーシュートが、所定レベルを超えないように決定する手順を含むことを特徴とする請求項1または2記載の試験方法。
- 前記後処理手順は、前記試験装置上に装着された半導体集積回路装置に供給される電源電圧または電源電流を監視する工程と、前記電源電圧が所定レベルを超えて上昇した場合、前記試験装置に設けられ前記半導体集積回路装置に電源電圧を供給する電源回路に、容量素子を接続する手順を含むことを特徴とする請求項1または2記載の試験方法。
- 前記試験手順は、前記試験装置上に装着された半導体集積回路装置に供給される電源電圧または電源電流を監視する工程と、前記電源電圧が所定レベルを超えて低下した場合、前記試験装置に設けられ前記半導体集積回路装置に電源電圧を供給する電源回路に、充電された容量素子を接続する手順を含むことを特徴とする請求項1または2記載の試験方法。
- 前記半導体集積回路装置の定格電圧が1.8V以下であることを特徴とする請求項1〜6のうち、いずれか一項記載の試験方法。
- 試験する半導体集積回路装置が装着されるテストベッドと、
前記テストベッドに装着された半導体集積回路装置に駆動電流を供給する電源装置と、
前記テストベッドに装着された半導体集積回路装置にテストパターンデータを供給するパターン発生器と、
前記テストパターンデータの供給に応じて生じる前記半導体集積回路装置の応答を検証する検証回路と、
よりなる半導体集積回路装置の試験装置であって、
前記試験装置は、そのシステムクロック速度を制御する制御装置を含み、
前記パターン発生器は、前記半導体集積回路装置の機能試験の際に、前記半導体集積回路装置に前記テストパターンデータを、第1のシステムクロック速度で供給し、前記半導体集積回路装置の機能試験の後の後処理の際に、前記半導体集積回路装置にダミーテストパターンデータを、第2の、より遅いシステムクロック速度で供給し、
前記制御装置は、前記試験装置のシステムクロック速度を、前記機能試験の終了と同時に、前記第1のシステムクロック速度から、前記第2のシステムクロック速度に変化させることを特徴とする半導体集積回路装置の試験装置。 - 前記半導体集積回路装置の定格電圧が1.8V以下であることを特徴とする請求項8記載の試験方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299200A JP4598645B2 (ja) | 2005-10-13 | 2005-10-13 | 試験方法および試験装置 |
US11/334,399 US7358714B2 (en) | 2005-10-13 | 2006-01-19 | Testing method and testing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299200A JP4598645B2 (ja) | 2005-10-13 | 2005-10-13 | 試験方法および試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007108016A JP2007108016A (ja) | 2007-04-26 |
JP4598645B2 true JP4598645B2 (ja) | 2010-12-15 |
Family
ID=37985218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299200A Expired - Fee Related JP4598645B2 (ja) | 2005-10-13 | 2005-10-13 | 試験方法および試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7358714B2 (ja) |
JP (1) | JP4598645B2 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7295049B1 (en) * | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
DE112006003066T5 (de) * | 2005-10-27 | 2008-09-25 | Advantest Corporation | Prüfvorrichtung und Prüfverfahren |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US7737724B2 (en) * | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8111577B2 (en) | 2007-04-17 | 2012-02-07 | Cypress Semiconductor Corporation | System comprising a state-monitoring memory element |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
JP4936134B2 (ja) * | 2007-09-20 | 2012-05-23 | 横河電機株式会社 | 電圧印加電流測定回路 |
DE102008059504B4 (de) * | 2008-11-28 | 2018-02-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001074816A (ja) * | 1999-09-09 | 2001-03-23 | Advantest Corp | 半導体試験装置 |
JP2005516226A (ja) * | 2002-01-30 | 2005-06-02 | フォームファクター,インコーポレイテッド | 被テスト集積回路用の予測適応電源 |
JP2005249394A (ja) * | 2004-03-01 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法、半導体検査システムおよび半導体装置 |
JP2005249526A (ja) * | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法、半導体検査装置および半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023778A (en) * | 1997-12-12 | 2000-02-08 | Intel Corporation | Method and apparatus for utilizing mux scan flip-flops to test speed related defects by delaying an active to inactive transition of a scan mode signal |
US6028440A (en) * | 1998-03-20 | 2000-02-22 | Lsi Logic Corporation | Estimation of voltage drop and current densities in ASIC power supply mesh |
JP4510188B2 (ja) | 1999-10-29 | 2010-07-21 | 株式会社アドバンテスト | タイミング発生器 |
JP2001284531A (ja) * | 2000-03-29 | 2001-10-12 | Advantest Corp | クロック切替装置 |
US7162652B2 (en) * | 2003-06-20 | 2007-01-09 | Texas Instruments Incorporated | Integrated circuit dynamic parameter management in response to dynamic energy evaluation |
US20050201457A1 (en) * | 2004-03-10 | 2005-09-15 | Allred Daniel J. | Distributed arithmetic adaptive filter and method |
-
2005
- 2005-10-13 JP JP2005299200A patent/JP4598645B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-19 US US11/334,399 patent/US7358714B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001074816A (ja) * | 1999-09-09 | 2001-03-23 | Advantest Corp | 半導体試験装置 |
JP2005516226A (ja) * | 2002-01-30 | 2005-06-02 | フォームファクター,インコーポレイテッド | 被テスト集積回路用の予測適応電源 |
JP2005249394A (ja) * | 2004-03-01 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法、半導体検査システムおよび半導体装置 |
JP2005249526A (ja) * | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法、半導体検査装置および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007108016A (ja) | 2007-04-26 |
US7358714B2 (en) | 2008-04-15 |
US20070091698A1 (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4598645B2 (ja) | 試験方法および試験装置 | |
US6195772B1 (en) | Electronic circuit testing methods and apparatus | |
JP2650203B2 (ja) | 半導体装置試験システムの複数のテストピンの動作を制御する装置および方法 | |
US5951705A (en) | Integrated circuit tester having pattern generator controlled data bus | |
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
KR0136898B1 (ko) | 정확한 특성시험을 행하는 반도체 장치 | |
JP6097797B2 (ja) | 半導体装置、テスタ装置及びテスタシステム | |
US20170256324A1 (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
US7171611B2 (en) | Apparatus for determining the access time and/or the minimally allowable cycle time of a memory | |
US7107504B2 (en) | Test apparatus for semiconductor device | |
JP2008084461A (ja) | テスト制御回路 | |
US5869983A (en) | Method and apparatus for controlling compensated buffers | |
US7440346B2 (en) | Semiconductor device | |
KR100486310B1 (ko) | 메모리 시험장치 및 메모리 시험방법 | |
US7888964B2 (en) | Device and method for testing a resistance value of on-die-termination device and semiconductor device having the same | |
US6404219B1 (en) | Burn-in test method for a semiconductor chip and burn-in test apparatus therefor | |
US6842712B2 (en) | Method for testing an electronic component; computer program product, computer readable medium, and computer embodying the method; and method for downloading the program embodying the method | |
US7952381B2 (en) | Semiconductor device | |
US20110148429A1 (en) | DC Testing Integrated Circuits | |
US6873557B2 (en) | Integrated circuit device with a built-in detecting circuit for detecting maximum memory access time of an embedded memory | |
US7247956B2 (en) | Performance test board | |
US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
US6393593B1 (en) | Tester and method for testing LSI designed for scan method | |
JP4670783B2 (ja) | 半導体試験装置 | |
US8674752B2 (en) | Semiconductor device and method for driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4598645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |