JPS63209123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63209123A JPS63209123A JP62041801A JP4180187A JPS63209123A JP S63209123 A JPS63209123 A JP S63209123A JP 62041801 A JP62041801 A JP 62041801A JP 4180187 A JP4180187 A JP 4180187A JP S63209123 A JPS63209123 A JP S63209123A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- silicon
- layer
- concentration
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 45
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 14
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims 2
- 230000000295 complement effect Effects 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 10
- 239000011574 phosphorus Substances 0.000 abstract description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052796 boron Inorganic materials 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 102220357434 c.88T>A Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
本発明は、半導体装置の製造方法に係り、半導体製造に
おけるシリコン中への不純物拡散層の形成方法に関し、
特に０ＭＯ３ＬＳＩの製造において有効である。
おけるシリコン中への不純物拡散層の形成方法に関し、
特に０ＭＯ３ＬＳＩの製造において有効である。
［従来の技ｔ＃］
従来、Ｔｉシリサイドを選択的にシリコン拡散層上にａ
ｔＪちされた構造を製造する場合、シリコンに高濃度不
純物層を形成後、ｒｉを蓄積し、熱処理によりＴ１シリ
サイドを形成していた。
ｔＪちされた構造を製造する場合、シリコンに高濃度不
純物層を形成後、ｒｉを蓄積し、熱処理によりＴ１シリ
サイドを形成していた。
［発明が解決しようとする問題点］
しかしながら、１゛１シリサイド形成のスピードは、シ
リコン中の不純物濃度に依存し、ポロン拡散層はＴｉシ
リサイド形成を促進し、逆にリンやヒ素はＴｉシリサイ
ド形成を抑制する。このためＣＭＯ５ＬＳＩのＴｉシリ
サイドの形成を行なう場合、Ｐ型拡ｆｌｕ上にＴｉシリ
サイドが形成される熱処理では、Ｎ型拡散層上にＴｉシ
リサイドが形成されず、またＮ型拡散層上にＴ１シリサ
イドが形成される高温熱処理では、Ｐ型拡肢層上のＴｉ
シリサイドが横に拡がりフィールドＳｉＯ２上及びゲー
ト電極計のシリコン中にまでＴｉシリサイドが形成され
てしまう、従って、高集積化されたＣＭＯ５ＬＳＩの製
造では、Ｐ型・Ｎｍの両拡散層上へＴｉシリサイドを、
横に拡がることなく。
リコン中の不純物濃度に依存し、ポロン拡散層はＴｉシ
リサイド形成を促進し、逆にリンやヒ素はＴｉシリサイ
ド形成を抑制する。このためＣＭＯ５ＬＳＩのＴｉシリ
サイドの形成を行なう場合、Ｐ型拡ｆｌｕ上にＴｉシリ
サイドが形成される熱処理では、Ｎ型拡散層上にＴｉシ
リサイドが形成されず、またＮ型拡散層上にＴ１シリサ
イドが形成される高温熱処理では、Ｐ型拡肢層上のＴｉ
シリサイドが横に拡がりフィールドＳｉＯ２上及びゲー
ト電極計のシリコン中にまでＴｉシリサイドが形成され
てしまう、従って、高集積化されたＣＭＯ５ＬＳＩの製
造では、Ｐ型・Ｎｍの両拡散層上へＴｉシリサイドを、
横に拡がることなく。
選択的に形成することが困難になる。
そこで、本発明は、このような問題を解決するもので、
その目的とするところは、Ｐ型・Ｎ型の両拡散層に横拡
がりがなくＴ ｉ Ｓ ｉ２層が選択的に形成されかつ
良好な接合を持つ拡散層を形成する方法を提供すること
にある。
その目的とするところは、Ｐ型・Ｎ型の両拡散層に横拡
がりがなくＴ ｉ Ｓ ｉ２層が選択的に形成されかつ
良好な接合を持つ拡散層を形成する方法を提供すること
にある。
［問題点を解決するための手段］
本発明の半導体装置の製造方法は、高′ａ度不純物を注
入する前に、拡散層を形成すべき領域に］゛ｉシリサイ
ド層を形成後、ボロンまたはＢＦ２をＰ型拡散領域のＴ
ｉシリサ・ｒドとシリコンの界面下に注入、一方、リン
またはヒ素をＮ型拡散領域のＴ１シリサイドとシリコン
の界面上に注入、ＰＳＧまたはＢＰＳＧのＳｉＯ２を表
面に形成後熱処理を行ない不純物をシリコン中へ拡散す
ることを特徴とする。
入する前に、拡散層を形成すべき領域に］゛ｉシリサイ
ド層を形成後、ボロンまたはＢＦ２をＰ型拡散領域のＴ
ｉシリサ・ｒドとシリコンの界面下に注入、一方、リン
またはヒ素をＮ型拡散領域のＴ１シリサイドとシリコン
の界面上に注入、ＰＳＧまたはＢＰＳＧのＳｉＯ２を表
面に形成後熱処理を行ない不純物をシリコン中へ拡散す
ることを特徴とする。
［作用］
本発明の作用を述べれば、Ｔｉシリサイド層は、１０”
Ｃｍ−３以下の不純物濃度を持つシリコン上にＴｉと
Ｓｉとの熱反応で形成されるため、Ｔｉシリサイド化の
スピードは不純物の種類に依存せず。
Ｃｍ−３以下の不純物濃度を持つシリコン上にＴｉと
Ｓｉとの熱反応で形成されるため、Ｔｉシリサイド化の
スピードは不純物の種類に依存せず。
Ｐ盤及びＮ型の両拡散層領域に、横に拡がることなく１
選択的に同一の膜厚を持つＴｉシリサイド層の形成が可
能になる。また、Ｐ型拡散層の不純物ボロンをＴｉシリ
サイドとシリコン界面の下にピークがなるように注入エ
ネルギーを選ぶことにより、ボロンはＴｉシリサイド及
びシリコン中での再分布は小さく、良好な浅い接合を形
成できる。
選択的に同一の膜厚を持つＴｉシリサイド層の形成が可
能になる。また、Ｐ型拡散層の不純物ボロンをＴｉシリ
サイドとシリコン界面の下にピークがなるように注入エ
ネルギーを選ぶことにより、ボロンはＴｉシリサイド及
びシリコン中での再分布は小さく、良好な浅い接合を形
成できる。
Ｔ１シリサイド中にボロンを注入すると、熱処理（例え
ば９００℃２０ｍ１ｎ、１１５０℃１０ｓ）後も、Ｔｉ
シリサイドからシリコンにボロンが拡散せず良好な浅い
接合が得られない、また界面よりりも深くシリコン中′
に注入すると浅い接合が形成できない、一方、Ｎ型拡散
層の不純物Ａｓ、ＰをＴｉシリサイドとシリコンの界面
または該界面上にピークがなるように注入エネルギーを
選ぶことにより、リン、ヒ素はＴ１シリサイド中の拡散
が非常に速いため、良好な浅い接合を形成できる。
ば９００℃２０ｍ１ｎ、１１５０℃１０ｓ）後も、Ｔｉ
シリサイドからシリコンにボロンが拡散せず良好な浅い
接合が得られない、また界面よりりも深くシリコン中′
に注入すると浅い接合が形成できない、一方、Ｎ型拡散
層の不純物Ａｓ、ＰをＴｉシリサイドとシリコンの界面
または該界面上にピークがなるように注入エネルギーを
選ぶことにより、リン、ヒ素はＴ１シリサイド中の拡散
が非常に速いため、良好な浅い接合を形成できる。
この時ヒ素・リンはＴｉシリサイドから掃き出されＴｉ
シリサイドとシリコン界面下に１１覆され高濃度不純物
拡散が形成されＴｉシリサイド／シリコンのコンタクト
抵抗が低減できるという長所がある。
シリサイドとシリコン界面下に１１覆され高濃度不純物
拡散が形成されＴｉシリサイド／シリコンのコンタクト
抵抗が低減できるという長所がある。
［実施例］
以下実施例を説明する。
第１図は、シリコン基板ｌにフィールド絶縁膜２で分離
された２ ツノＰｃｈ、 ＮｃｈＭＯＳ Ｆ ＥＴを示
す、ＭＯＳＦＥＴは高濃度の不純物を含んだゲート電極
１１とゲー）１１１３及びゲート側壁絶縁膜４（Ｓｉ０
２またはＳ ｉ３ Ｎ４ ）からなる、該ゲート電極１
１とゲート側壁４を形成後、基板表面にＴｉ５を蓄積す
る。第１図の構造を持っシリコン基板を熱処理すること
により、シリコン上のＴｉシリサイド化し、第２図に示
すＴｉシリサイド層６を形成する。この時Ｔｉシリサイ
ドが形成される領域のシリコンに含まれ不純物濃度がｔ
ｏ１９ｃｍ−２以下の低濃度であることから、Ｐ、Ｎ両
チャンネルＴｒ領域のＴｉシリサイドが同一の膜厚で均
一ニ形成すレル０例えば、ＴＩ５＄ａ後、Ｎ２：囲気（
０２＜ １０ ｐｐｍ）中で７００℃３０Ｓハロゲン・
ランプ熱旭理後、ＲＣＡ液にて２０分処理し、５１０２
上のＴｉ及びＴｉＮをエツチング除去することにより、
シリコン表面上のみにＴｉシリサイド層６が形成できる
。該Ｔｉシリサイド形′ 成後リンまたはヒ素の不純物
８をレジスト７をマスクとして選択的にＮ ｃｈＴ ｒ
のソース・ドレイン領域へ注入後、同じようにボロンま
たはＢＦ２不純物９をレジストをマスクとしてＰｃｂの
ソース・ドレイン領域に注入後、ｔＩＳ３図に示すごと
＜ＰＳＧまたはＢＰＳＧのＳｉＯ２１０を基板に蓄積後
熱処理（例えば１０７５℃ １０ｇ）を行なうことによ
り、Ｎｃｈ−Ｐｃｈの不純物８．９が拡散活性化し、浅
い接合を形成することがでさる０本発明では高１１１ｊ
ｆｆ （＞ Ｉ Ｘ ｌ Ｏ” ｃ＋ｎ−２）不純物ｉ
］：入を、ボロンまたはＬＩＦ２９については第４図に
示すごと＜ ’１″＋５１２５とシリコン１の外面下近
傍に濃度ピークがなるように行ない、リンまたはヒ素８
については１５５図に示すごと（ＴｉＳｉ２層とシリコ
ンｌ界面上近傍に濃度ピークがなるように処理する。第
３図の構造をＪ−、Ｔつウヱーハを熱処理する時ＳｉＯ
２１０は、高部不純物が外方拡散するノヲＶＪざ、ボロ
ンは〕゛ｌシリサイド力向に拡６にシ。
された２ ツノＰｃｈ、 ＮｃｈＭＯＳ Ｆ ＥＴを示
す、ＭＯＳＦＥＴは高濃度の不純物を含んだゲート電極
１１とゲー）１１１３及びゲート側壁絶縁膜４（Ｓｉ０
２またはＳ ｉ３ Ｎ４ ）からなる、該ゲート電極１
１とゲート側壁４を形成後、基板表面にＴｉ５を蓄積す
る。第１図の構造を持っシリコン基板を熱処理すること
により、シリコン上のＴｉシリサイド化し、第２図に示
すＴｉシリサイド層６を形成する。この時Ｔｉシリサイ
ドが形成される領域のシリコンに含まれ不純物濃度がｔ
ｏ１９ｃｍ−２以下の低濃度であることから、Ｐ、Ｎ両
チャンネルＴｒ領域のＴｉシリサイドが同一の膜厚で均
一ニ形成すレル０例えば、ＴＩ５＄ａ後、Ｎ２：囲気（
０２＜ １０ ｐｐｍ）中で７００℃３０Ｓハロゲン・
ランプ熱旭理後、ＲＣＡ液にて２０分処理し、５１０２
上のＴｉ及びＴｉＮをエツチング除去することにより、
シリコン表面上のみにＴｉシリサイド層６が形成できる
。該Ｔｉシリサイド形′ 成後リンまたはヒ素の不純物
８をレジスト７をマスクとして選択的にＮ ｃｈＴ ｒ
のソース・ドレイン領域へ注入後、同じようにボロンま
たはＢＦ２不純物９をレジストをマスクとしてＰｃｂの
ソース・ドレイン領域に注入後、ｔＩＳ３図に示すごと
＜ＰＳＧまたはＢＰＳＧのＳｉＯ２１０を基板に蓄積後
熱処理（例えば１０７５℃ １０ｇ）を行なうことによ
り、Ｎｃｈ−Ｐｃｈの不純物８．９が拡散活性化し、浅
い接合を形成することがでさる０本発明では高１１１ｊ
ｆｆ （＞ Ｉ Ｘ ｌ Ｏ” ｃ＋ｎ−２）不純物ｉ
］：入を、ボロンまたはＬＩＦ２９については第４図に
示すごと＜ ’１″＋５１２５とシリコン１の外面下近
傍に濃度ピークがなるように行ない、リンまたはヒ素８
については１５５図に示すごと（ＴｉＳｉ２層とシリコ
ンｌ界面上近傍に濃度ピークがなるように処理する。第
３図の構造をＪ−、Ｔつウヱーハを熱処理する時ＳｉＯ
２１０は、高部不純物が外方拡散するノヲＶＪざ、ボロ
ンは〕゛ｌシリサイド力向に拡６にシ。
リンまたはヒ素はシリコン方向に拡散し、１０７５℃１
０ｓの熱処理にして１゛ｌシリサイド下の不純物拡散層
が＜ ０ 、 、ｔ ／Ｌ Ｉｌｌの接合深さを持つ
良々「な浅い接合が形成できる。
０ｓの熱処理にして１゛ｌシリサイド下の不純物拡散層
が＜ ０ 、 、ｔ ／Ｌ Ｉｌｌの接合深さを持つ
良々「な浅い接合が形成できる。
Ｌ発す】の効果］
従って本発明では、Ｐ型、Ｎ型の両拡散層に構拡がりが
なく均一な１ｔＡＪＶ・膜質を持つＴｉＳｉ２層が選択
的に形依、され、かつ、良々ｒな特性を持つ浅い接合が
形ｒＮ、される。
なく均一な１ｔＡＪＶ・膜質を持つＴｉＳｉ２層が選択
的に形依、され、かつ、良々ｒな特性を持つ浅い接合が
形ｒＮ、される。
以上説明したように、未発１！１１は、均一なＴｉシリ
サイドが選択的に裏打ちされた。高ｆｉｆＡ化された。
サイドが選択的に裏打ちされた。高ｆｉｆＡ化された。
同極ゲート構造を持つ、ＣＭＯ８ＦＥＴからなる半導体
装置の製造方法を提供する。
装置の製造方法を提供する。
第１図、第２図及び第３図は本発明による実施例を示す
半導体装置製造の工程断面図。 第４図はポロン注入時の濃度プロファイルを示す図。 第５図はリン注入時の濃度プロファイルを示す図。 ｌ・・・シリコン基板 ２・・・フィールド絶縁膜 ３
・・・ゲート絶縁膜 ４・・・ゲート側壁絶縁膜 ５・
・・１゛ｌ ６・・・Ｔｉシリサ・ｆド ７・・・レジ
スト ８・・・不純物イオン（リンまたはヒ素） ９・
・・不純物・イオン（ポロン） 以 上
半導体装置製造の工程断面図。 第４図はポロン注入時の濃度プロファイルを示す図。 第５図はリン注入時の濃度プロファイルを示す図。 ｌ・・・シリコン基板 ２・・・フィールド絶縁膜 ３
・・・ゲート絶縁膜 ４・・・ゲート側壁絶縁膜 ５・
・・１゛ｌ ６・・・Ｔｉシリサ・ｆド ７・・・レジ
スト ８・・・不純物イオン（リンまたはヒ素） ９・
・・不純物・イオン（ポロン） 以 上
Claims (1)
- Ｔｉシリサイドを選択的にシリコン拡散層上に裏打ちし
、同じ導伝性の極を持つゲート電極からなる相補型ＭＯ
ＳＦＥＴで構成された半導体装置の製造方法において、
低濃度（１０＾１＾９ｃｍ−３以下）のＰ（またはＮ）
型シリコン層へＴｉを蓄積後、熱処理にて該シリコン上
のみに選択的にＴｉシリサイド層を形成後、イオン注入
にて高濃度（１×１０＾１＾５ｃｍ−２以上）のＮ（ま
たはＰ）型不純物を注入後、表面にＳｉＯ２を蓄積し、
熱処理を行ない不純物のシリコン中へ拡散を行なう工程
、該イオン注入は、ＢＦ２またはＢのＰ型不純物につい
てはＴｉシリサイドとシリコンの界面の下、すなわちシ
リコン側に濃度ピークが在るように注入エネルギーを選
び、ＡｓまたはＰのＮ型不純物についてはＴｉシリサイ
ドとシリコンの界面または界面に上、すなわちＴｉシリ
サイド側に濃度ピークが在るように注入エネルギーを選
択することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041801A JP2525169B2 (ja) | 1987-02-25 | 1987-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041801A JP2525169B2 (ja) | 1987-02-25 | 1987-02-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63209123A true JPS63209123A (ja) | 1988-08-30 |
| JP2525169B2 JP2525169B2 (ja) | 1996-08-14 |
Family
ID=12618437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041801A Expired - Lifetime JP2525169B2 (ja) | 1987-02-25 | 1987-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525169B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226773A (ja) * | 1989-02-28 | 1990-09-10 | Shiyoudenriyoku Kosoku Tsushin Kenkyusho:Kk | 切り込み型絶縁ゲート静電誘導トランジスタ及びその製造方法 |
| JPH05183117A (ja) * | 1991-06-21 | 1993-07-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1987
- 1987-02-25 JP JP62041801A patent/JP2525169B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226773A (ja) * | 1989-02-28 | 1990-09-10 | Shiyoudenriyoku Kosoku Tsushin Kenkyusho:Kk | 切り込み型絶縁ゲート静電誘導トランジスタ及びその製造方法 |
| JPH05183117A (ja) * | 1991-06-21 | 1993-07-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2525169B2 (ja) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848439B2 (ja) | 半導体装置の製造方法 | |
| KR100187729B1 (ko) | 균일한 두께를 갖는 고융점 금속 실리사이드 막의 형성 공정 | |
| JP2000232075A (ja) | 半導体装置の製造方法 | |
| JPS63209123A (ja) | 半導体装置の製造方法 | |
| JPH05304158A (ja) | 半導体装置およびその製造方法 | |
| JPH0272634A (ja) | 半導体装置 | |
| JPH0466379B2 (ja) | ||
| JPH0526343B2 (ja) | ||
| JPH0715997B2 (ja) | 半導体装置の製造方法 | |
| JP3574613B2 (ja) | 半導体装置の製造方法 | |
| JPH04113634A (ja) | 半導体装置の製造方法 | |
| JP3523627B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0221148B2 (ja) | ||
| KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0456456B2 (ja) | ||
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JPH04255233A (ja) | 半導体装置及びその製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2601209B2 (ja) | 半導体装置の製造方法 | |
| JP2569454B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS63291457A (ja) | 半導体装置の製造方法 | |
| JP3016342B2 (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |