JP2544806B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2544806B2 JP2544806B2 JP1138594A JP13859489A JP2544806B2 JP 2544806 B2 JP2544806 B2 JP 2544806B2 JP 1138594 A JP1138594 A JP 1138594A JP 13859489 A JP13859489 A JP 13859489A JP 2544806 B2 JP2544806 B2 JP 2544806B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration impurity
- film
- low
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特にLDD接
合構造の形成に関するものである。
合構造の形成に関するものである。
LSI開発においては、高集積化に伴い様々な困難な問
題が続出しており、そのために新構造のトランジスタ開
発も積極的に行われている。このような環境下において
提案されたトランジスタの１つとしてポリシリコンから
の不純物の拡散を利用してソース・ドレインを形成する
PSDトランジスタ（Polysilicon Source/Drain Tr.）が
ある。従来技術としては、このPSDTr.の製作工程を第２
図に示す。
題が続出しており、そのために新構造のトランジスタ開
発も積極的に行われている。このような環境下において
提案されたトランジスタの１つとしてポリシリコンから
の不純物の拡散を利用してソース・ドレインを形成する
PSDトランジスタ（Polysilicon Source/Drain Tr.）が
ある。従来技術としては、このPSDTr.の製作工程を第２
図に示す。
まず、半導体基板１上に選択的にフィールド酸化膜２
を形成し、このフィールド酸化膜２上にポリシリコン３
を堆積させる。次に層間絶縁膜５を堆積させ、その一部
であるチャネル領域７をRIE等によりパターニングで形
成する（第２図（ａ））。
を形成し、このフィールド酸化膜２上にポリシリコン３
を堆積させる。次に層間絶縁膜５を堆積させ、その一部
であるチャネル領域７をRIE等によりパターニングで形
成する（第２図（ａ））。
次にチャネル領域７にゲート酸化膜８を熱酸化により
形成し、そのゲート酸化膜８上にポリシリコン６を堆積
させる（第２図（ｂ））。
形成し、そのゲート酸化膜８上にポリシリコン６を堆積
させる（第２図（ｂ））。
次にチャネル領域７上で、Ｔ字型になるようにポリシ
リコン６とゲート酸化膜８のパターニングをRIE等でエ
ッチングし、ゲート電極10を形成する（第２図
（ｃ））。
リコン６とゲート酸化膜８のパターニングをRIE等でエ
ッチングし、ゲート電極10を形成する（第２図
（ｃ））。
次にＮチャネルの接合形成のために不純物として低濃
度の燐（P+）を垂直にポリシリコン３中に注入し、熱処
理を加え、低濃度領域11を形成する。更に高濃度のヒ素
（As+）を垂直に注入し、熱処理を行い、高濃度領域12
を形成する。この工程により、第２図（ｄ）に示す接合
が形成され、DDD接合（Double Diffused Drain Junctio
n）と呼ばれる構造が得られる。このような構造にする
ことでドレイン領域における電界を緩和し、このためホ
ットキャリア耐性が向上し、信頼性が向上する。
度の燐（P+）を垂直にポリシリコン３中に注入し、熱処
理を加え、低濃度領域11を形成する。更に高濃度のヒ素
（As+）を垂直に注入し、熱処理を行い、高濃度領域12
を形成する。この工程により、第２図（ｄ）に示す接合
が形成され、DDD接合（Double Diffused Drain Junctio
n）と呼ばれる構造が得られる。このような構造にする
ことでドレイン領域における電界を緩和し、このためホ
ットキャリア耐性が向上し、信頼性が向上する。
しかしながら、DDD接合より更に信頼性が向上する接
合構造にLDD接合（Lightly Doped Drain Junction）が
ある。このLDD構造にPSDTr.を構成することは、PSDTr.
のゲート電極がＴ字型になりソース／ドレインのポリシ
リコン上を覆っているために困難であるので、この形状
のトランジスタでは高信頼性を達成することができない
という問題点があった。
合構造にLDD接合（Lightly Doped Drain Junction）が
ある。このLDD構造にPSDTr.を構成することは、PSDTr.
のゲート電極がＴ字型になりソース／ドレインのポリシ
リコン上を覆っているために困難であるので、この形状
のトランジスタでは高信頼性を達成することができない
という問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、LDD構造にできることにより、高信頼性が
得られる新構造PSDトランジスタの製造方法を得ること
を目的とする。
れたもので、LDD構造にできることにより、高信頼性が
得られる新構造PSDトランジスタの製造方法を得ること
を目的とする。
この発明に係る新構造PSDトランジスタの製造方法
は、接合の形成において、第一層のポリシリコン，層間
絶縁膜形成後に、層間絶縁膜越しに低濃度不純物を第一
層のポリシリコン中に注入するようにし、高濃度不純物
の第一層の多結晶シリコン膜中への注入はＴ字型ゲート
電極形成後に行い、熱処理によりLDD構造を得られるよ
うにしたものである。
は、接合の形成において、第一層のポリシリコン，層間
絶縁膜形成後に、層間絶縁膜越しに低濃度不純物を第一
層のポリシリコン中に注入するようにし、高濃度不純物
の第一層の多結晶シリコン膜中への注入はＴ字型ゲート
電極形成後に行い、熱処理によりLDD構造を得られるよ
うにしたものである。
本発明におけるPSDトランジスタは、低濃度不純物を
第一層の絶縁膜越しに注入するので、第一層の絶縁膜形
成時の熱により多結晶シリコン膜からの拡散が生じてチ
ャネル領域に進入することがなくなり、その後Ｔ字型ゲ
ート電極形成後に高濃度不純物を注入するため、高信頼
性のPSDトランジスタをLDD接合構造により達成できる。
第一層の絶縁膜越しに注入するので、第一層の絶縁膜形
成時の熱により多結晶シリコン膜からの拡散が生じてチ
ャネル領域に進入することがなくなり、その後Ｔ字型ゲ
ート電極形成後に高濃度不純物を注入するため、高信頼
性のPSDトランジスタをLDD接合構造により達成できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の製造
方法であるLDD構造を持つPSDトランジスタの製作工程を
示し、以下本製造方法について説明する。
方法であるLDD構造を持つPSDトランジスタの製作工程を
示し、以下本製造方法について説明する。
まず、半導体基板１上に選択的にフィールド酸化膜２
を形成し、このフィールド酸化膜２上に第１ポリシリコ
ン膜３を堆積させ、層間絶縁膜として酸化膜５を堆積さ
せる。
を形成し、このフィールド酸化膜２上に第１ポリシリコ
ン膜３を堆積させ、層間絶縁膜として酸化膜５を堆積さ
せる。
次に低濃度不純物の注入を上記酸化膜５越しに行う。
この時の注入条件はポリシリコン３の膜厚2000Å、酸化
膜５の膜厚2000Åとした場合200keVで、1013/cm2台のリ
ン（P+）の注入であり、ポリシリコン膜３中に分布のピ
ーク４がくるようにする（第１図（ａ））。
この時の注入条件はポリシリコン３の膜厚2000Å、酸化
膜５の膜厚2000Åとした場合200keVで、1013/cm2台のリ
ン（P+）の注入であり、ポリシリコン膜３中に分布のピ
ーク４がくるようにする（第１図（ａ））。
次にその一部をRIE等によりパターニングを行い、チ
ャネル領域７を形成する。次にチャネル領域７にゲート
酸化膜８を熱酸化により形成し、そのゲート酸化膜８上
に第２のポリシリコン６を堆積させる（第１図
（ｂ））。
ャネル領域７を形成する。次にチャネル領域７にゲート
酸化膜８を熱酸化により形成し、そのゲート酸化膜８上
に第２のポリシリコン６を堆積させる（第１図
（ｂ））。
次にチャネル領域７上で、Ｔ字型になるようにポリシ
リコン６と酸化膜５のパターニングをRIE等でエッチン
グし、ゲート電極10を形成する。
リコン６と酸化膜５のパターニングをRIE等でエッチン
グし、ゲート電極10を形成する。
次にＴ字型ゲート電極10をマスクとして、高濃度不純
物であるヒ素（As+）を1015/cm2台で注入する（第１図
（ｃ））。
物であるヒ素（As+）を1015/cm2台で注入する（第１図
（ｃ））。
次に熱処理を行い、第一層のポリシリコン膜３中に存
在したリン（P+）４をチャネル領域７以外の第一層のポ
リシリコン層３直下のシリコン基板１内に、ヒ素（A
s+）９をチャネル領域７から離れたシリコン基板１内に
拡散させる。これにより、チャネル領域７の近傍には低
濃度不純物接合11が形成され、その外側には高濃度不純
物接合12が形成される。
在したリン（P+）４をチャネル領域７以外の第一層のポ
リシリコン層３直下のシリコン基板１内に、ヒ素（A
s+）９をチャネル領域７から離れたシリコン基板１内に
拡散させる。これにより、チャネル領域７の近傍には低
濃度不純物接合11が形成され、その外側には高濃度不純
物接合12が形成される。
このようにして形成される装置は接合構造がLDD構造
となるために、ホットキャリア耐性が向上し、高信頼性
のPSDトランジスタが形成できる。
となるために、ホットキャリア耐性が向上し、高信頼性
のPSDトランジスタが形成できる。
なお上記実施例においては、低濃度不純物，高濃度不
純物を注入してから、一回の熱処理によりLDD構造を得
るようにしたが、低濃度不純物を注入し、チャネル領域
形成後に熱処理を加え、低濃度不純物をシリコン基板内
に拡散して活性化を行い、高濃度不純物はその後，注
入，熱処理を行いLDD構造を得るようにしてもよい。
純物を注入してから、一回の熱処理によりLDD構造を得
るようにしたが、低濃度不純物を注入し、チャネル領域
形成後に熱処理を加え、低濃度不純物をシリコン基板内
に拡散して活性化を行い、高濃度不純物はその後，注
入，熱処理を行いLDD構造を得るようにしてもよい。
以上のように、この発明によれば新構造PSDトランジ
スタの作製において、第一層のポリシリコン，層間絶縁
膜形成後に、層間絶縁膜越しに低濃度不純物をポリシリ
コン中に注入するようにし、高濃度不純物の第一層の多
結晶シリコン膜中への注入はＴ字型ゲート電極形成後に
行い、熱処理によりLDD構造を得るようにしたため、チ
ャネル領域に不純物が拡散することがなく、接合構造を
LDD構造とすることが可能になり、高信頼性のPSDトラン
ジスタを作製できる効果がある。
スタの作製において、第一層のポリシリコン，層間絶縁
膜形成後に、層間絶縁膜越しに低濃度不純物をポリシリ
コン中に注入するようにし、高濃度不純物の第一層の多
結晶シリコン膜中への注入はＴ字型ゲート電極形成後に
行い、熱処理によりLDD構造を得るようにしたため、チ
ャネル領域に不純物が拡散することがなく、接合構造を
LDD構造とすることが可能になり、高信頼性のPSDトラン
ジスタを作製できる効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法の工程、及び装置の断面を示す図、第２図は従来の半
導体装置の製造方法の工程、及び装置の断面を示す図で
ある。 図において１は半導体基板、２は分離酸化膜、３は第一
ポリシリコン膜、４は低濃度不純物（P+）層、５は層間
絶縁膜、６は第二ポリシリコン膜、７はチャネル領域、
８はゲート酸化膜、９は高濃度不純物（As+）層、10は
ゲート電極、11は低濃度不純物接合、12は高濃度不純物
接合である。 なお図中同一符号は同一又は相当部分を示す。
法の工程、及び装置の断面を示す図、第２図は従来の半
導体装置の製造方法の工程、及び装置の断面を示す図で
ある。 図において１は半導体基板、２は分離酸化膜、３は第一
ポリシリコン膜、４は低濃度不純物（P+）層、５は層間
絶縁膜、６は第二ポリシリコン膜、７はチャネル領域、
８はゲート酸化膜、９は高濃度不純物（As+）層、10は
ゲート電極、11は低濃度不純物接合、12は高濃度不純物
接合である。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】低濃度の不純物層をゲート酸化膜の近傍の
第一層の多結晶シリコン膜下の半導体基板中に形成し、 高濃度の不純物層を上記低濃度の不純物層よりもゲート
酸化膜から離れた、上記第一層の多結晶シリコン膜直下
の半導体基板中に低濃度不純物層と連続して形成したLD
D接合構造を持つ半導体装置の製造方法において、 第一層の多結晶シリコン膜上に第一層の絶縁膜を堆積
し、 その上から上記第一層の多結晶シリコン膜中に低濃度不
純物が存在するようにイオン注入を行い、 Ｔ字型ゲート電極を形成した後、高濃度不純物を上記第
一層の多結晶シリコン膜中に注入し、 その後熱処理を行って浅いLDD型の接合構造を得ること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138594A JP2544806B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138594A JP2544806B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033246A JPH033246A (ja) | 1991-01-09 |
| JP2544806B2 true JP2544806B2 (ja) | 1996-10-16 |
Family
ID=15225745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138594A Expired - Fee Related JP2544806B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544806B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007203766A (ja) * | 2006-01-31 | 2007-08-16 | Mazda Motor Corp | 車両用シート装置 |
| US9056568B2 (en) | 2010-12-24 | 2015-06-16 | Honda Motor Co., Ltd. | Seat back structure for vehicle |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129981A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Production of semiconductor device |
| JPS54139488A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Mos semiconductor element and its manufacture |
| JPS6384162A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-30 JP JP1138594A patent/JP2544806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033246A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912053A (en) | Ion implanted JFET with self-aligned source and drain | |
| JPH0628296B2 (ja) | 半導体装置の製造方法 | |
| JPS58147074A (ja) | 金属酸化物半導体トランジスタデバイス及びその製法 | |
| JPH0548957B2 (ja) | ||
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JP3363810B2 (ja) | 半導体装置とその製造方法 | |
| JP2626532B2 (ja) | 半導体装置およびその製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JP3423230B2 (ja) | 半導体装置の製造方法 | |
| JPH10189964A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04258134A (ja) | 半導体装置の製造方法 | |
| JPS6249664A (ja) | 半導体装置の製造方法 | |
| JPH04255233A (ja) | 半導体装置及びその製造方法 | |
| JPH03120836A (ja) | 半導体装置 | |
| JP3016342B2 (ja) | 半導体装置の製造方法 | |
| JPH03209762A (ja) | 半導体装置およびその製造方法 | |
| JPS6410952B2 (ja) | ||
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| JPS63283152A (ja) | 半導体装置およびその製造方法 | |
| JPH04297039A (ja) | 半導体素子の製造方法 | |
| JPH08204192A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 | |
| JPS63144575A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |