JP3016342B2

JP3016342B2 - 半導体装置の製造方法

Info

Publication number: JP3016342B2
Application number: JP6284134A
Authority: JP
Inventors: 正紀舟木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1994-10-25
Filing date: 1994-10-25
Publication date: 2000-03-06
Anticipated expiration: 2015-03-06
Also published as: JPH08125183A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にＭＯＳＦＥＴ（Metal Oxide Semiconducto
r Field Effect Transistor ）の製造方法に関するもの
である。

【０００２】

【従来の技術】ＭＯＳＦＥＴは、微細化に伴って、短チ
ャネル効果によるしきい値電圧の低下、パンチスルー耐
圧の低下、Ｓ係数の増大といった現象が生じて、リーク
電流の増加という問題が発生している。この問題の原因
の一つとして、ＭＯＳＦＥＴの微細化は、基板に対して
水平方向にのみ行われており、深さ方向に対しては行わ
れていないということがあげられる。したがって、ＭＯ
ＳＦＥＴの微細化に合わせて、ゲート電極近傍のソース
・ドレイン拡散層の深さを浅くして（浅いｐｎ接合を形
成する）、深さ方向の微細化も行う必要がある。

【０００３】以前から行われているソース・ドレイン拡
散層の形成方法は、不純物イオンを注入後、熱処理をし
て活性化させる方法が主流であるが、この方法は浅いｐ
ｎ接合の形成が困難であるので、固相拡散による形成方
法が検討されている。固相拡散のための拡散源として
は、ｎ型不純物を拡散する場合、ＰＳＧ（phospho-sili
cate glass）膜が良く使われ（例えば、1994年の応用物
理学会春季講演会、３０ｐ−ＺＧ−１２など）、ｐ型不
純物を拡散する場合、ＢＳＧ（boro-silicate glass ）
膜や高濃度にボロンをドープしたポリシリコン膜を薄い
酸化膜上に形成後熱処理をするというボロン突き抜け効
果を用いた方法（例えば、1994年の応用物理学会春季講
演会、２９ｐ−ＺＧ−９など）が検討されている。

【０００４】この固相拡散を使用することにより、浅い
ｐｎ接合を形成することができるが、ｎ型ＭＯＳＦＥＴ
とｐ型ＭＯＳＦＥＴとが混在するＣＭＯＳ集積回路（Ｌ
ＳＩ）を形成する場合には、ｎ型ＭＯＳＦＥＴとｐ型Ｍ
ＯＳＦＥＴとを作り分ける工夫が必要となる。このよう
なことを考慮した従来のＣＭＯＳＬＳＩの製造方法につ
いて、図１３（Ａ）〜（Ｃ）及び図１４（Ａ）〜（Ｄ）
と共に説明する。

【０００５】まず、同図（Ａ）に示すように、シリコン
からなるｐ^-基板１の一部にｎ型不純物を導入してｎ^-
ウェル２を形成し、ｐ^-基板１表面のｐ^-基板１とｎ^-
ウェル２との境界部分にフィールド酸化膜３を形成し
て、電気的に分離すると共に、それぞれの領域１，２上
に、ゲート酸化膜４及びゲート電極５を形成する。な
お、ここまでの製造工程は、通常行われているＣＭＯＳ
ＬＳＩの製造工程と同じである。

【０００６】次に、同図（Ｂ）に示すように、ｎ^-ウェ
ル２内にｐ型ＭＯＳＦＥＴのソース領域８及びドレイン
領域９を形成するために、ｎ型ＭＯＳＦＥＴを形成する
部分（ｐ^-基板１上）にＳｉ₃Ｎ₄絶縁膜６を成膜して
から、全体にｐ型不純物を含んだ拡散源であるＢＳＧ膜
７を形成する。そして、熱処理を行うことにより、ＢＳ
Ｇ膜７が直接ｎ^-ウェル２と接している部分だけｐ型不
純物が拡散されて、同図（Ｃ）に示すように、ｐ⁺領域
であるソース領域８とドレイン領域９が形成される。

【０００７】その後、図１４（Ａ）に示すように、Ｓｉ
₃Ｎ₄絶縁膜６とＢＳＧ膜７を除去してから、同図
（Ｅ）に示すように、今度は、ｐ型ＭＯＳＦＥＴを形成
する部分（ｎ^-ウェル２上）にＳｉ₃Ｎ₄絶縁膜１０を
成膜してから、全体にｎ型不純物を含んだ拡散源である
ＰＳＧ膜１１を形成する。さらに、熱処理を行うと、Ｐ
ＳＧ膜１１が直接ｐ^-基板１と接している部分だけｎ型
不純物が拡散されて、同図（Ｃ）に示すように、ｎ⁺領
域であるソース領域１２とドレイン領域１３が形成され
る。そして、同図（Ｄ）に示すように、Ｓｉ₃Ｎ₄絶縁
膜１０とＰＳＧ膜１１とを除去することにより、ＣＭＯ
ＳＬＳＩを製造することができる。なお、ｎ型ＭＯＳＦ
ＥＴを形成してからｐ型ＭＯＳＦＥＴを形成するように
しても良い。

【０００８】

【発明が解決しようとする課題】上記した従来の製造方
法では、ＢＳＧ膜７のｐ型不純物を拡散するために、熱
処理を行った後で、ＰＳＧ膜１１のｎ型不純物を拡散す
るために、再度熱処理を行っているので、このときにｐ
型不純物が再度拡散して、必要以上に広がってしまい、
この部分での浅い接合が困難であった。そして、このよ
うな問題はＣＭＯＳＬＳＩだけでなく、バイポーラトラ
ンジスタの場合でも同様であり、例えば、ｎｐｎまたは
ｐｎｐトランジスタが混在する場合に、それぞれのエミ
ッタ領域を浅い接合で作らなければならないときなどに
生じる。

【０００９】また、このような問題点を解決するものと
して、特開平４−１８８６３２号公報が開示されている
が、これは、固相拡散源としてポリシリコンを用い、こ
のポリシリコンに不純物をイオン注入した後、熱処理を
行って基板中に不純物を拡散させるものである。そし
て、イオン注入時にレジスト膜を用いて、ｎ型ＭＯＳＦ
ＥＴ用の拡散源とｐ型ＭＯＳＦＥＴ用の拡散源とを別々
にして製造しているが、この方法は、拡散源として、ポ
リシリコンしか使用することができず、他の材料を拡散
源として使用することができなかった。そこで本発明
は、材料を限定しない固相拡散源を用いた方法で、半導
体基板表面のｎ型領域とｐ型領域の両方に浅いｐｎ接合
を形成することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成する手段
として、第1の導電型領域と第2の導電型領域とが形成さ
れている半導体基板の前記各領域にそれぞれｐｎ接合を
形成する半導体装置の製造方法であって、不純物の拡散
係数が前記半導体基板の拡散係数よりも小さい第１の膜
を、前記半導体基板表面全面に形成する第1の工程と、
前記第1の膜全面に第２の導電型の不純物を含んだ絶縁
体または半導体からなる第２の膜を形成する第２の工程
と、少なくとも前記第2の導電型領域上に一部を残して
前記第２の膜を除去する第３の工程と、前記半導体基板
表面に形成された前記第1の膜及び前記第2の膜を覆っ
て、第２の導電型の不純物を含んだ絶縁体または半導体
からなる第３の膜を形成する第４の工程と、熱処理を行
なって、前記第２の膜及び前記第３の膜から前記第1の
膜を通して前記半導体基板への不純物の拡散を行なう第
５の工程とを含むことを特徴とする半導体装置の製造方
法を提供しようとするものである。

【００１１】

【作用】半導体基板のｎ型領域とｐ型領域の両方に浅い
ｐｎ接合を形成するために、それぞれの領域にｐ型の不
純物とｎ型の不純物とを導入する場合、従来は、別々に
熱拡散しなければならなかったので、後の熱拡散によ
り、最初に導入した不純物がさらに拡散して、浅いｐｎ
接合を形成させることができなかった。本発明では、そ
れぞれの不純物の熱拡散を同時に行うことにより、半導
体基板のｎ型領域とｐ型領域の両方に対して浅いｐｎ接
合の形成を達成している。

【００１２】

【実施例】本発明の半導体装置の製造方法のいくつかの
実施例を図面と共に説明する。図１（Ａ）〜（Ｅ）は、
本発明の半導体装置の製造方法の第１の実施例を示す工
程図であり、それぞれ各工程における半導体装置の断面
を示す図である。

【００１３】まず、同図（Ａ）に示すように、シリコン
などのｐ^-半導体基板２１の一部にｎ型不純物を導入し
てｎ^-ウェル２２を形成する。そして、同図（Ｂ）に示
すように、基板２１表面全面に、ｐ型不純物（アクセプ
タ）を含んだ絶縁膜（例えばＢＳＧ膜）または半導体膜
（例えばボロン・ドープ・ポリシリコン）などのｐ型拡
散源２３を形成する。

【００１４】同図（Ｃ）に示すように、ｐ⁺型領域を形
成したい部分のｐ型拡散源２３を残して、ｐ型拡散源２
３を除去し、さらにその上全面に、同図（Ｄ）に示すよ
うに、ｎ型不純物（ドナー）を含んだ絶縁膜（例えばＰ
ＳＧ膜）または半導体膜（例えばリン・ドープ・ポリシ
リコン）などのｎ型拡散源２４を形成する。その後、例
えばＲＴＡ（Rapid Thermal Anneal）で１０００℃、３
０秒の熱処理を行って不純物の拡散を行うと、同図
（Ｅ）に示すように、基板２１の表面にｐ⁺型領域２５
とｎ⁺型領域２６とを同時に形成することができ、ｎ^-
ウェル２２とｐ⁺型領域２５との間及びｐ^-半導体基板
２１とｎ⁺型領域２６との間に浅いｐｎ接合が形成され
る。このとき、熱処理は、一回のみなどで、どちらかの
領域２５，２６が深くなってしまうことはない。また、
ｐ型拡散源２３とｎ型拡散源２４の形成順序は逆にして
も良い。

【００１５】そして、ｐ⁺型領域２５とｎ⁺型領域２６
の両方とも形成しない部分を作りたい場合には、その部
分も含めてｐ型拡散源２３を除去した後、ｎ型拡散源２
４を全面に形成し、さらに、領域を形成しない部分のｎ
型拡散源２４を除去してから熱処理を行って不純物の拡
散を行う。このようにすることにより、図２に示すよう
に、ｐ⁺型領域２５とｎ⁺型領域２６の両方とも形成し
ない部分を作ることができる。

【００１６】また、ｐ⁺型領域２５とｎ⁺型領域２６の
両方とも形成しない部分に絶縁物等を形成することによ
り、ｐ⁺型領域２５やｎ⁺型領域２６の形成部分を任意
に設定することができる。この実施例を図３（Ａ）〜
（Ｃ）と共に説明する。まず、同図（Ａ）に示すよう
に、シリコンなどのｐ^-半導体基板２１の一部にｎ型不
純物を導入してｎ^-ウェル２２を形成する。そして、同
図（Ｂ）に示すように、基板２１表面のｐ⁺型領域２５
とｎ⁺型領域２６の両方とも形成しない部分に絶縁物等
の不純物を透過させない膜２７を形成する。

【００１７】その後は、上記した実施例と同様に、基板
２１表面全面に、ｐ型不純物を含んだ絶縁膜または半導
体膜などのｐ型拡散源２３を形成し、ｐ⁺型領域を形成
したい部分のｐ型拡散源２３を残して、ｐ型拡散源２３
を除去する。さらにその上全面に、ｎ型不純物を含んだ
絶縁膜または半導体膜などのｎ型拡散源２４を形成し、
熱処理を行うと、同図（Ｃ）に示すように、基板２１の
表面の膜２７の形成されていない部分にｐ⁺型領域２５
とｎ⁺型領域２６とを形成することができる。

【００１８】また、不純物を透過させない膜２７をフィ
ールド酸化膜などの厚い酸化膜２８とした場合は、図４
に示すようになる。以上説明した方法により、任意の浅
い場所にｐ⁺型領域２５やｎ⁺型領域２６を形成するこ
とができるが、先にｐ型拡散源（第１の膜）２３を形成
した場合、その上にはｎ型拡散源（第２の膜）２４も形
成されているので、熱拡散時にｐ型拡散源２３とｎ型拡
散源２４との接触面を介してお互いの不純物が拡散し合
う可能性がある。この場合、図５に示すように、先に形
成したｐ型拡散源（第１の膜）２３を介して、ｎ型拡散
源（第２の膜）２４のｎ型不純物がｎ^-ウェル２２（基
板２１）に拡散し、ｐ⁺型領域２５（ｐｎ接合）の形成
を妨げる恐れがある。このことを解決するためには、図
６に示すように、第１の膜であるｐ型拡散源２３の厚さ
を十分に厚くすれば良い。

【００１９】また、第１の膜の厚さを十分に厚くして
も、第１の膜の境界面では、第２の膜との間で拡散し合
う不純物が基板２１の表面に達する恐れがある。即ち、
図７（Ａ）に示すように、ｐ型拡散源（第１の膜）２３
の境界面が酸化膜２８上のｐ⁺型領域２５形成部分に近
い位置にある場合（ｄ₁小）には、境界面に接している
ｎ型拡散源（第２の膜）２４のｎ型不純物がｐ⁺型領域
２５形成部分に拡散してしまうことがある。また、逆
に、図７（Ｂ）に示すように、ｐ型拡散源（第１の膜）
２３の境界面が酸化膜２８上のｎ⁺型領域２６形成部分
に近い位置にある場合（ｄ₂小）には、この境界面とｎ
型拡散源（第２の膜）２４を介してｐ型拡散源（第１の
膜）２３のｐ型不純物がｎ⁺型領域２６形成部分に拡散
してしまうことがある。

【００２０】これらを解決するためのひとつの方法とし
ては、図７（Ｃ）に示すように、ｐ型拡散源（第１の
膜）２３の境界面をｐ⁺型領域２５形成部分及びｎ⁺型
領域２６形成部分からの水平距離が十分に遠い位置（ｄ
₁大，ｄ₂大）になるようにすれば良い。即ち、熱処理
時に第２の膜から流入するｎ型不純物が第１の膜中を拡
散する距離よりも距離ｄ₁を大きくし、熱処理時に第１
の膜から流入するｐ型不純物が第２の膜中を拡散する距
離よりも距離ｄ₂を大きくする。

【００２１】また、他の方法としては、第１の膜と第２
の膜とを完全に分離して、互いに接触しない（接触面を
なくす）ようにすれば良い。これを実現する第１の方法
は、図８に示すように、第１の膜上の第２の膜と第１の
膜の境界面に接する部分の第２の膜を除去することであ
る。このようにすることにより、お互いの不純物が拡散
し合うのを防止することができる。また、この第２の膜
の除去工程は、ｐ⁺型領域２５とｎ⁺型領域２６の両方
とも形成しない部分を作るために第２の膜であるｎ型拡
散源２４を除去するときに、第１の膜上及びその境界面
近傍も含めて除去するようにすれば良く、工程が増加す
ることもない。

【００２２】そして、第１の膜と第２の膜とを完全に分
離する第２の方法としては、図９に示すように、ｐ型拡
散源（第１の膜）２３を形成して不要部分を除去した
後、窒化膜等の絶縁膜や半導体膜などの不純物を透過さ
せない膜２９を形成し、境界面を含むｐ型拡散源（第１
の膜）２３の周囲を残して他の部分の不純物を透過させ
ない膜２９を除去してからｎ型拡散源（第２の膜）２４
を形成する。この第２の方法は、工程が増加する代りに
水平方向の距離を短くすることができ、より一層の微細
化が可能となる。また、第１の方法または第２の方法を
使用した場合には、第１の膜と第２の膜とが完全に分離
されているので、第１の膜を厚くする必要はなくなる。

【００２３】さらに、拡散源２３，２４の不純物が基板
２１中で拡散しやすく、領域２５，２６の深さが所望の
深さよりも深くなってしまう場合には、図１０に示すよ
うに、基板２１（ウェル２２）と拡散源２３，２４との
間に不純物が拡散しにくい膜３０を薄く形成することに
より、拡散深さを調節することができ、領域２５，２６
の深さを浅くすることができる。例えば、ボロンはシリ
コン基板中よりもシリコン酸化膜中のほうが拡散係数が
小さく、拡散しにくいので、ボロンを含んでいるｐ型拡
散源２３とウェル２２との間に１００Ａ（オングストロ
ーム）以下のシリコン酸化膜３０を形成しておくことに
より、ｐ⁺型領域２５を浅く（浅いｐｎ接合を形成）す
ることができる。なお、ボロンが薄いシリコン酸化膜を
突き抜けて拡散することは、「ボロンの突き抜け効果」
として一般に知られているものである。

【００２４】以上説明した本発明の半導体装置の製造方
法を用いて、ＣＭＯＳＬＳＩを製造する方法について、
図１１及び図１２と共に簡単に説明する。図１１は、シ
リコンからなるｐ^-基板３１の一部にｎ型不純物を導入
してｎ^-ウェル３２を形成し、ｐ^-基板３１表面のｐ^-
基板３１とｎ^-ウェル３２との境界部分にフィールド酸
化膜３３を形成して、電気的に分離すると共に、それぞ
れの領域３１，３２上に、ゲート酸化膜３４及びゲート
電極３５を形成する。なお、ここまでの製造工程は、通
常行われているＣＭＯＳＬＳＩの製造工程と同じであ
る。

【００２５】次に、ｐ型拡散源３７を厚く形成して、ｎ
^-ウェル３２上を確実に残すようにして、フィールド酸
化膜３３の途中からｐ^-基板３１の表面に直接接する部
分を除去し、さらにその上全面にｎ型拡散源４１を形成
する。その後、熱処理を行って不純物の拡散を行うと、
ｎ^-ウェル３２内のゲート電極３５の両側部にはｐ⁺領
域であるソース領域３８とドレイン領域３９が形成さ
れ、ｐ^-基板３１の表面のゲート電極３５の両側部には
ｎ⁺領域であるソース領域４２とドレイン領域４３が形
成される。

【００２６】また、図１２は、ｐ型拡散源としてボロン
・ドープ・ポリシリコン４０を使用し、ｎ型拡散源とし
てＰＳＧ膜４４を用いた場合を示している。この場合
は、浅いｐ⁺領域を形成するために、「ボロンの突き抜
け効果」を用いるので、ｎ^-ウェル３２上のソース領域
３８とドレイン領域３９が形成される部分には、薄い酸
化膜３６が形成されている。そして、この酸化膜３６は
通常熱酸化によって作られるので、ＰＳＧ膜４４を形成
する前に熱酸化を行う必要がある。もし、ＰＳＧ膜４４
を第１の膜として形成して、ｎ^-ウェル３２上のＰＳＧ
膜４４を除去した後で、熱酸化によって酸化膜３６を形
成すると、この熱酸化時にＰＳＧ膜４４から不純物（リ
ン）が拡散されてしまい、ボロン・ドープ・ポリシリコ
ン４０の不純物を熱拡散する際に、リンがさらに拡散さ
れて、ｐ^-基板３１の表面に形成するソース領域４２と
ドレイン領域４３が深くなってしまうという不都合が生
じることになる。したがって、この酸化膜３６はゲート
電極３５を形成した後の工程で、熱処理をして形成する
のが望ましい。

【００２７】

【発明の効果】本発明の半導体装置の製造方法は、材料
を限定しない固相拡散源を用いた方法で、半導体基板表
面のｎ型領域とｐ型領域の両方に浅いｐｎ接合を形成す
ることができるので、ＭＯＳＦＥＴの微細化に合わせ
て、ゲート電極近傍のソース・ドレイン拡散層の深さを
浅くする（浅いｐｎ接合を形成する）ことができ、微細
化に伴って生じる、短チャネル効果によるしきい値電圧
の低下、パンチスルー耐圧の低下、Ｓ係数の増大などの
現象によるリーク電流の増加という問題点を解決して、
高密度のＣＭＯＳＬＳＩを製造することができるという
効果がある。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｅ）は本発明の半導体装置の製造方
法の第１の実施例を示す工程図である。

【図２】本発明の半導体装置の製造方法の第１の実施例
の一部変更状態を示す図である。

【図３】（Ａ）〜（Ｃ）は本発明の半導体装置の製造方
法の他の実施例を説明するための図である。

【図４】図３（Ｃ）に示した実施例の他の例を説明する
ための図である。

【図５】本発明の半導体装置の製造方法の特徴を説明す
るための図である。

【図６】本発明の半導体装置の製造方法の改良例を示す
図である。

【図７】（Ａ），（Ｂ）は本発明の半導体装置の製造方
法の特徴を説明するための図であり、（Ｃ）はその改良
例を示す図である。

【図８】本発明の半導体装置の製造方法の他の改良例の
第１の方法を示す図である。

【図９】本発明の半導体装置の製造方法の他の改良例の
第２の方法を示す図である。

【図１０】本発明の半導体装置の製造方法のボロンの突
き抜け効果を用いた実施例を説明するための図である。

【図１１】本発明を使用してＣＭＯＳＬＳＩを製造する
方法を説明するための図である。

【図１２】本発明を使用してＣＭＯＳＬＳＩを製造する
方法を説明するための図である。

【図１３】（Ａ）〜（Ｃ）は従来例を示す工程図であ
る。

【図１４】（Ａ）〜（Ｄ）は従来例を示す工程図であ
る。

【符号の説明】

１，２１，３１ｐ^-基板２，２２，３２ｎ^-ウェル３，３３フィールド酸化膜４，３４ゲート酸化膜５，３５ゲート電極６，１０Ｓｉ₃Ｎ₄絶縁膜７ＢＳＧ膜（ｐ型拡散源）８，１２，３８，４２ソース領域９，１３，３９，４３ドレイン領域１１，４４ＰＳＧ膜（ｎ型拡散源）２３，３７ｐ型拡散源（第１の膜）２４，４１ｎ型拡散源（第２の膜）２５ｐ⁺型領域２６ｎ⁺型領域２７，２９不純物を透過させない膜２８，３０，３６酸化膜４０ボロン・ドープ・ポリシリコン

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/225 H01L 21/8238 H01L 27/092

Claims

(57)【特許請求の範囲】

【請求項１】第1の導電型領域と第2の導電型領域とが形
成されている半導体基板の前記各領域にそれぞれｐｎ接
合を形成する半導体装置の製造方法であって、不純物の拡散係数が前記半導体基板の拡散係数よりも小
さい第１の膜を、前記半導体基板表面全面に形成する第
1の工程と前記第1の膜全面に第２の導電型の不純物を含
んだ絶縁体または半導体からなる第２の膜を形成する第
２の工程と、少なくとも前記第2の導電型領域上に一部を残して前記
第２の膜を除去する第３の工程と、前記半導体基板表面に形成された前記第1の膜及び前記
第2の膜を覆って、第２の導電型の不純物を含んだ絶縁
体または半導体からなる第３の膜を形成する第４の工程
と、熱処理を行なって、前記第２の膜及び前記第３の膜から
前記第1の膜を通して前記半導体基板への不純物の拡散
を行なう第５の工程とを含むことを特徴とする半導体装
置の製造方法。
【請求項２】ｐ型領域とｎ型領域とが電気的に分離され
て形成されている半導体基板の前記各領域にそれぞれＭ
ＯＳＦＥＴを形成する半導体装置の製造方法であって、前記半導体基板の前記各領域にそれぞれゲート絶縁膜と
ゲート電極とを形成する工程と、前記ｎ型領域上に熱酸化膜を形成する工程と、前記半導体基板表面全面にボロンを含んだポリシリコン
を形成する工程と、少なくとも前記ｎ型領域上に一部を残して前記ポリシリ
コンを除去する工程と、前記半導体基板表面全面にリンを含んだシリコン酸化膜
を形成する工程と、熱処理を行って、前記ポリシリコン及び前記シリコン酸
化膜の前記半導体基板に接触している部分から前記半導
体基盤へボロンとリンの拡散を行う工程とを含むことを
特徴とする半導体装置の製造方法。