JP3016342B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3016342B2 JP3016342B2 JP6284134A JP28413494A JP3016342B2 JP 3016342 B2 JP3016342 B2 JP 3016342B2 JP 6284134 A JP6284134 A JP 6284134A JP 28413494 A JP28413494 A JP 28413494A JP 3016342 B2 JP3016342 B2 JP 3016342B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- semiconductor substrate
- forming
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にMOSFET(Metal Oxide Semiconducto
r Field Effect Transistor )の製造方法に関するもの
である。
に係り、特にMOSFET(Metal Oxide Semiconducto
r Field Effect Transistor )の製造方法に関するもの
である。
【0002】
【従来の技術】MOSFETは、微細化に伴って、短チ
ャネル効果によるしきい値電圧の低下、パンチスルー耐
圧の低下、S係数の増大といった現象が生じて、リーク
電流の増加という問題が発生している。この問題の原因
の一つとして、MOSFETの微細化は、基板に対して
水平方向にのみ行われており、深さ方向に対しては行わ
れていないということがあげられる。したがって、MO
SFETの微細化に合わせて、ゲート電極近傍のソース
・ドレイン拡散層の深さを浅くして(浅いpn接合を形
成する)、深さ方向の微細化も行う必要がある。
ャネル効果によるしきい値電圧の低下、パンチスルー耐
圧の低下、S係数の増大といった現象が生じて、リーク
電流の増加という問題が発生している。この問題の原因
の一つとして、MOSFETの微細化は、基板に対して
水平方向にのみ行われており、深さ方向に対しては行わ
れていないということがあげられる。したがって、MO
SFETの微細化に合わせて、ゲート電極近傍のソース
・ドレイン拡散層の深さを浅くして(浅いpn接合を形
成する)、深さ方向の微細化も行う必要がある。
【0003】以前から行われているソース・ドレイン拡
散層の形成方法は、不純物イオンを注入後、熱処理をし
て活性化させる方法が主流であるが、この方法は浅いp
n接合の形成が困難であるので、固相拡散による形成方
法が検討されている。固相拡散のための拡散源として
は、n型不純物を拡散する場合、PSG(phospho-sili
cate glass)膜が良く使われ(例えば、1994年の応用物
理学会春季講演会、30p−ZG−12など)、p型不
純物を拡散する場合、BSG(boro-silicate glass )
膜や高濃度にボロンをドープしたポリシリコン膜を薄い
酸化膜上に形成後熱処理をするというボロン突き抜け効
果を用いた方法(例えば、1994年の応用物理学会春季講
演会、29p−ZG−9など)が検討されている。
散層の形成方法は、不純物イオンを注入後、熱処理をし
て活性化させる方法が主流であるが、この方法は浅いp
n接合の形成が困難であるので、固相拡散による形成方
法が検討されている。固相拡散のための拡散源として
は、n型不純物を拡散する場合、PSG(phospho-sili
cate glass)膜が良く使われ(例えば、1994年の応用物
理学会春季講演会、30p−ZG−12など)、p型不
純物を拡散する場合、BSG(boro-silicate glass )
膜や高濃度にボロンをドープしたポリシリコン膜を薄い
酸化膜上に形成後熱処理をするというボロン突き抜け効
果を用いた方法(例えば、1994年の応用物理学会春季講
演会、29p−ZG−9など)が検討されている。
【0004】この固相拡散を使用することにより、浅い
pn接合を形成することができるが、n型MOSFET
とp型MOSFETとが混在するCMOS集積回路(L
SI)を形成する場合には、n型MOSFETとp型M
OSFETとを作り分ける工夫が必要となる。このよう
なことを考慮した従来のCMOSLSIの製造方法につ
いて、図13(A)〜(C)及び図14(A)〜(D)
と共に説明する。
pn接合を形成することができるが、n型MOSFET
とp型MOSFETとが混在するCMOS集積回路(L
SI)を形成する場合には、n型MOSFETとp型M
OSFETとを作り分ける工夫が必要となる。このよう
なことを考慮した従来のCMOSLSIの製造方法につ
いて、図13(A)〜(C)及び図14(A)〜(D)
と共に説明する。
【0005】まず、同図(A)に示すように、シリコン
からなるp- 基板1の一部にn型不純物を導入してn-
ウェル2を形成し、p- 基板1表面のp- 基板1とn-
ウェル2との境界部分にフィールド酸化膜3を形成し
て、電気的に分離すると共に、それぞれの領域1,2上
に、ゲート酸化膜4及びゲート電極5を形成する。な
お、ここまでの製造工程は、通常行われているCMOS
LSIの製造工程と同じである。
からなるp- 基板1の一部にn型不純物を導入してn-
ウェル2を形成し、p- 基板1表面のp- 基板1とn-
ウェル2との境界部分にフィールド酸化膜3を形成し
て、電気的に分離すると共に、それぞれの領域1,2上
に、ゲート酸化膜4及びゲート電極5を形成する。な
お、ここまでの製造工程は、通常行われているCMOS
LSIの製造工程と同じである。
【0006】次に、同図(B)に示すように、n- ウェ
ル2内にp型MOSFETのソース領域8及びドレイン
領域9を形成するために、n型MOSFETを形成する
部分(p- 基板1上)にSi3 N4 絶縁膜6を成膜して
から、全体にp型不純物を含んだ拡散源であるBSG膜
7を形成する。そして、熱処理を行うことにより、BS
G膜7が直接n- ウェル2と接している部分だけp型不
純物が拡散されて、同図(C)に示すように、p+ 領域
であるソース領域8とドレイン領域9が形成される。
ル2内にp型MOSFETのソース領域8及びドレイン
領域9を形成するために、n型MOSFETを形成する
部分(p- 基板1上)にSi3 N4 絶縁膜6を成膜して
から、全体にp型不純物を含んだ拡散源であるBSG膜
7を形成する。そして、熱処理を行うことにより、BS
G膜7が直接n- ウェル2と接している部分だけp型不
純物が拡散されて、同図(C)に示すように、p+ 領域
であるソース領域8とドレイン領域9が形成される。
【0007】その後、図14(A)に示すように、Si
3 N4 絶縁膜6とBSG膜7を除去してから、同図
(E)に示すように、今度は、p型MOSFETを形成
する部分(n- ウェル2上)にSi3 N4 絶縁膜10を
成膜してから、全体にn型不純物を含んだ拡散源である
PSG膜11を形成する。さらに、熱処理を行うと、P
SG膜11が直接p- 基板1と接している部分だけn型
不純物が拡散されて、同図(C)に示すように、n+ 領
域であるソース領域12とドレイン領域13が形成され
る。そして、同図(D)に示すように、Si3 N4 絶縁
膜10とPSG膜11とを除去することにより、CMO
SLSIを製造することができる。なお、n型MOSF
ETを形成してからp型MOSFETを形成するように
しても良い。
3 N4 絶縁膜6とBSG膜7を除去してから、同図
(E)に示すように、今度は、p型MOSFETを形成
する部分(n- ウェル2上)にSi3 N4 絶縁膜10を
成膜してから、全体にn型不純物を含んだ拡散源である
PSG膜11を形成する。さらに、熱処理を行うと、P
SG膜11が直接p- 基板1と接している部分だけn型
不純物が拡散されて、同図(C)に示すように、n+ 領
域であるソース領域12とドレイン領域13が形成され
る。そして、同図(D)に示すように、Si3 N4 絶縁
膜10とPSG膜11とを除去することにより、CMO
SLSIを製造することができる。なお、n型MOSF
ETを形成してからp型MOSFETを形成するように
しても良い。
【0008】
【発明が解決しようとする課題】上記した従来の製造方
法では、BSG膜7のp型不純物を拡散するために、熱
処理を行った後で、PSG膜11のn型不純物を拡散す
るために、再度熱処理を行っているので、このときにp
型不純物が再度拡散して、必要以上に広がってしまい、
この部分での浅い接合が困難であった。そして、このよ
うな問題はCMOSLSIだけでなく、バイポーラトラ
ンジスタの場合でも同様であり、例えば、npnまたは
pnpトランジスタが混在する場合に、それぞれのエミ
ッタ領域を浅い接合で作らなければならないときなどに
生じる。
法では、BSG膜7のp型不純物を拡散するために、熱
処理を行った後で、PSG膜11のn型不純物を拡散す
るために、再度熱処理を行っているので、このときにp
型不純物が再度拡散して、必要以上に広がってしまい、
この部分での浅い接合が困難であった。そして、このよ
うな問題はCMOSLSIだけでなく、バイポーラトラ
ンジスタの場合でも同様であり、例えば、npnまたは
pnpトランジスタが混在する場合に、それぞれのエミ
ッタ領域を浅い接合で作らなければならないときなどに
生じる。
【0009】また、このような問題点を解決するものと
して、特開平4−188632号公報が開示されている
が、これは、固相拡散源としてポリシリコンを用い、こ
のポリシリコンに不純物をイオン注入した後、熱処理を
行って基板中に不純物を拡散させるものである。そし
て、イオン注入時にレジスト膜を用いて、n型MOSF
ET用の拡散源とp型MOSFET用の拡散源とを別々
にして製造しているが、この方法は、拡散源として、ポ
リシリコンしか使用することができず、他の材料を拡散
源として使用することができなかった。そこで本発明
は、材料を限定しない固相拡散源を用いた方法で、半導
体基板表面のn型領域とp型領域の両方に浅いpn接合
を形成することを目的とする。
して、特開平4−188632号公報が開示されている
が、これは、固相拡散源としてポリシリコンを用い、こ
のポリシリコンに不純物をイオン注入した後、熱処理を
行って基板中に不純物を拡散させるものである。そし
て、イオン注入時にレジスト膜を用いて、n型MOSF
ET用の拡散源とp型MOSFET用の拡散源とを別々
にして製造しているが、この方法は、拡散源として、ポ
リシリコンしか使用することができず、他の材料を拡散
源として使用することができなかった。そこで本発明
は、材料を限定しない固相拡散源を用いた方法で、半導
体基板表面のn型領域とp型領域の両方に浅いpn接合
を形成することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成する手段
として、第1の導電型領域と第2の導電型領域とが形成さ
れている半導体基板の前記各領域にそれぞれpn接合を
形成する半導体装置の製造方法であって、不純物の拡散
係数が前記半導体基板の拡散係数よりも小さい第1の膜
を、前記半導体基板表面全面に形成する第1の工程と、
前記第1の膜全面に第2の導電型の不純物を含んだ絶縁
体または半導体からなる第2の膜を形成する第2の工程
と、少なくとも前記第2の導電型領域上に一部を残して
前記第2の膜を除去する第3の工程と、前記半導体基板
表面に形成された前記第1の膜及び前記第2の膜を覆っ
て、第2の導電型の不純物を含んだ絶縁体または半導体
からなる第3の膜を形成する第4の工程と、熱処理を行
なって、前記第2の膜及び前記第3の膜から前記第1の
膜を通して前記半導体基板への不純物の拡散を行なう第
5の工程とを含むことを特徴とする半導体装置の製造方
法を提供しようとするものである。
として、第1の導電型領域と第2の導電型領域とが形成さ
れている半導体基板の前記各領域にそれぞれpn接合を
形成する半導体装置の製造方法であって、不純物の拡散
係数が前記半導体基板の拡散係数よりも小さい第1の膜
を、前記半導体基板表面全面に形成する第1の工程と、
前記第1の膜全面に第2の導電型の不純物を含んだ絶縁
体または半導体からなる第2の膜を形成する第2の工程
と、少なくとも前記第2の導電型領域上に一部を残して
前記第2の膜を除去する第3の工程と、前記半導体基板
表面に形成された前記第1の膜及び前記第2の膜を覆っ
て、第2の導電型の不純物を含んだ絶縁体または半導体
からなる第3の膜を形成する第4の工程と、熱処理を行
なって、前記第2の膜及び前記第3の膜から前記第1の
膜を通して前記半導体基板への不純物の拡散を行なう第
5の工程とを含むことを特徴とする半導体装置の製造方
法を提供しようとするものである。
【0011】
【作用】半導体基板のn型領域とp型領域の両方に浅い
pn接合を形成するために、それぞれの領域にp型の不
純物とn型の不純物とを導入する場合、従来は、別々に
熱拡散しなければならなかったので、後の熱拡散によ
り、最初に導入した不純物がさらに拡散して、浅いpn
接合を形成させることができなかった。本発明では、そ
れぞれの不純物の熱拡散を同時に行うことにより、半導
体基板のn型領域とp型領域の両方に対して浅いpn接
合の形成を達成している。
pn接合を形成するために、それぞれの領域にp型の不
純物とn型の不純物とを導入する場合、従来は、別々に
熱拡散しなければならなかったので、後の熱拡散によ
り、最初に導入した不純物がさらに拡散して、浅いpn
接合を形成させることができなかった。本発明では、そ
れぞれの不純物の熱拡散を同時に行うことにより、半導
体基板のn型領域とp型領域の両方に対して浅いpn接
合の形成を達成している。
【0012】
【実施例】本発明の半導体装置の製造方法のいくつかの
実施例を図面と共に説明する。図1(A)〜(E)は、
本発明の半導体装置の製造方法の第1の実施例を示す工
程図であり、それぞれ各工程における半導体装置の断面
を示す図である。
実施例を図面と共に説明する。図1(A)〜(E)は、
本発明の半導体装置の製造方法の第1の実施例を示す工
程図であり、それぞれ各工程における半導体装置の断面
を示す図である。
【0013】まず、同図(A)に示すように、シリコン
などのp- 半導体基板21の一部にn型不純物を導入し
てn- ウェル22を形成する。そして、同図(B)に示
すように、基板21表面全面に、p型不純物(アクセプ
タ)を含んだ絶縁膜(例えばBSG膜)または半導体膜
(例えばボロン・ドープ・ポリシリコン)などのp型拡
散源23を形成する。
などのp- 半導体基板21の一部にn型不純物を導入し
てn- ウェル22を形成する。そして、同図(B)に示
すように、基板21表面全面に、p型不純物(アクセプ
タ)を含んだ絶縁膜(例えばBSG膜)または半導体膜
(例えばボロン・ドープ・ポリシリコン)などのp型拡
散源23を形成する。
【0014】同図(C)に示すように、p+ 型領域を形
成したい部分のp型拡散源23を残して、p型拡散源2
3を除去し、さらにその上全面に、同図(D)に示すよ
うに、n型不純物(ドナー)を含んだ絶縁膜(例えばP
SG膜)または半導体膜(例えばリン・ドープ・ポリシ
リコン)などのn型拡散源24を形成する。その後、例
えばRTA(Rapid Thermal Anneal)で1000℃、3
0秒の熱処理を行って不純物の拡散を行うと、同図
(E)に示すように、基板21の表面にp+ 型領域25
とn+ 型領域26とを同時に形成することができ、n-
ウェル22とp+ 型領域25との間及びp- 半導体基板
21とn+ 型領域26との間に浅いpn接合が形成され
る。このとき、熱処理は、一回のみなどで、どちらかの
領域25,26が深くなってしまうことはない。また、
p型拡散源23とn型拡散源24の形成順序は逆にして
も良い。
成したい部分のp型拡散源23を残して、p型拡散源2
3を除去し、さらにその上全面に、同図(D)に示すよ
うに、n型不純物(ドナー)を含んだ絶縁膜(例えばP
SG膜)または半導体膜(例えばリン・ドープ・ポリシ
リコン)などのn型拡散源24を形成する。その後、例
えばRTA(Rapid Thermal Anneal)で1000℃、3
0秒の熱処理を行って不純物の拡散を行うと、同図
(E)に示すように、基板21の表面にp+ 型領域25
とn+ 型領域26とを同時に形成することができ、n-
ウェル22とp+ 型領域25との間及びp- 半導体基板
21とn+ 型領域26との間に浅いpn接合が形成され
る。このとき、熱処理は、一回のみなどで、どちらかの
領域25,26が深くなってしまうことはない。また、
p型拡散源23とn型拡散源24の形成順序は逆にして
も良い。
【0015】そして、p+ 型領域25とn+ 型領域26
の両方とも形成しない部分を作りたい場合には、その部
分も含めてp型拡散源23を除去した後、n型拡散源2
4を全面に形成し、さらに、領域を形成しない部分のn
型拡散源24を除去してから熱処理を行って不純物の拡
散を行う。このようにすることにより、図2に示すよう
に、p+ 型領域25とn+ 型領域26の両方とも形成し
ない部分を作ることができる。
の両方とも形成しない部分を作りたい場合には、その部
分も含めてp型拡散源23を除去した後、n型拡散源2
4を全面に形成し、さらに、領域を形成しない部分のn
型拡散源24を除去してから熱処理を行って不純物の拡
散を行う。このようにすることにより、図2に示すよう
に、p+ 型領域25とn+ 型領域26の両方とも形成し
ない部分を作ることができる。
【0016】また、p+ 型領域25とn+ 型領域26の
両方とも形成しない部分に絶縁物等を形成することによ
り、p+ 型領域25やn+ 型領域26の形成部分を任意
に設定することができる。この実施例を図3(A)〜
(C)と共に説明する。まず、同図(A)に示すよう
に、シリコンなどのp- 半導体基板21の一部にn型不
純物を導入してn- ウェル22を形成する。そして、同
図(B)に示すように、基板21表面のp+ 型領域25
とn+ 型領域26の両方とも形成しない部分に絶縁物等
の不純物を透過させない膜27を形成する。
両方とも形成しない部分に絶縁物等を形成することによ
り、p+ 型領域25やn+ 型領域26の形成部分を任意
に設定することができる。この実施例を図3(A)〜
(C)と共に説明する。まず、同図(A)に示すよう
に、シリコンなどのp- 半導体基板21の一部にn型不
純物を導入してn- ウェル22を形成する。そして、同
図(B)に示すように、基板21表面のp+ 型領域25
とn+ 型領域26の両方とも形成しない部分に絶縁物等
の不純物を透過させない膜27を形成する。
【0017】その後は、上記した実施例と同様に、基板
21表面全面に、p型不純物を含んだ絶縁膜または半導
体膜などのp型拡散源23を形成し、p+ 型領域を形成
したい部分のp型拡散源23を残して、p型拡散源23
を除去する。さらにその上全面に、n型不純物を含んだ
絶縁膜または半導体膜などのn型拡散源24を形成し、
熱処理を行うと、同図(C)に示すように、基板21の
表面の膜27の形成されていない部分にp+ 型領域25
とn+ 型領域26とを形成することができる。
21表面全面に、p型不純物を含んだ絶縁膜または半導
体膜などのp型拡散源23を形成し、p+ 型領域を形成
したい部分のp型拡散源23を残して、p型拡散源23
を除去する。さらにその上全面に、n型不純物を含んだ
絶縁膜または半導体膜などのn型拡散源24を形成し、
熱処理を行うと、同図(C)に示すように、基板21の
表面の膜27の形成されていない部分にp+ 型領域25
とn+ 型領域26とを形成することができる。
【0018】また、不純物を透過させない膜27をフィ
ールド酸化膜などの厚い酸化膜28とした場合は、図4
に示すようになる。以上説明した方法により、任意の浅
い場所にp+ 型領域25やn+ 型領域26を形成するこ
とができるが、先にp型拡散源(第1の膜)23を形成
した場合、その上にはn型拡散源(第2の膜)24も形
成されているので、熱拡散時にp型拡散源23とn型拡
散源24との接触面を介してお互いの不純物が拡散し合
う可能性がある。この場合、図5に示すように、先に形
成したp型拡散源(第1の膜)23を介して、n型拡散
源(第2の膜)24のn型不純物がn- ウェル22(基
板21)に拡散し、p+ 型領域25(pn接合)の形成
を妨げる恐れがある。このことを解決するためには、図
6に示すように、第1の膜であるp型拡散源23の厚さ
を十分に厚くすれば良い。
ールド酸化膜などの厚い酸化膜28とした場合は、図4
に示すようになる。以上説明した方法により、任意の浅
い場所にp+ 型領域25やn+ 型領域26を形成するこ
とができるが、先にp型拡散源(第1の膜)23を形成
した場合、その上にはn型拡散源(第2の膜)24も形
成されているので、熱拡散時にp型拡散源23とn型拡
散源24との接触面を介してお互いの不純物が拡散し合
う可能性がある。この場合、図5に示すように、先に形
成したp型拡散源(第1の膜)23を介して、n型拡散
源(第2の膜)24のn型不純物がn- ウェル22(基
板21)に拡散し、p+ 型領域25(pn接合)の形成
を妨げる恐れがある。このことを解決するためには、図
6に示すように、第1の膜であるp型拡散源23の厚さ
を十分に厚くすれば良い。
【0019】また、第1の膜の厚さを十分に厚くして
も、第1の膜の境界面では、第2の膜との間で拡散し合
う不純物が基板21の表面に達する恐れがある。即ち、
図7(A)に示すように、p型拡散源(第1の膜)23
の境界面が酸化膜28上のp+ 型領域25形成部分に近
い位置にある場合(d1 小)には、境界面に接している
n型拡散源(第2の膜)24のn型不純物がp+ 型領域
25形成部分に拡散してしまうことがある。また、逆
に、図7(B)に示すように、p型拡散源(第1の膜)
23の境界面が酸化膜28上のn+ 型領域26形成部分
に近い位置にある場合(d2 小)には、この境界面とn
型拡散源(第2の膜)24を介してp型拡散源(第1の
膜)23のp型不純物がn+ 型領域26形成部分に拡散
してしまうことがある。
も、第1の膜の境界面では、第2の膜との間で拡散し合
う不純物が基板21の表面に達する恐れがある。即ち、
図7(A)に示すように、p型拡散源(第1の膜)23
の境界面が酸化膜28上のp+ 型領域25形成部分に近
い位置にある場合(d1 小)には、境界面に接している
n型拡散源(第2の膜)24のn型不純物がp+ 型領域
25形成部分に拡散してしまうことがある。また、逆
に、図7(B)に示すように、p型拡散源(第1の膜)
23の境界面が酸化膜28上のn+ 型領域26形成部分
に近い位置にある場合(d2 小)には、この境界面とn
型拡散源(第2の膜)24を介してp型拡散源(第1の
膜)23のp型不純物がn+ 型領域26形成部分に拡散
してしまうことがある。
【0020】これらを解決するためのひとつの方法とし
ては、図7(C)に示すように、p型拡散源(第1の
膜)23の境界面をp+ 型領域25形成部分及びn+ 型
領域26形成部分からの水平距離が十分に遠い位置(d
1 大,d2 大)になるようにすれば良い。即ち、熱処理
時に第2の膜から流入するn型不純物が第1の膜中を拡
散する距離よりも距離d1 を大きくし、熱処理時に第1
の膜から流入するp型不純物が第2の膜中を拡散する距
離よりも距離d2 を大きくする。
ては、図7(C)に示すように、p型拡散源(第1の
膜)23の境界面をp+ 型領域25形成部分及びn+ 型
領域26形成部分からの水平距離が十分に遠い位置(d
1 大,d2 大)になるようにすれば良い。即ち、熱処理
時に第2の膜から流入するn型不純物が第1の膜中を拡
散する距離よりも距離d1 を大きくし、熱処理時に第1
の膜から流入するp型不純物が第2の膜中を拡散する距
離よりも距離d2 を大きくする。
【0021】また、他の方法としては、第1の膜と第2
の膜とを完全に分離して、互いに接触しない(接触面を
なくす)ようにすれば良い。これを実現する第1の方法
は、図8に示すように、第1の膜上の第2の膜と第1の
膜の境界面に接する部分の第2の膜を除去することであ
る。このようにすることにより、お互いの不純物が拡散
し合うのを防止することができる。また、この第2の膜
の除去工程は、p+ 型領域25とn+ 型領域26の両方
とも形成しない部分を作るために第2の膜であるn型拡
散源24を除去するときに、第1の膜上及びその境界面
近傍も含めて除去するようにすれば良く、工程が増加す
ることもない。
の膜とを完全に分離して、互いに接触しない(接触面を
なくす)ようにすれば良い。これを実現する第1の方法
は、図8に示すように、第1の膜上の第2の膜と第1の
膜の境界面に接する部分の第2の膜を除去することであ
る。このようにすることにより、お互いの不純物が拡散
し合うのを防止することができる。また、この第2の膜
の除去工程は、p+ 型領域25とn+ 型領域26の両方
とも形成しない部分を作るために第2の膜であるn型拡
散源24を除去するときに、第1の膜上及びその境界面
近傍も含めて除去するようにすれば良く、工程が増加す
ることもない。
【0022】そして、第1の膜と第2の膜とを完全に分
離する第2の方法としては、図9に示すように、p型拡
散源(第1の膜)23を形成して不要部分を除去した
後、窒化膜等の絶縁膜や半導体膜などの不純物を透過さ
せない膜29を形成し、境界面を含むp型拡散源(第1
の膜)23の周囲を残して他の部分の不純物を透過させ
ない膜29を除去してからn型拡散源(第2の膜)24
を形成する。この第2の方法は、工程が増加する代りに
水平方向の距離を短くすることができ、より一層の微細
化が可能となる。また、第1の方法または第2の方法を
使用した場合には、第1の膜と第2の膜とが完全に分離
されているので、第1の膜を厚くする必要はなくなる。
離する第2の方法としては、図9に示すように、p型拡
散源(第1の膜)23を形成して不要部分を除去した
後、窒化膜等の絶縁膜や半導体膜などの不純物を透過さ
せない膜29を形成し、境界面を含むp型拡散源(第1
の膜)23の周囲を残して他の部分の不純物を透過させ
ない膜29を除去してからn型拡散源(第2の膜)24
を形成する。この第2の方法は、工程が増加する代りに
水平方向の距離を短くすることができ、より一層の微細
化が可能となる。また、第1の方法または第2の方法を
使用した場合には、第1の膜と第2の膜とが完全に分離
されているので、第1の膜を厚くする必要はなくなる。
【0023】さらに、拡散源23,24の不純物が基板
21中で拡散しやすく、領域25,26の深さが所望の
深さよりも深くなってしまう場合には、図10に示すよ
うに、基板21(ウェル22)と拡散源23,24との
間に不純物が拡散しにくい膜30を薄く形成することに
より、拡散深さを調節することができ、領域25,26
の深さを浅くすることができる。例えば、ボロンはシリ
コン基板中よりもシリコン酸化膜中のほうが拡散係数が
小さく、拡散しにくいので、ボロンを含んでいるp型拡
散源23とウェル22との間に100A(オングストロ
ーム)以下のシリコン酸化膜30を形成しておくことに
より、p+ 型領域25を浅く(浅いpn接合を形成)す
ることができる。なお、ボロンが薄いシリコン酸化膜を
突き抜けて拡散することは、「ボロンの突き抜け効果」
として一般に知られているものである。
21中で拡散しやすく、領域25,26の深さが所望の
深さよりも深くなってしまう場合には、図10に示すよ
うに、基板21(ウェル22)と拡散源23,24との
間に不純物が拡散しにくい膜30を薄く形成することに
より、拡散深さを調節することができ、領域25,26
の深さを浅くすることができる。例えば、ボロンはシリ
コン基板中よりもシリコン酸化膜中のほうが拡散係数が
小さく、拡散しにくいので、ボロンを含んでいるp型拡
散源23とウェル22との間に100A(オングストロ
ーム)以下のシリコン酸化膜30を形成しておくことに
より、p+ 型領域25を浅く(浅いpn接合を形成)す
ることができる。なお、ボロンが薄いシリコン酸化膜を
突き抜けて拡散することは、「ボロンの突き抜け効果」
として一般に知られているものである。
【0024】以上説明した本発明の半導体装置の製造方
法を用いて、CMOSLSIを製造する方法について、
図11及び図12と共に簡単に説明する。図11は、シ
リコンからなるp- 基板31の一部にn型不純物を導入
してn-ウェル32を形成し、p- 基板31表面のp-
基板31とn- ウェル32との境界部分にフィールド酸
化膜33を形成して、電気的に分離すると共に、それぞ
れの領域31,32上に、ゲート酸化膜34及びゲート
電極35を形成する。なお、ここまでの製造工程は、通
常行われているCMOSLSIの製造工程と同じであ
る。
法を用いて、CMOSLSIを製造する方法について、
図11及び図12と共に簡単に説明する。図11は、シ
リコンからなるp- 基板31の一部にn型不純物を導入
してn-ウェル32を形成し、p- 基板31表面のp-
基板31とn- ウェル32との境界部分にフィールド酸
化膜33を形成して、電気的に分離すると共に、それぞ
れの領域31,32上に、ゲート酸化膜34及びゲート
電極35を形成する。なお、ここまでの製造工程は、通
常行われているCMOSLSIの製造工程と同じであ
る。
【0025】次に、p型拡散源37を厚く形成して、n
- ウェル32上を確実に残すようにして、フィールド酸
化膜33の途中からp- 基板31の表面に直接接する部
分を除去し、さらにその上全面にn型拡散源41を形成
する。その後、熱処理を行って不純物の拡散を行うと、
n- ウェル32内のゲート電極35の両側部にはp+ 領
域であるソース領域38とドレイン領域39が形成さ
れ、p- 基板31の表面のゲート電極35の両側部には
n+ 領域であるソース領域42とドレイン領域43が形
成される。
- ウェル32上を確実に残すようにして、フィールド酸
化膜33の途中からp- 基板31の表面に直接接する部
分を除去し、さらにその上全面にn型拡散源41を形成
する。その後、熱処理を行って不純物の拡散を行うと、
n- ウェル32内のゲート電極35の両側部にはp+ 領
域であるソース領域38とドレイン領域39が形成さ
れ、p- 基板31の表面のゲート電極35の両側部には
n+ 領域であるソース領域42とドレイン領域43が形
成される。
【0026】また、図12は、p型拡散源としてボロン
・ドープ・ポリシリコン40を使用し、n型拡散源とし
てPSG膜44を用いた場合を示している。この場合
は、浅いp+ 領域を形成するために、「ボロンの突き抜
け効果」を用いるので、n- ウェル32上のソース領域
38とドレイン領域39が形成される部分には、薄い酸
化膜36が形成されている。そして、この酸化膜36は
通常熱酸化によって作られるので、PSG膜44を形成
する前に熱酸化を行う必要がある。もし、PSG膜44
を第1の膜として形成して、n- ウェル32上のPSG
膜44を除去した後で、熱酸化によって酸化膜36を形
成すると、この熱酸化時にPSG膜44から不純物(リ
ン)が拡散されてしまい、ボロン・ドープ・ポリシリコ
ン40の不純物を熱拡散する際に、リンがさらに拡散さ
れて、p- 基板31の表面に形成するソース領域42と
ドレイン領域43が深くなってしまうという不都合が生
じることになる。したがって、この酸化膜36はゲート
電極35を形成した後の工程で、熱処理をして形成する
のが望ましい。
・ドープ・ポリシリコン40を使用し、n型拡散源とし
てPSG膜44を用いた場合を示している。この場合
は、浅いp+ 領域を形成するために、「ボロンの突き抜
け効果」を用いるので、n- ウェル32上のソース領域
38とドレイン領域39が形成される部分には、薄い酸
化膜36が形成されている。そして、この酸化膜36は
通常熱酸化によって作られるので、PSG膜44を形成
する前に熱酸化を行う必要がある。もし、PSG膜44
を第1の膜として形成して、n- ウェル32上のPSG
膜44を除去した後で、熱酸化によって酸化膜36を形
成すると、この熱酸化時にPSG膜44から不純物(リ
ン)が拡散されてしまい、ボロン・ドープ・ポリシリコ
ン40の不純物を熱拡散する際に、リンがさらに拡散さ
れて、p- 基板31の表面に形成するソース領域42と
ドレイン領域43が深くなってしまうという不都合が生
じることになる。したがって、この酸化膜36はゲート
電極35を形成した後の工程で、熱処理をして形成する
のが望ましい。
【0027】
【発明の効果】本発明の半導体装置の製造方法は、材料
を限定しない固相拡散源を用いた方法で、半導体基板表
面のn型領域とp型領域の両方に浅いpn接合を形成す
ることができるので、MOSFETの微細化に合わせ
て、ゲート電極近傍のソース・ドレイン拡散層の深さを
浅くする(浅いpn接合を形成する)ことができ、微細
化に伴って生じる、短チャネル効果によるしきい値電圧
の低下、パンチスルー耐圧の低下、S係数の増大などの
現象によるリーク電流の増加という問題点を解決して、
高密度のCMOSLSIを製造することができるという
効果がある。
を限定しない固相拡散源を用いた方法で、半導体基板表
面のn型領域とp型領域の両方に浅いpn接合を形成す
ることができるので、MOSFETの微細化に合わせ
て、ゲート電極近傍のソース・ドレイン拡散層の深さを
浅くする(浅いpn接合を形成する)ことができ、微細
化に伴って生じる、短チャネル効果によるしきい値電圧
の低下、パンチスルー耐圧の低下、S係数の増大などの
現象によるリーク電流の増加という問題点を解決して、
高密度のCMOSLSIを製造することができるという
効果がある。
【図1】(A)〜(E)は本発明の半導体装置の製造方
法の第1の実施例を示す工程図である。
法の第1の実施例を示す工程図である。
【図2】本発明の半導体装置の製造方法の第1の実施例
の一部変更状態を示す図である。
の一部変更状態を示す図である。
【図3】(A)〜(C)は本発明の半導体装置の製造方
法の他の実施例を説明するための図である。
法の他の実施例を説明するための図である。
【図4】図3(C)に示した実施例の他の例を説明する
ための図である。
ための図である。
【図5】本発明の半導体装置の製造方法の特徴を説明す
るための図である。
るための図である。
【図6】本発明の半導体装置の製造方法の改良例を示す
図である。
図である。
【図7】(A),(B)は本発明の半導体装置の製造方
法の特徴を説明するための図であり、(C)はその改良
例を示す図である。
法の特徴を説明するための図であり、(C)はその改良
例を示す図である。
【図8】本発明の半導体装置の製造方法の他の改良例の
第1の方法を示す図である。
第1の方法を示す図である。
【図9】本発明の半導体装置の製造方法の他の改良例の
第2の方法を示す図である。
第2の方法を示す図である。
【図10】本発明の半導体装置の製造方法のボロンの突
き抜け効果を用いた実施例を説明するための図である。
き抜け効果を用いた実施例を説明するための図である。
【図11】本発明を使用してCMOSLSIを製造する
方法を説明するための図である。
方法を説明するための図である。
【図12】本発明を使用してCMOSLSIを製造する
方法を説明するための図である。
方法を説明するための図である。
【図13】(A)〜(C)は従来例を示す工程図であ
る。
る。
【図14】(A)〜(D)は従来例を示す工程図であ
る。
る。
1,21,31 p- 基板 2,22,32 n- ウェル 3,33 フィールド酸化膜 4,34 ゲート酸化膜 5,35 ゲート電極 6,10 Si3 N4 絶縁膜 7 BSG膜(p型拡散源) 8,12,38,42 ソース領域 9,13,39,43 ドレイン領域 11,44 PSG膜(n型拡散源) 23,37 p型拡散源(第1の膜) 24,41 n型拡散源(第2の膜) 25 p+ 型領域 26 n+ 型領域 27,29 不純物を透過させない膜 28,30,36 酸化膜 40 ボロン・ドープ・ポリシリコン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/336 H01L 21/225 H01L 21/8238 H01L 27/092
Claims (2)
- 【請求項1】第1の導電型領域と第2の導電型領域とが形
成されている半導体基板の前記各領域にそれぞれpn接
合を形成する半導体装置の製造方法であって、 不純物の拡散係数が前記半導体基板の拡散係数よりも小
さい第1の膜を、前記半導体基板表面全面に形成する第
1の工程と前記第1の膜全面に第2の導電型の不純物を含
んだ絶縁体または半導体からなる第2の膜を形成する第
2の工程と、 少なくとも前記第2の導電型領域上に一部を残して前記
第2の膜を除去する第3の工程と、 前記半導体基板表面に形成された前記第1の膜及び前記
第2の膜を覆って、第2の導電型の不純物を含んだ絶縁
体または半導体からなる第3の膜を形成する第4の工程
と、 熱処理を行なって、前記第2の膜及び前記第3の膜から
前記第1の膜を通して前記半導体基板への不純物の拡散
を行なう第5の工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項2】p型領域とn型領域とが電気的に分離され
て形成されている半導体基板の前記各領域にそれぞれM
OSFETを形成する半導体装置の製造方法であって、 前記半導体基板の前記各領域にそれぞれゲート絶縁膜と
ゲート電極とを形成する工程と、 前記n型領域上に熱酸化膜を形成する工程と、 前記半導体基板表面全面にボロンを含んだポリシリコン
を形成する工程と、 少なくとも前記n型領域上に一部を残して前記ポリシリ
コンを除去する工程と、 前記半導体基板表面全面にリンを含んだシリコン酸化膜
を形成する工程と、 熱処理を行って、前記ポリシリコン及び前記シリコン酸
化膜の前記半導体基板に接触している部分から前記半導
体基盤へボロンとリンの拡散を行う工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6284134A JP3016342B2 (ja) | 1994-10-25 | 1994-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6284134A JP3016342B2 (ja) | 1994-10-25 | 1994-10-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08125183A JPH08125183A (ja) | 1996-05-17 |
JP3016342B2 true JP3016342B2 (ja) | 2000-03-06 |
Family
ID=17674613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6284134A Expired - Lifetime JP3016342B2 (ja) | 1994-10-25 | 1994-10-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3016342B2 (ja) |
-
1994
- 1994-10-25 JP JP6284134A patent/JP3016342B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08125183A (ja) | 1996-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
KR100413015B1 (ko) | 표면채널PMOS트랜지스터를가진BiCMOS소자의제조방법 | |
JP3448546B2 (ja) | 半導体装置とその製造方法 | |
JPH0644572B2 (ja) | 半導体装置の製造方法 | |
JP3356629B2 (ja) | 横型mosトランジスタの製造方法 | |
JP3016342B2 (ja) | 半導体装置の製造方法 | |
JP3363810B2 (ja) | 半導体装置とその製造方法 | |
KR100591172B1 (ko) | 모스 트랜지스터의 제조 방법 | |
JP2544806B2 (ja) | 半導体装置の製造方法 | |
KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
JP2626532B2 (ja) | 半導体装置およびその製造方法 | |
JP3423230B2 (ja) | 半導体装置の製造方法 | |
JPH05166823A (ja) | 半導体装置の製造方法 | |
JP2569454B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
JPH06350086A (ja) | 半導体装置の製造方法 | |
JPH0645434A (ja) | Mos型半導体装置の製造方法 | |
JP3848782B2 (ja) | 半導体装置の製造方法 | |
JPH113996A (ja) | 半導体装置及びその製造方法 | |
JPS62109364A (ja) | 半導体装置の製造方法 | |
JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP3408299B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JP3108927B2 (ja) | 半導体装置の製造方法 | |
JPH0311731A (ja) | 半導体装置の製造方法 | |
JPH04346263A (ja) | Bi−CMOS半導体装置の製造方法 |