JPS615550A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS615550A
JPS615550A JP12524484A JP12524484A JPS615550A JP S615550 A JPS615550 A JP S615550A JP 12524484 A JP12524484 A JP 12524484A JP 12524484 A JP12524484 A JP 12524484A JP S615550 A JPS615550 A JP S615550A
Authority
JP
Japan
Prior art keywords
wiring
film
layer
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12524484A
Other languages
English (en)
Inventor
Takao Kishi
岸 隆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP12524484A priority Critical patent/JPS615550A/ja
Publication of JPS615550A publication Critical patent/JPS615550A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多層配線構造を有する半導体装置に関し、主と
して高周波用リニアIC(半導体集積回路装置)を対象
とする。
〔背景技術〕
ICやLSI等の半導体装置において、1チツプあたり
の素子数が増大するに伴い、素子間を接続するアルミニ
ウム配線は一層構造では無理となり、2層以上の多層構
造が採用されている。この2層以上の配線間には層間絶
縁膜として、従来はシリコン酸化物やリンを含むガラス
等の無機絶縁材が使われていたが、厚膜に形成した場合
に熱歪を生じゃすく又、多層に形成すると配線による表
面段差が苔しくなった。このような無機絶縁膜に代って
低温処理でき1表面の平坦性を確保できる有機絶縁膜が
使われ、特に高耐熱性のポリイミド系高分子樹脂を層間
絶縁膜に用いた配線構造が採用されている。(特公昭5
7−36759公報参照)。
このポリイミド樹脂、たと・えば芳香族ジアミンと、芳
香族テトラカルボン酸二無水物とを反応して得られる重
合物からなるボリイミ°ド樹脂を半導体基板上に層間絶
縁膜として形成する場合、ポリイミ樹脂のプレポリマー
溶液を配線の形成された前記基板表面にスピンナ塗布し
たのち、溶媒成分を蒸発させ、200〜300℃で熱処
理して重合硬化させて被膜を形成する。
第1図はボリミイド樹脂を層間膜に使用した2層配線の
一例を示す断面図である。
1はシリコン結晶基板、2は表面酸化膜(SiO□膜)
である。3は第1層アルミニウム配線で厚さd2が1.
75μm程度とする。4はポリイミド樹脂からなる層間
膜で厚さdlは3.75μm程度である。5は第2層ア
ルミニろム配線で層間膜4上に形成され、その一部にあ
けられたスルーホール6を通じて第1層アルミニウム配
線3に接続する。
このような2層配線構造において層間膜4は前記したよ
うにスピンナ塗布されて全面が平坦化しでいるため、第
1層アルミニウム配線3の上の層間膜の厚さd3は1.
0〜2.5μmときわめて薄い被膜となり、この上に第
2層アルミニウム配線5が形成されていると、配線間容
量が大きくなる。
このように配線間容量が大きいと配線間でクロストーク
や発振遅延を生じやすいことがあきらかとされた。特に
、高周波用リニアICにおいて、たとえば、ボリミイド
系樹脂を層間絶縁膜として多層配線構造を形成する場合
に上記クロストークや発振遅延が生じてしまうため、多
層配線構造が採用されていないことが本発明者よりあき
らかとされた。
〔発明の目的〕
本発明は上記問題を解決したものである。した    
  1カ、7□□。−v cF) @ ff−r Lよ
工□11.ア、。    i□でアルミニウム配線の2
層以上の多層構造を実現することにある。□本発明の他
の目的はICチップせイズの縮小化にある。
本発明め前記ならびにそのほかの目的と新規な特徴は1
本明細書の記述および添付図面よりあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。すなわち、
半導体基体上に第1層配線と第2層配線とがポリイミド
樹脂等の有機性層間絶縁膜を介して形成された多層配線
構造において、第1層配・線と第2層配線とが交差する
部分の上記層間絶縁膜が他の部分の層間絶縁膜よりも厚
く形成され交差する部分の第1層配線上の層間絶縁膜を
充分の厚さをもたせ諷ことにより第1層・第2層の配線
間のクロストークや発振遅延を防ぐことかで−き発明の
目的を達成するものである。
〔実施例〕
第2図は本発明の一実施例を示すものであって。
第1図に対応する多層配線構造を有する半導体装置の縦
断面図である。同図において第1図を共通の構成部分に
は同じ指示番号記号が附しである。
3’(3a、 3 b、 A c’)は第1層アルミニ
ウム配線でこのうち3 b’は第2層アルミニウム配線
5と′交差する。4はポリイミド樹脂からなる層間絶縁
膜で、この上に第2層アルミニウム配線5が形成され層
間膜4の一部にあけたスルーホール6を通じて第1層ア
ルミニウム配線3aと接続される67は第2層アルミニ
ウム配線5を覆うように形成されポリイミド樹脂からな
るプロテクシ目ン(保護用)膜である。なお第2層アル
ミニウム配線5は第1層アルミニウム配線3cとは交差
しないものとする。
上記ポリイミド樹脂からなる層間絶縁膜4は第1層配線
3bと第2層配線5とが交差する部分の厚さく酸化膜2
と接する部分からの厚さ)d4は第2層配線5が第1層
配線と交差しない他の部分の厚さd4と交差する部分の
第1層配線3bの厚さd2との差d’、−d2=d3を
配線間寄生容量を小さくするに充分な厚さ、たとえばd
3=3.0μm以上とする。
第3図乃至第7図は本発明による多層配線構造(第2図
に対応する)を有する半導体装置の製造プロセスを示す
工程断面図である。以下、各工程に従って説明する。
(1)第3図に示すようにシリコン結晶基体1を用意し
、この基体1の主面に図示されない半導体素子を形成し
、その際に形成された表面酸化膜2上にアルミニウムを
蒸着(又はスパッタ)し、パターニングエッチすること
により厚さd2=1.75μmの第1層アルミニウム配
線3a、3b、3cを形成する。このうち配線3bは上
層の配線と交差することになる。
(2)第4図に示すようにこの上にポリイミド樹脂を厚
めに塗布し、硬化後の厚さがたとえばd4=5.0μm
程度となるように層間絶縁膜4を形成する。
この絶縁膜4はポリイミド樹脂のプリポリマー溶液又は
半重合溶液(たとえばN−メチル−2ピロリドンもしく
はN−N−ジメチルアセトアミドなどを溶液とする)を
基本表面にスピンナ塗布したのち、溶媒成分を蒸発させ
、さらに200〜300℃で熱処理して硬化させて上記
厚さd4をもつポリイミド被膜を形成する。
(3)ホトレジスト材を塗布し、露光ご現像処理によっ
て2層配線の交差部、特に人、出力ラインのアルミ・ラ
ム2層配線交差部等寄生容量がi性上問題となる部分、
例えば配線3bの上部ホトレジストマスク8を形成し、
このマスクを用いて第5図に示すようにポリイミド被膜
4の一部を選択的にエッチする。この選択はエッチによ
り配線3b等の問題個所以外の部分のポリイミド被膜4
の厚さdlは3,75μm程度となる。
(4)あらたにホトレジスト材を塗布し、露光、現像処
理によって、配線3aの上部以外の部分にホト、レジス
トマスク9を形成し、このマスクを用いて第6図に示す
ようにポリイミド被膜4の一部を選択的にエッチするこ
とにより、配線3aが露       1出するように
スルーホール6を開ける。
(5)アルミニウム膜を蒸着法又はスパッタ(リング法
)により基板1上に形成し、パターニング・エッチする
ことにより、第7図に示すように第2層アルミニウム配
線5を形成する。この第2Mアルミニウム配線は第8図
に平面図で示すようにスルーホール6を通じて第1層ア
ルミニウム配線3aに接続し、他の第1層アルミニウム
配線3bには交差するように重なり、また、他の第1層
アルミニウム配@3cには重なり合わないものとする。
このあとポリイミド樹脂を全面に塗布し、第2図に示す
ようにプロテクション膜7を形成する。
このプロテクション用のポリイミド樹脂の形成は工程(
2)で述べた場合と同様の工程により行われる。
〔効果〕
以上実施例で説明した本発明によれば、下記の理由下前
記発明の目的が達成できる。
(1)第1層と第2層のアルミニウム配線が層間膜を介
して交差する部分では層間膜であるポリイミド膜4の厚
さはたとえばd4−d2=3.0μml程度と充分に厚
く形成できるため゛J寄生容量によるクロストークや発
振遅延を防止することが出来る。
(2)第1層と第2層のアルミニウム配線が層間膜を介
して交差する部分以外では層間膜の厚さを薄く形成する
ことにより、たとえばスルーホールの形成が容易であり
、又、それにより寄生容量の問題はない。
(3)上記(1)、(2)により、高周波用リニアIC
において、アルミニウム2層配[1)造が可能となると
いう効果を有する。
(4)上記(3)によりICのチップサイズ縮小化(例
えば10〜20%程度の縮小)が可能となる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、第1層配線と第2層配線とが層間絶縁膜を介
して交差する部分でその層間絶縁膜の上に有機樹脂を選
択的に堆積させることにより上記絶縁物の他の部分より
も厚く形成するようにしてもよい。この場合の有機樹脂
は上記層間絶縁膜とはエッチ性において異なる材質のも
のを選ぶか、又は同じ材質を使い、ホトレジストを用い
たりフトオフ法により選択的に堆積させるようにするこ
とができる。
〔利用分野〕
本発明は高周波用リニアIC全般に適用することができ
、たとえばFM9!振回路振子路ビジョン発振回路に応
用して有効である。
又、本発明は2層以上の多層配線構造の場合にも同様に
適用することができる。
【図面の簡単な説明】
第1図は2層配線構造の一例を示す縦断面図である。 第2図は本発明の一実施例を示すものであって。 多層配線構造を有する半導体装置の縦断面図である。 第3図は乃至第7図は本発明の一実施例を示すものであ
って、第2図に示された多層配線構造を有する半導体装
置の製造プロセスの工程断面図である。 第8図は多層配線構造を有する半導体装置の平面図であ
ってそのA−A ’断面に第7図が対応する。 ■・・・シリコン半導体基体、2・・・表面酸化膜、3
a、3b・・・第1層アルミニウム配線、4・・・層間
絶縁膜(ポリイミド樹脂)、5・・・第2層アルミニウ
ム配線、6・・・スルーホール、7・・・プロテクショ
ン(ポリイミド樹脂)。 第  1  図 第  2  図 第  3  図 第  4  図 第  5  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体上に層間絶縁膜を介して上層配線と下層
    配線とが形成された多層配線構造を有する半導体装置で
    あって、上層配線と下層配線とが層間絶縁膜を介して交
    差する部分でその層間絶縁膜が他の部分の層間絶縁膜よ
    りも選択的に厚く形成されていることを特徴とする半導
    体装置。 2、上記層間絶縁膜は有機性樹脂よりなる特許請求の範
    囲第1項に記載の半導体装置。 3、半導体基体上に層間絶縁膜を介して上層配線と下層
    配線とが形成された多層配線構造を有する半導体装置の
    製造方法であって、前記上層配線と下層配線とが交差す
    る部分の層間絶縁膜を選択的に厚く形成する工程を含む
    ことを特徴とする半導体装置の製造方法。 4、上記工程は、上層配線と下層配線とが交差する部分
    の層間絶縁膜を除いて選択的に除去する工程である特許
    請求の範囲第3項記載の半導体装置の製造方法。 5、上記工程上層配線と下層配線とが交差する部分のみ
    に層間絶縁膜を選択的に堆積させる工程である特許請求
    の範囲第3項記載の半導体装置の製造方法。
JP12524484A 1984-06-20 1984-06-20 半導体装置およびその製造方法 Pending JPS615550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12524484A JPS615550A (ja) 1984-06-20 1984-06-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12524484A JPS615550A (ja) 1984-06-20 1984-06-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS615550A true JPS615550A (ja) 1986-01-11

Family

ID=14905341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12524484A Pending JPS615550A (ja) 1984-06-20 1984-06-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS615550A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01193164A (ja) * 1987-12-08 1989-08-03 Fein Verwaltung Gmbh 自動ロック作用をもつ作動スピンドルを具備する可搬形工作機械
JPH036833U (ja) * 1989-06-07 1991-01-23
JP2010271519A (ja) * 2009-05-21 2010-12-02 Ricoh Co Ltd 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01193164A (ja) * 1987-12-08 1989-08-03 Fein Verwaltung Gmbh 自動ロック作用をもつ作動スピンドルを具備する可搬形工作機械
JPH0661694B2 (ja) * 1987-12-08 1994-08-17 ファイン−フェルバルツング ゲゼルシャフト ミット ベシュレンクテル ハフツング 自動ロック作用をもつ作動スピンドルを具備する可搬形工作機械
JPH036833U (ja) * 1989-06-07 1991-01-23
JP2010271519A (ja) * 2009-05-21 2010-12-02 Ricoh Co Ltd 表示装置

Similar Documents

Publication Publication Date Title
JP2964537B2 (ja) 半導体装置およびその製造方法
JPS60224244A (ja) 半導体装置
JPS615550A (ja) 半導体装置およびその製造方法
JPH01150342A (ja) 多層配線構造体及びその製造方法
JPS6255703B2 (ja)
JPH061795B2 (ja) 多層配線構造体
JPS60109248A (ja) 半導体集積回路装置の製造方法
JPH0530068B2 (ja)
JPS61187346A (ja) 絶縁膜構造および半導体装置
JPS6342144A (ja) 多層配線構造体
JPS62154643A (ja) 半導体装置の製造方法
JPH02151052A (ja) 半導体装置の製造方法
JPH0340449A (ja) 集積回路を有する半導体装置
JPS60247947A (ja) 半導体装置の製造方法
JPH02312235A (ja) 半導体装置の製造方法
JPS5917540B2 (ja) 半導体装置の配線形成方法
JPS59117236A (ja) 半導体装置
JPH04118931A (ja) 半導体装置の製造方法
JPS6355784B2 (ja)
JPH08306775A (ja) 半導体装置及びその製造方法
JPS62177943A (ja) 多層配線構造の製造方法
JPH0289318A (ja) 多層配線半導体集積回路装置の製造方法
JPH05152444A (ja) 半導体装置の製造方法
JPH06349828A (ja) 集積回路装置の製造方法
JPS62113446A (ja) 多層配線の形成方法