JP2010271519A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2010271519A
JP2010271519A JP2009122895A JP2009122895A JP2010271519A JP 2010271519 A JP2010271519 A JP 2010271519A JP 2009122895 A JP2009122895 A JP 2009122895A JP 2009122895 A JP2009122895 A JP 2009122895A JP 2010271519 A JP2010271519 A JP 2010271519A
Authority
JP
Japan
Prior art keywords
wiring
display device
spare
display
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009122895A
Other languages
English (en)
Other versions
JP5359547B2 (ja
Inventor
Yasushi Matsuoka
康司 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009122895A priority Critical patent/JP5359547B2/ja
Publication of JP2010271519A publication Critical patent/JP2010271519A/ja
Application granted granted Critical
Publication of JP5359547B2 publication Critical patent/JP5359547B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】クロス容量が小さく、リークの発生が少ないアレイ基板を有する表示品位が高い表示装置を提供すること。
【解決手段】基板と、該基板上にマトリクス状に設けられた複数の走査線及び複数の信号線(1,2)と、前記複数の走査線及び前記複数の信号線(1,2)が交差して区画される複数の画素領域の各々に設けられた複数のスイッチング素子と、前記複数の走査線及び前記複数の信号線並びに前記複数のスイッチング素子の上に設けられている非導電性膜(12)と、前記複数のスイッチング素子の各々により駆動される複数の表示素子と、前記複数の画素領域外に設けられた予備配線(5,6,7)と、を備え、前記非導電性膜(12)は、前記複数の画素領域外(13)において厚さD1の厚膜領域と、厚さD2の薄膜領域と、を有することを特徴とする。但し、D1>D2である。
【選択図】図5

Description

本発明は、テレビジョン、パソコン、携帯端末等のディスプレイに用いられる、液晶、及び有機エレクトロルミネッセンス、並びにその他の表示装置に関するものである。
また本発明は、断線を修正可能な表示品位が高い表示装置に応用可能な修正方法、並びに表示装置の製造方法である。
近年、薄型のテレビジョン(以下、TVと称する。)、パソコン、携帯端末等のディスプレイ等に用いられる表示装置の需要が高まってきている。このディスプレイの中でも、従来のブラウン管型のTVよりも平面状の画面を有するフラットディスプレイ(フラットパネルディスプレイ)と称されるものが注目され開発検討されている。フラットディスプレイとしては様々な種類のものが開発されていているが、特に近年、PDP(plasma display panel)表示装置、液晶表示装置、有機エレクトロルミネッセンス(以下、有機ELと称する。)表示装置等が市場において主流となっていて、盛んに研究開発が行われている。また、上記列挙したものに限らず、その他の方式による表示装置も盛んに研究開発が行われている。
以上のように種々の表示装置(表示方法)があるが、これらの表示装置において画素単位を駆動させるのに、駆動素子として背面板(アレイ基板)を用いることが通例である。特に、背面板にはTFT(薄膜トランジスタ;thin film transistor)を用いる場合が多く、その製法としては、フォトリソグラフィー方式を用いることが多い。
フォトリソグラフィー方式としては、例えば以下の手法が挙げられる。
先ず、走査線(ゲートラインと称することもある。)に使用する導電性膜を蒸着等で形成し、その後にポジレジストを塗布、走査線として残す箇所以外をステッパー露光方式やプロキシミティ露光方式、密着露光方式等の各種露光方式にて露光する。尚、露光の際にはフォトマスクをレジストと密着させることによる歩留まり低下が懸念されるので、ステッパー露光方式を用いることが多いが、特に最近では各種方式が出ているので大型化に対応して、ステッパー露光の原理でスキャン露光という方式も採用されているがこれに限られるものではない。
さらにその後、現像液を支持基板に供給し、露光されている部分のポジレジストのみを取り除く。しかる後にウェットエッチングやドライエッチング等を用いてポジレジストが無い部分の走査線材料を取り除き、さらに各種剥離液を用いて残留しているポジレジストやその他の異物等を取り除く事により走査線が形成される。
そして走査線形成の後に、CVD(chemical vapour deposition)装置と、走査線と同様な塗布、露光、現像、エッチング、剥離というプロセスを用いて走査線絶縁膜・アモルファス等のSi膜・窒化Si系の膜を成膜する。その後、信号線(ソースラインと称することもある。)を蒸着し、走査線と同様な塗布、露光、現像、エッチング、剥離というプロセスを用いて信号線を形成する。また、信号線と同時にデータ線(ドレインと称することもある。)を形成することが通例である。
尚、上述したのは駆動素子(スイッチング素子)の半導体層としてシリコン膜を用いる無機系薄膜トランジスタの場合である。一方、シリコン膜に代え有機半導体膜を半導体層に用いる有機薄膜系トランジスタ(以下、有機トランジスタとも称する。)の場合はCVD等でアモルファスシリコン等は形成しない。この場合、CVD等により成膜するのは走査線絶縁膜のみにして、走査線上の信号線・ドレイン間の上に有機半導体膜材料を印刷やフォトリソグラフィー等で形成する場合もある。
その後、駆動素子(スイッチング素子)が表示素子を駆動するための画素電極と、画素電極をドレイン電極と接続するドレイン配線とを形成する。液晶表示素子を用いる場合、画素電極とドレイン配線とを同時に形成することもある。一般に、トランジスタのソース電極とドレイン電極には高導電性の同一の材料が用いられる。また、画素電極には、光透過性が求められるため、透明電極材料が用いられる。ここで、透明電極材料は高導電性を有していないため、トランジスタを含むドレイン電極には、画素電極に用いられる透明電極材料とは別の材料が用いられる。液晶に限らず、反射型の表示装置であれば、信号線、ドレイン電極及び画素電極に高導電性の同一の材料を用いることができるため、画素電極もドレイン電極や信号線と同時に形成する場合もある。しかしながら、透過型の表示装置においては、近年高開口率化が必要とされているため、画素電極として、ドレイン電極と異なる透明電極材料を用いることが多い。従って、ドレイン電極と画素電極との間に透過性の高い非導電膜(絶縁膜)を形成し、非導電膜(絶縁膜)に、画素電極とドレイン電極とを接続するドレイン配線が形成される穴(開口部)が形成されるアレイ基板の構造及び製造方法が用いられている。液晶表示素子のみならず、有機EL表示素子等においても、背面板であるアレイ基板の製造工程においては、ほぼ同様の製造方法が実施されている。更に、ポリシリコンがスイッチング素子(トランジスタ)の半導体層に適用されている場合もある。
上記のような多層プロセスを実施する中、大面積化や高密度化が市場から要求され、配線同士の、断線、リークによる不良が歩留まり低下の一つであることから、これをそのまま不良基板にせずに、断線不良、リーク不良の修正を行う手法が各種提案されている。
例えば、特許文献1に開示されているように、断線不良が発生している箇所にレーザ光を照射し、断線不良箇所を溶融接続する技術がある。現在、このレーザCVD法が設備的にかなり高額ということもあり、液を吐出等(例えばマイクロディスペンサー等により配線描画、又はインクジェット等により描画)することによる描画等による手法で配線を形成する等も報告されている。
しかしながら、これらの技術だけでは、配線修復ができない、或いは後で断線が発覚する等が有り、完全ではない。
それに対して、アクティブエリア内での修正で不充分な部分に関して、アクティブエリア外での配線引き回し(予備配線という)により入力側からの信号を入力するという手法が、特許文献2において提案されている。
この特許文献2に記載の技術について図1および図2を用いてさらに詳細に説明する。
アクティブマトリクスエリア3内にあるスイッチング素子(図にはTFTを例としているがそれに類する方法)を各種方法(例えばフォトリソグラフィー、インクジェット、印刷等)を用いて積層する事により形成していて、電極として今回はゲート2、ソース1の配線がアクティブマトリクスエリア3並びに入力及び非入力側に延長されている。
アクティブマトリクスエリア3内に、断線不良が発生した4aや4bに対して図1及び図2で示す形状を持つことで修正ができる構造を事前に形成する、つまり(予備)配線5及び(予備)配線6をアクティブマトリクス3内にある、配線2と同時形成しておき、(予備)配線7をアクティブマトリクス3内にある、配線1と同時に形成しておく。尚、その際に配線5と配線7が接続できるようにポイント9では、図2の絶縁膜11が無い形状として形成される。また同様に配線6と配線7が接続できるようにポイント8でも、図2の絶縁膜11が無い形状として形成される。
そして不良が発生した箇所4aや4bの場所にて、電極を支持基板の表側若しくは裏側から、レーザを当てて溶融させることにより、電気的接続を行なう、例えば4a箇所であれば5ax及び6ax箇所にレーザ溶融を行なう。4b箇所の修正であれば、5by及び6by箇所にレーザ溶融を行なう事により、1xや1yの入力側からの信号を非入力側に回り込ませることで断線不良を修正することを目的とされている。
しかしながら、特許文献2に記載される方法では、事前に予備配線を信号線又は走査線と交差するように配線しておき、予備配線と信号線又は走査線と交差する交差部分(クロス部分)を溶融接続し、断線箇所が発生した場合の修正に用いているが、この交差部分(クロス部分)であって修正に用いられていない部分が、リークを発生させる、交差容量(クロス容量)を増大させるという問題があった。特に、表示装置が高精細化されることに伴って、断線箇所及びリーク箇所が増大し、予備配線を設ける本数も増大する。その結果、クロス容量が更に増大するという問題があった。
本発明は、上記の点に鑑みてなされたものであり、クロス容量が小さく、リークの発生が少ないアレイ基板を有する表示品位が高い表示装置を提供することを目的とする。
上記課題を解決するために本発明に係る表示装置は、具体的には下記(1)〜(9)に記載の技術的特徴を有する。
(1):基板と、該基板上にマトリクス状に設けられた複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線が交差して区画される複数の画素領域の各々に設けられた複数のスイッチング素子と、前記複数の走査線及び前記複数の信号線並びに前記複数のスイッチング素子の上に設けられている非導電性膜と、前記複数のスイッチング素子の各々により駆動される複数の表示素子と、前記複数の画素領域外に設けられた予備配線と、を備え、前記非導電性膜は、前記複数の画素領域外において厚さD1の厚膜領域と、厚さD2の薄膜領域と、を有することを特徴とする表示装置である。但し、D1>D2である。
(2):前記予備配線は、前記厚膜領域に長く延伸されてなり、さらに当該厚膜領域上に配置されてなる予備配線が前記薄膜領域に分岐延伸されてなることを特徴とする上記(1)に記載の表示装置である。
(3):前記予備配線は、前記複数の走査線あるいは前記複数の信号線に対して一方向に分岐延伸されてなることを特徴とする上記(2)に記載の表示装置である。
(4):前記予備配線は複数本からなり、複数の予備配線のうち、互いに隣接する予備配線は、一方の予備配線における分岐延伸された部位が他方の予備配線に対向する場合、当該他方の予備配線は切り欠きを有することを特徴とする上記(2)または(3)に記載の表示装置である。
(5):前記予備配線の分岐延伸された部位が半田ごてまたはスポット赤色レーザの加熱により前記走査線または前記信号線に接続されることにより、接続不良を修正することを特徴とする上記(2)乃至(4)のいずれか1項に記載の表示装置である。
(6):前記予備配線の分岐延伸された部位に熱を加えることにより、前記薄膜領域に形成されたテーパを利用して、当該テーパ下部の走査線または信号線に当該予備配線が接続されてなることを特徴とする上記(2)乃至(5)のいずれか1項に記載の表示装置である。
(7):前記予備配線の分岐延伸された部位に熱を加えることにより、当該部位の下部の前記非導電性膜の薄膜領域を溶かし、さらに当該薄膜領域の下部の信号線または走査線に当該予備配線が接続されてなることを特徴とする上記(2)乃至(5)のいずれか1項に記載の表示装置である。
(8):前記表示素子は、液晶または有機エレクトロルミネッセンスであることを特徴とする上記(2)乃至(7)のいずれか1項に記載の表示装置である。
(9):上記(1)乃至(8)のいずれか1項に記載の表示装置の製造方法である。
本発明によれば、クロス容量が小さく、リークの発生が少ないアレイ基板を有し、表示品位が高い表示装置を提供することができる。
従来の表示装置の構成を示す概略図である。 図1に示す従来の表示装置の修正方法を説明するための説明図である。 本発明に係る表示装置の第1の実施の形態における構成を示す概略図である。 図3に示す第1の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 図3に示す第1の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第2の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第2の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第3の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第3の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第4の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第4の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第5の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第5の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第6の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第6の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第7の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第7の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第8の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第8の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第9の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第9の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置の第10の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置の第10の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置のその他の実施の形態1における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置のその他の実施の形態1における表示装置の修正方法を説明するための修正後の構成を示す概略図である。 本発明に係る表示装置のその他の実施の形態2における表示装置の修正方法を説明するための修正前の構成を示す概略図である。 本発明に係る表示装置のその他の実施の形態2における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
本発明に係る表示装置は、基板と、該基板上にマトリクス状に設けられた複数の走査線及び複数の信号線(1,2)と、前記複数の走査線及び前記複数の信号線(1,2)が交差して区画される複数の画素領域の各々に設けられた複数のスイッチング素子と、前記複数の走査線及び前記複数の信号線並びに前記複数のスイッチング素子の上に設けられている非導電性膜(12)と、前記複数のスイッチング素子の各々により駆動される複数の表示素子と、前記複数の画素領域外に設けられた予備配線(5,6,7)と、を備え、前記非導電性膜(12)は、前記複数の画素領域外(13)において厚さD1の厚膜領域と、厚さD2の薄膜領域と、を有することを特徴とする。但し、D1>D2である。
以下に、本発明に係る表示装置の一実施の形態における構成について図面を参照して説明する。
尚、以下に述べる実施の形態は、本発明の好適な実施の形態であるから技術的に好ましい種々の限定が付されているが、本発明の範囲は以下の説明において本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
(第1の実施の形態)
図3は、本発明に係る表示装置の第1の実施の形態における構成を示す概略図である。
また図4は、図3に示す第1の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
さらに図5は、図3に示す第1の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
ここで、図4及び図5において示される断面1は、平面における21a−21b断面であり、断面2は平面における21c−21d断面である。(また、これ以降に示す図において同様である。)
アクティブマトリクスエリア3内に、断線不良が発生した4aや4bに対して図3及び図4で示す形状を持つ事で修正ができる構造を事前に形成する。つまり配線(予備配線)5及び配線(予備配線)6はアクティブマトリクス3内にある、配線2とは同時には形成しない。また配線(予備配線)7に関してはアクティブマトリクス3内にある、配線1と同時に形成しておいても良いが、その場合絶縁膜(予備配線)12はポイント8及びポイント9では無い状態である(予備配線同士が導通された状態である)。またこれに対して、配線7が配線1と同時形成しない場合、配線5と同時形成するのが好ましい。その場合にはポイント8及びポイント9での絶縁膜12の有無は特に規定されるものではない。
次に、事前に配線された形状に対して配線(予備配線)5及び絶縁膜(非導電性膜)12のあり方を下記に示す。
支持基板(基板)上に絶縁膜11(無くても可)があり、その上層に配線(信号線または走査線)1,2がパターンニングされており、その上層を覆うように絶縁膜(非導電性膜)12がパターンニングされる。アクティブマトリクスエリア3の外側に配線(予備配線)5が上記絶縁膜12上にパターニングされるが、配線1上に配線1と同じ方向に距離T及び角度Rをもって分岐延伸されるパターンを持っており、その上層に保護膜等が設置されていても良い。絶縁膜12は分岐延伸されている部分以外の箇所は厚みD1(厚膜領域)、分岐延伸されている先端を厚みD2(薄膜領域)であることを特徴とする。尚、配線1上において分岐延伸されている部分同士は、図示のとおり、互いに反対方向に向いて形成されてなる。
また、配線1,2で区画された複数の画素領域には、それぞれ複数のスイッチング素子が設けられていて、さらに該スイッチング素子により駆動される不図示の表示素子が設けられている。
その際T>2μm、10°<R<170°、D1>1μm、D1−D2>0.5μm、D2>0であることを特徴とする。ここで、Rとは、予備配線5又は予備配線6から、配線1方向にそれぞれ延長される配線と予備配線5又は予備配線6とがおりなす角度である。
また、予備配線6、予備配線7も、予備配線5と同様に作成されてなる。
図4における修正すべき配線1x或いは1yにおいて、5ax及び5ay又は6ax及び6byのポイントにおいて、絶縁膜12の膜厚が元々下がっているポイント(薄膜領域)にスポット熱溶融(微細半田ごてや赤色レーザ等にて予備配線5と絶縁膜12を溶融)することにより、予備配線5を配線1と接続することで、配線1の断線を周辺パターンを経由して、断線ポイントを除き電気信号を非入力側からも入力できるようにするものである。
(第2の実施の形態)
図6は、第2の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図7は、第2の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第2の実施の形態は、配線1上において分岐延伸されてなる部分同士は、図示のとおり、互いに同一方向に向いて形成されてなる点において第1の実施の形態と相違していて、これ以外の点においては第1の実施の形態と同一である。
また、第2の実施の形態における修正方法は、第1の実施の形態と同一である。
(第3の実施の形態)
図8は、第3の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図9は、第3の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第3の実施の形態は、配線1上において分岐延伸されてなる部分に隣接する予備配線5は、同一方向に向いて形成されてなることによるリークの発生を懸念し、略四角形状に切り欠きが設けている点において第2の実施の形態と相違していて、これ以外の点においては第2の実施の形態と同一である。
また、第3の実施の形態における修正方法は、第2の実施の形態と同一である。
(第4の実施の形態)
図10は、第4の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図11は、第4の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第4の実施の形態は、略円形状に切り欠きが設けている点において第3の実施の形態と相違していて、これ以外の点においては第3の実施の形態と同一である。
また、第4の実施の形態における修正方法は、第3の実施の形態と同一である。
(第5の実施の形態)
図12は、第5の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図13は、第5の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第5の実施の形態は、略三角形状に切り欠きが設けている点において第3の実施の形態と相違していて、これ以外の点においては第3の実施の形態と同一である。
また、第5の実施の形態における修正方法は、第3の実施の形態と同一である。
(第6の実施の形態)
図14は、第6の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図15は、第6の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第6の実施の形態は、第1の実施の形態における配線(予備配線)5の配設位置とは異なり、配線1上ではない箇所に、配線1と同じ方向に距離T及び角度Rをもって分岐延伸される点において第1の実施の形態と相違していて、これ以外の点においては第1の実施の形態と同一である。
また、第6の実施の形態における修正方法は、第1の実施の形態と同一である。より詳しくは、図15における修正すべき配線1x或いは1yにおいて、5ax及び5ay又は6ax及び6byのポイントにおいて、絶縁膜12の膜厚が元々下がっているポイント(薄膜領域)にスポット熱溶融(微細半田ごてや赤色レーザ等にて予備配線5と絶縁膜12を溶融)することにより、予備配線5を配線1と接続することで、配線1の断線を周辺パターンを経由して、断線ポイントを除き電気信号を非入力側からも入力できるようにするものである。この熱溶融の際、テーパ状に形成された非導電性膜12の凹みに溶融した予備配線の成分が流入することで、予備配線5と配線1とが接続される。
(第7の実施の形態)
図16は、第7の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図17は、第7の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第7の実施の形態は、配線1上において分岐延伸されてなる部分同士は、図示のとおり、互いに同一方向に向いて形成されてなる点において第6の実施の形態と相違していて、これ以外の点においては第6の実施の形態と同一である。
また、第7の実施の形態における修正方法は、第6の実施の形態と同一である。
(第8の実施の形態)
図18は、第8の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図19は、第8の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第8の実施の形態は、配線1上において分岐延伸されてなる部分に隣接する予備配線5は、同一方向に向いて形成されてなることによるリークの発生を懸念し、略四角形状に切り欠きが設けている点において第7の実施の形態と相違していて、これ以外の点においては第7の実施の形態と同一である。
また、第8の実施の形態における修正方法は、第7の実施の形態と同一である。
(第9の実施の形態)
図20は、第9の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図21は、第9の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第9の実施の形態は、略円形状に切り欠きが設けている点において第8の実施の形態と相違していて、これ以外の点においては第8の実施の形態と同一である。
また、第9の実施の形態における修正方法は、第8の実施の形態と同一である。
(第10の実施の形態)
図22は、第10の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図23は、第10の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第10の実施の形態は、略三角形状に切り欠きが設けている点において第8の実施の形態と相違していて、これ以外の点においては第8の実施の形態と同一である。
また、第10の実施の形態における修正方法は、第8の実施の形態と同一である。
尚、以上説明した図8〜図13、図18〜図23における、予備配線5の切り欠きに関しては、上述の形状に留まらず、六角形や八角形・・・等の形状でも良いし、また、それらと略円を含めて合体した形状でも良いし、またそれらの形状のトリミングしたものでも良い。
また、以上説明した図4〜図23における、配線5から分岐延伸される部分の形状に関しては、略線だけでなく、略円でも良い。また、略線と略円を組み合わせたものでも良い。また略線と略線を組み合わせたものでも良い。また略円と略円を組み合わせたものでも良い。それらは更に角度が途中から変わっても良い。
(その他の実施の形態1)
例えば図14の配線5の分岐延伸部を途中で曲げたものを図24に記載する。しかしながら、これは一例であり、前述の通り各種組み合わせてよい。
さらに、図24に代表される配線を修正する場合を図25に示す。
(その他の実施の形態2)
また特に、図14〜図23において、断面2で示される絶縁膜12が全て薄くなっていなくても良い、例えば図14の絶縁膜12を変更したものを図26に記載する。この場合、D1=D2あるいはD1<D2となっていても良い。但し、局部的にはD1>D2となる。
さらに、図26に代表される配線を修正する場合を図27に示す。
またさらに、上記第1乃至10の実施の形態と、その他の実施の形態1,2が混在した構成例であっても良い。
尚、赤色レーザや半田コテ等による電極の熱による溶融に関しては、形状を保持するような例えばITO等の無機材料だと、熱ダレ等は発生しない。同様にCVD等で形成するような絶縁膜に関しても、熱ダレは発生しづらい。今回記載した熱ダレがおこる材料として、有機材料の電極や有機材料の絶縁膜にて形成されるものに限定される。
例えば、予備配線5の場合、銀ペースト、金ペースト、銅ペースト、ナノ銀等、ナノ金、ナノ銅等が考えられる。
例えば、絶縁膜12の場合、樹脂成分を含んだ材料が好ましい。例えばアクリル系やポリイミド系やエポキシ系等、その他樹脂が考えられる。但し上述の予備配線5と一緒に熱崩れする材料でなければ、電極1とは繋がらない。
また、今回、予備配線5が最上層となる構成であるが、中間層に設けられていても良く、最下層に設けられていても良い。
本発明を利用可能な分野として、先述している通り、液晶表示装置(例えば携帯端末やTVやPCに用いるモニタ等)や、有機EL(例えば携帯端末やTVやPCに用いるモニタ等)や、PDP(TVやPCに用いるモニタ等)や、昨今各社研究が盛んな有機半導体(有機半導体を用いた携帯端末や大型化した場合のTVやPC等)や、電子ペーパー等も挙げられ、各種表示装置(表示媒体)に適用可能と考える。
1、1x、1y 信号線
2 走査線
3 表示領域(アクティブマトリクス領域)
4a、4b 断線箇所
5ax、5by、6ax、6by 修正箇所
5,6,7 予備配線
12 非導電性膜
13 アクティブマトリクス領域外
特開2004−198718号公報 特開平05−127191号公報

Claims (9)

  1. 基板と、該基板上にマトリクス状に設けられた複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線が交差して区画される複数の画素領域の各々に設けられた複数のスイッチング素子と、前記複数の走査線及び前記複数の信号線並びに前記複数のスイッチング素子の上に設けられている非導電性膜と、前記複数のスイッチング素子の各々により駆動される複数の表示素子と、前記複数の画素領域外に設けられた予備配線と、を備え、
    前記非導電性膜は、前記複数の画素領域外において厚さD1の厚膜領域と、厚さD2の薄膜領域と、を有することを特徴とする表示装置。
    但し、D1>D2である。
  2. 前記予備配線は、前記厚膜領域に長く延伸されてなり、さらに当該厚膜領域上に配置されてなる予備配線が前記薄膜領域に分岐延伸されてなることを特徴とする請求項1に記載の表示装置。
  3. 前記予備配線は、前記複数の走査線あるいは前記複数の信号線に対して一方向に分岐延伸されてなることを特徴とする請求項2に記載の表示装置。
  4. 前記予備配線は複数本からなり、
    複数の予備配線のうち、互いに隣接する予備配線は、一方の予備配線における分岐延伸された部位が他方の予備配線に対向する場合、当該他方の予備配線は切り欠きを有することを特徴とする請求項2または3に記載の表示装置。
  5. 前記予備配線の分岐延伸された部位が半田ごてまたはスポット赤色レーザの加熱により前記走査線または前記信号線に接続されることにより、接続不良を修正することを特徴とする請求項2乃至4のいずれか1項に記載の表示装置。
  6. 前記予備配線の分岐延伸された部位に熱を加えることにより、前記薄膜領域に形成されたテーパを利用して、当該テーパ下部の走査線または信号線に当該予備配線が接続されてなることを特徴とする請求項2乃至5のいずれか1項に記載の表示装置。
  7. 前記予備配線の分岐延伸された部位に熱を加えることにより、当該部位の下部の前記非導電性膜の薄膜領域を溶かし、さらに当該薄膜領域の下部の信号線または走査線に当該予備配線が接続されてなることを特徴とする請求項2乃至5のいずれか1項に記載の表示装置。
  8. 前記表示素子は、液晶または有機エレクトロルミネッセンスであることを特徴とする請求項2乃至7のいずれか1項に記載の表示装置。
  9. 請求項1至8のいずれか1項に記載の表示装置の製造方法。
JP2009122895A 2009-05-21 2009-05-21 表示装置 Expired - Fee Related JP5359547B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009122895A JP5359547B2 (ja) 2009-05-21 2009-05-21 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009122895A JP5359547B2 (ja) 2009-05-21 2009-05-21 表示装置

Publications (2)

Publication Number Publication Date
JP2010271519A true JP2010271519A (ja) 2010-12-02
JP5359547B2 JP5359547B2 (ja) 2013-12-04

Family

ID=43419587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009122895A Expired - Fee Related JP5359547B2 (ja) 2009-05-21 2009-05-21 表示装置

Country Status (1)

Country Link
JP (1) JP5359547B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186929A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置およびその欠陥画素修復方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615550A (ja) * 1984-06-20 1986-01-11 Hitachi Micro Comput Eng Ltd 半導体装置およびその製造方法
JPS63255941A (ja) * 1987-04-13 1988-10-24 Nec Corp 半導体集積回路
JPH02156227A (ja) * 1988-12-07 1990-06-15 Sharp Corp アクティブマトリクス表示装置の表示電極基板
JPH06186591A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 液晶表示デバイス
JP2006011162A (ja) * 2004-06-28 2006-01-12 Nec Lcd Technologies Ltd 液晶表示装置用基板及び該基板の補修方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615550A (ja) * 1984-06-20 1986-01-11 Hitachi Micro Comput Eng Ltd 半導体装置およびその製造方法
JPS63255941A (ja) * 1987-04-13 1988-10-24 Nec Corp 半導体集積回路
JPH02156227A (ja) * 1988-12-07 1990-06-15 Sharp Corp アクティブマトリクス表示装置の表示電極基板
JPH06186591A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 液晶表示デバイス
JP2006011162A (ja) * 2004-06-28 2006-01-12 Nec Lcd Technologies Ltd 液晶表示装置用基板及び該基板の補修方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186929A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置およびその欠陥画素修復方法

Also Published As

Publication number Publication date
JP5359547B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5293267B2 (ja) 表示装置
JP5367951B2 (ja) 表示装置及び信号ラインのリペア方法
US7777855B2 (en) Thin film transistor substrate having gate shorting line and gate shorting bar connection and fabricating method thereof
JP6734396B2 (ja) Tft基板の断線修復方法
JP5535530B2 (ja) アレイ基板及びアレイ基板の断線修復方法
US7394518B2 (en) Process and structure for repairing defect of liquid crystal display
US7027043B2 (en) Wiring substrate connected structure, and display device
JP2004054069A (ja) 表示装置及び表示装置の断線修復方法
JP2007052128A (ja) 液晶表示素子
US7253851B2 (en) Pixel and method for pixel repair
JP2008010815A (ja) 液晶表示装置の自動修復構造
JP2008070874A (ja) 可撓性表示装置の製造装置及び製造方法
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
WO2019037298A1 (zh) 一种有源矩阵衬底的修正方法及显示装置的制造方法
WO2019037297A1 (zh) 一种有源矩阵衬底及显示装置
JP2005084180A (ja) 画素の大型化に対応したips液晶ディスプレイ
TWI387810B (zh) 液晶顯示器修補結構與方法
WO2019037293A1 (zh) 一种有源矩阵衬底的修正方法及显示装置的制造方法
JP5359547B2 (ja) 表示装置
US7532302B2 (en) Method of repairing gate line on TFT array substrate
US20170213852A1 (en) Array substrate and method for manufacturing the same, display panel and display device
JP2010156867A (ja) 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法
JP2009151098A (ja) 平面表示装置、アレイ基板及びその製造方法
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR101232138B1 (ko) 액정표시소자 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R151 Written notification of patent or utility model registration

Ref document number: 5359547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees