JP2010271519A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2010271519A JP2010271519A JP2009122895A JP2009122895A JP2010271519A JP 2010271519 A JP2010271519 A JP 2010271519A JP 2009122895 A JP2009122895 A JP 2009122895A JP 2009122895 A JP2009122895 A JP 2009122895A JP 2010271519 A JP2010271519 A JP 2010271519A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- display device
- spare
- display
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010408 film Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000011159 matrix material Substances 0.000 claims abstract description 15
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 5
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims 1
- 238000012937 correction Methods 0.000 description 86
- 238000000034 method Methods 0.000 description 79
- 238000010586 diagram Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 238000002844 melting Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】基板と、該基板上にマトリクス状に設けられた複数の走査線及び複数の信号線(1,2)と、前記複数の走査線及び前記複数の信号線(1,2)が交差して区画される複数の画素領域の各々に設けられた複数のスイッチング素子と、前記複数の走査線及び前記複数の信号線並びに前記複数のスイッチング素子の上に設けられている非導電性膜(12)と、前記複数のスイッチング素子の各々により駆動される複数の表示素子と、前記複数の画素領域外に設けられた予備配線(5,6,7)と、を備え、前記非導電性膜(12)は、前記複数の画素領域外(13)において厚さD1の厚膜領域と、厚さD2の薄膜領域と、を有することを特徴とする。但し、D1>D2である。
【選択図】図5
Description
また本発明は、断線を修正可能な表示品位が高い表示装置に応用可能な修正方法、並びに表示装置の製造方法である。
先ず、走査線(ゲートラインと称することもある。)に使用する導電性膜を蒸着等で形成し、その後にポジレジストを塗布、走査線として残す箇所以外をステッパー露光方式やプロキシミティ露光方式、密着露光方式等の各種露光方式にて露光する。尚、露光の際にはフォトマスクをレジストと密着させることによる歩留まり低下が懸念されるので、ステッパー露光方式を用いることが多いが、特に最近では各種方式が出ているので大型化に対応して、ステッパー露光の原理でスキャン露光という方式も採用されているがこれに限られるものではない。
さらにその後、現像液を支持基板に供給し、露光されている部分のポジレジストのみを取り除く。しかる後にウェットエッチングやドライエッチング等を用いてポジレジストが無い部分の走査線材料を取り除き、さらに各種剥離液を用いて残留しているポジレジストやその他の異物等を取り除く事により走査線が形成される。
そして走査線形成の後に、CVD(chemical vapour deposition)装置と、走査線と同様な塗布、露光、現像、エッチング、剥離というプロセスを用いて走査線絶縁膜・アモルファス等のSi膜・窒化Si系の膜を成膜する。その後、信号線(ソースラインと称することもある。)を蒸着し、走査線と同様な塗布、露光、現像、エッチング、剥離というプロセスを用いて信号線を形成する。また、信号線と同時にデータ線(ドレインと称することもある。)を形成することが通例である。
尚、上述したのは駆動素子(スイッチング素子)の半導体層としてシリコン膜を用いる無機系薄膜トランジスタの場合である。一方、シリコン膜に代え有機半導体膜を半導体層に用いる有機薄膜系トランジスタ(以下、有機トランジスタとも称する。)の場合はCVD等でアモルファスシリコン等は形成しない。この場合、CVD等により成膜するのは走査線絶縁膜のみにして、走査線上の信号線・ドレイン間の上に有機半導体膜材料を印刷やフォトリソグラフィー等で形成する場合もある。
例えば、特許文献1に開示されているように、断線不良が発生している箇所にレーザ光を照射し、断線不良箇所を溶融接続する技術がある。現在、このレーザCVD法が設備的にかなり高額ということもあり、液を吐出等(例えばマイクロディスペンサー等により配線描画、又はインクジェット等により描画)することによる描画等による手法で配線を形成する等も報告されている。
しかしながら、これらの技術だけでは、配線修復ができない、或いは後で断線が発覚する等が有り、完全ではない。
アクティブマトリクスエリア3内にあるスイッチング素子(図にはTFTを例としているがそれに類する方法)を各種方法(例えばフォトリソグラフィー、インクジェット、印刷等)を用いて積層する事により形成していて、電極として今回はゲート2、ソース1の配線がアクティブマトリクスエリア3並びに入力及び非入力側に延長されている。
アクティブマトリクスエリア3内に、断線不良が発生した4aや4bに対して図1及び図2で示す形状を持つことで修正ができる構造を事前に形成する、つまり(予備)配線5及び(予備)配線6をアクティブマトリクス3内にある、配線2と同時形成しておき、(予備)配線7をアクティブマトリクス3内にある、配線1と同時に形成しておく。尚、その際に配線5と配線7が接続できるようにポイント9では、図2の絶縁膜11が無い形状として形成される。また同様に配線6と配線7が接続できるようにポイント8でも、図2の絶縁膜11が無い形状として形成される。
そして不良が発生した箇所4aや4bの場所にて、電極を支持基板の表側若しくは裏側から、レーザを当てて溶融させることにより、電気的接続を行なう、例えば4a箇所であれば5ax及び6ax箇所にレーザ溶融を行なう。4b箇所の修正であれば、5by及び6by箇所にレーザ溶融を行なう事により、1xや1yの入力側からの信号を非入力側に回り込ませることで断線不良を修正することを目的とされている。
(1):基板と、該基板上にマトリクス状に設けられた複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線が交差して区画される複数の画素領域の各々に設けられた複数のスイッチング素子と、前記複数の走査線及び前記複数の信号線並びに前記複数のスイッチング素子の上に設けられている非導電性膜と、前記複数のスイッチング素子の各々により駆動される複数の表示素子と、前記複数の画素領域外に設けられた予備配線と、を備え、前記非導電性膜は、前記複数の画素領域外において厚さD1の厚膜領域と、厚さD2の薄膜領域と、を有することを特徴とする表示装置である。但し、D1>D2である。
尚、以下に述べる実施の形態は、本発明の好適な実施の形態であるから技術的に好ましい種々の限定が付されているが、本発明の範囲は以下の説明において本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
図3は、本発明に係る表示装置の第1の実施の形態における構成を示す概略図である。
また図4は、図3に示す第1の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
さらに図5は、図3に示す第1の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
ここで、図4及び図5において示される断面1は、平面における21a−21b断面であり、断面2は平面における21c−21d断面である。(また、これ以降に示す図において同様である。)
支持基板(基板)上に絶縁膜11(無くても可)があり、その上層に配線(信号線または走査線)1,2がパターンニングされており、その上層を覆うように絶縁膜(非導電性膜)12がパターンニングされる。アクティブマトリクスエリア3の外側に配線(予備配線)5が上記絶縁膜12上にパターニングされるが、配線1上に配線1と同じ方向に距離T及び角度Rをもって分岐延伸されるパターンを持っており、その上層に保護膜等が設置されていても良い。絶縁膜12は分岐延伸されている部分以外の箇所は厚みD1(厚膜領域)、分岐延伸されている先端を厚みD2(薄膜領域)であることを特徴とする。尚、配線1上において分岐延伸されている部分同士は、図示のとおり、互いに反対方向に向いて形成されてなる。
また、配線1,2で区画された複数の画素領域には、それぞれ複数のスイッチング素子が設けられていて、さらに該スイッチング素子により駆動される不図示の表示素子が設けられている。
その際T>2μm、10°<R<170°、D1>1μm、D1−D2>0.5μm、D2>0であることを特徴とする。ここで、Rとは、予備配線5又は予備配線6から、配線1方向にそれぞれ延長される配線と予備配線5又は予備配線6とがおりなす角度である。
また、予備配線6、予備配線7も、予備配線5と同様に作成されてなる。
図6は、第2の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図7は、第2の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第2の実施の形態は、配線1上において分岐延伸されてなる部分同士は、図示のとおり、互いに同一方向に向いて形成されてなる点において第1の実施の形態と相違していて、これ以外の点においては第1の実施の形態と同一である。
また、第2の実施の形態における修正方法は、第1の実施の形態と同一である。
図8は、第3の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図9は、第3の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第3の実施の形態は、配線1上において分岐延伸されてなる部分に隣接する予備配線5は、同一方向に向いて形成されてなることによるリークの発生を懸念し、略四角形状に切り欠きが設けている点において第2の実施の形態と相違していて、これ以外の点においては第2の実施の形態と同一である。
また、第3の実施の形態における修正方法は、第2の実施の形態と同一である。
図10は、第4の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図11は、第4の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第4の実施の形態は、略円形状に切り欠きが設けている点において第3の実施の形態と相違していて、これ以外の点においては第3の実施の形態と同一である。
また、第4の実施の形態における修正方法は、第3の実施の形態と同一である。
図12は、第5の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図13は、第5の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第5の実施の形態は、略三角形状に切り欠きが設けている点において第3の実施の形態と相違していて、これ以外の点においては第3の実施の形態と同一である。
また、第5の実施の形態における修正方法は、第3の実施の形態と同一である。
図14は、第6の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図15は、第6の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第6の実施の形態は、第1の実施の形態における配線(予備配線)5の配設位置とは異なり、配線1上ではない箇所に、配線1と同じ方向に距離T及び角度Rをもって分岐延伸される点において第1の実施の形態と相違していて、これ以外の点においては第1の実施の形態と同一である。
図16は、第7の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図17は、第7の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第7の実施の形態は、配線1上において分岐延伸されてなる部分同士は、図示のとおり、互いに同一方向に向いて形成されてなる点において第6の実施の形態と相違していて、これ以外の点においては第6の実施の形態と同一である。
また、第7の実施の形態における修正方法は、第6の実施の形態と同一である。
図18は、第8の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図19は、第8の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第8の実施の形態は、配線1上において分岐延伸されてなる部分に隣接する予備配線5は、同一方向に向いて形成されてなることによるリークの発生を懸念し、略四角形状に切り欠きが設けている点において第7の実施の形態と相違していて、これ以外の点においては第7の実施の形態と同一である。
また、第8の実施の形態における修正方法は、第7の実施の形態と同一である。
図20は、第9の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図21は、第9の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第9の実施の形態は、略円形状に切り欠きが設けている点において第8の実施の形態と相違していて、これ以外の点においては第8の実施の形態と同一である。
また、第9の実施の形態における修正方法は、第8の実施の形態と同一である。
図22は、第10の実施の形態における表示装置の修正方法を説明するための修正前の構成を示す概略図である。
また図23は、第10の実施の形態における表示装置の修正方法を説明するための修正後の構成を示す概略図である。
第10の実施の形態は、略三角形状に切り欠きが設けている点において第8の実施の形態と相違していて、これ以外の点においては第8の実施の形態と同一である。
また、第10の実施の形態における修正方法は、第8の実施の形態と同一である。
例えば図14の配線5の分岐延伸部を途中で曲げたものを図24に記載する。しかしながら、これは一例であり、前述の通り各種組み合わせてよい。
さらに、図24に代表される配線を修正する場合を図25に示す。
また特に、図14〜図23において、断面2で示される絶縁膜12が全て薄くなっていなくても良い、例えば図14の絶縁膜12を変更したものを図26に記載する。この場合、D1=D2あるいはD1<D2となっていても良い。但し、局部的にはD1>D2となる。
さらに、図26に代表される配線を修正する場合を図27に示す。
2 走査線
3 表示領域(アクティブマトリクス領域)
4a、4b 断線箇所
5ax、5by、6ax、6by 修正箇所
5,6,7 予備配線
12 非導電性膜
13 アクティブマトリクス領域外
Claims (9)
- 基板と、該基板上にマトリクス状に設けられた複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線が交差して区画される複数の画素領域の各々に設けられた複数のスイッチング素子と、前記複数の走査線及び前記複数の信号線並びに前記複数のスイッチング素子の上に設けられている非導電性膜と、前記複数のスイッチング素子の各々により駆動される複数の表示素子と、前記複数の画素領域外に設けられた予備配線と、を備え、
前記非導電性膜は、前記複数の画素領域外において厚さD1の厚膜領域と、厚さD2の薄膜領域と、を有することを特徴とする表示装置。
但し、D1>D2である。 - 前記予備配線は、前記厚膜領域に長く延伸されてなり、さらに当該厚膜領域上に配置されてなる予備配線が前記薄膜領域に分岐延伸されてなることを特徴とする請求項1に記載の表示装置。
- 前記予備配線は、前記複数の走査線あるいは前記複数の信号線に対して一方向に分岐延伸されてなることを特徴とする請求項2に記載の表示装置。
- 前記予備配線は複数本からなり、
複数の予備配線のうち、互いに隣接する予備配線は、一方の予備配線における分岐延伸された部位が他方の予備配線に対向する場合、当該他方の予備配線は切り欠きを有することを特徴とする請求項2または3に記載の表示装置。 - 前記予備配線の分岐延伸された部位が半田ごてまたはスポット赤色レーザの加熱により前記走査線または前記信号線に接続されることにより、接続不良を修正することを特徴とする請求項2乃至4のいずれか1項に記載の表示装置。
- 前記予備配線の分岐延伸された部位に熱を加えることにより、前記薄膜領域に形成されたテーパを利用して、当該テーパ下部の走査線または信号線に当該予備配線が接続されてなることを特徴とする請求項2乃至5のいずれか1項に記載の表示装置。
- 前記予備配線の分岐延伸された部位に熱を加えることにより、当該部位の下部の前記非導電性膜の薄膜領域を溶かし、さらに当該薄膜領域の下部の信号線または走査線に当該予備配線が接続されてなることを特徴とする請求項2乃至5のいずれか1項に記載の表示装置。
- 前記表示素子は、液晶または有機エレクトロルミネッセンスであることを特徴とする請求項2乃至7のいずれか1項に記載の表示装置。
- 請求項1至8のいずれか1項に記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009122895A JP5359547B2 (ja) | 2009-05-21 | 2009-05-21 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009122895A JP5359547B2 (ja) | 2009-05-21 | 2009-05-21 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010271519A true JP2010271519A (ja) | 2010-12-02 |
JP5359547B2 JP5359547B2 (ja) | 2013-12-04 |
Family
ID=43419587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009122895A Expired - Fee Related JP5359547B2 (ja) | 2009-05-21 | 2009-05-21 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359547B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019186929A1 (ja) * | 2018-03-29 | 2019-10-03 | シャープ株式会社 | 表示装置およびその欠陥画素修復方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS615550A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Micro Comput Eng Ltd | 半導体装置およびその製造方法 |
JPS63255941A (ja) * | 1987-04-13 | 1988-10-24 | Nec Corp | 半導体集積回路 |
JPH02156227A (ja) * | 1988-12-07 | 1990-06-15 | Sharp Corp | アクティブマトリクス表示装置の表示電極基板 |
JPH06186591A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
JP2006011162A (ja) * | 2004-06-28 | 2006-01-12 | Nec Lcd Technologies Ltd | 液晶表示装置用基板及び該基板の補修方法 |
-
2009
- 2009-05-21 JP JP2009122895A patent/JP5359547B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS615550A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Micro Comput Eng Ltd | 半導体装置およびその製造方法 |
JPS63255941A (ja) * | 1987-04-13 | 1988-10-24 | Nec Corp | 半導体集積回路 |
JPH02156227A (ja) * | 1988-12-07 | 1990-06-15 | Sharp Corp | アクティブマトリクス表示装置の表示電極基板 |
JPH06186591A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
JP2006011162A (ja) * | 2004-06-28 | 2006-01-12 | Nec Lcd Technologies Ltd | 液晶表示装置用基板及び該基板の補修方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019186929A1 (ja) * | 2018-03-29 | 2019-10-03 | シャープ株式会社 | 表示装置およびその欠陥画素修復方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5359547B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5293267B2 (ja) | 表示装置 | |
JP5367951B2 (ja) | 表示装置及び信号ラインのリペア方法 | |
US7777855B2 (en) | Thin film transistor substrate having gate shorting line and gate shorting bar connection and fabricating method thereof | |
JP6734396B2 (ja) | Tft基板の断線修復方法 | |
JP5535530B2 (ja) | アレイ基板及びアレイ基板の断線修復方法 | |
US7394518B2 (en) | Process and structure for repairing defect of liquid crystal display | |
US7027043B2 (en) | Wiring substrate connected structure, and display device | |
JP2004054069A (ja) | 表示装置及び表示装置の断線修復方法 | |
JP2007052128A (ja) | 液晶表示素子 | |
US7253851B2 (en) | Pixel and method for pixel repair | |
JP2008010815A (ja) | 液晶表示装置の自動修復構造 | |
JP2008070874A (ja) | 可撓性表示装置の製造装置及び製造方法 | |
US7990486B2 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
WO2019037298A1 (zh) | 一种有源矩阵衬底的修正方法及显示装置的制造方法 | |
WO2019037297A1 (zh) | 一种有源矩阵衬底及显示装置 | |
JP2005084180A (ja) | 画素の大型化に対応したips液晶ディスプレイ | |
TWI387810B (zh) | 液晶顯示器修補結構與方法 | |
WO2019037293A1 (zh) | 一种有源矩阵衬底的修正方法及显示装置的制造方法 | |
JP5359547B2 (ja) | 表示装置 | |
US7532302B2 (en) | Method of repairing gate line on TFT array substrate | |
US20170213852A1 (en) | Array substrate and method for manufacturing the same, display panel and display device | |
JP2010156867A (ja) | 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法 | |
JP2009151098A (ja) | 平面表示装置、アレイ基板及びその製造方法 | |
KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
KR101232138B1 (ko) | 액정표시소자 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5359547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |