JPH04118931A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

に産業上の利用分野】 本発明は、多層配線構造を有する半導体装置の製造方法
に関するものである。 ■従来の技術】 ＬＳＩ（大規模集積回路）のような半導体装置において
は、高集積化に伴い、配線を多層構造にすることが行わ
れている。 第３図に、そのような多層配線構造を有する半導体装置
の従来の製造方法を示す、第３図において、１は半導体
基板、２は第１層アルミニウム配線（下層配線）、３は
ヒロック、４は層間絶縁膜、４−１はＶＩＡホール（配
線接続孔）、４−２はエツチング凹部、５はレジスト、
５−１は穴、６は第２層アルミニウム配線（上層配線）
である。 多層配線は、第３図（イ）から（ホ）の工程を経て形成
される。以下、順を追って説明する。 ■　第３図（イ）の工程 半導体基板１の上に第１層アルミニウム配線２を施した
後、層間絶縁１１４を着膜する。層間絶縁膜４としては
、シリコン酸化膜が用いられる。 層間絶縁膜４の着膜温度が高いために、第１層アルミニ
ウム配線２より、角状の突起であるヒロック３が出来る
ことがある。材質は、第１層アルミニウム配線２と同じ
アルミニウムである。 ■　第３図（ロ）の工程 レジスト５をスピンコード法によって塗布する。 そして、露光、現像により穴５−１を開ける。穴５−１
を開けるのは、これから形成しようとしている第２層ア
ルミニウム配線６と第１層アルミニウム配線２と接続す
るためのＶＩＡホール４−１（第３図（ハ）参照）を開
ける準備のためである。 ■　第３図（ハ）の工程 レジスト５をマスクとして、層間絶縁膜４をエツチング
し、ＶＩＡホール４−１を開ける。レジスト５も、層間
絶縁Ｈ４に比べればエツチング速度が遅いものの、やは
り少しづつエツチングされるので、レジスト５の厚みも
減少する。 この時、レジスト５の厚みが薄かった部分には、エツチ
ング凹部４−２が出来る。その理由は、レジスト５が薄
いと、ＶＩＡホール４−１がまだ完全には開けられてい
ないうちに、薄い部分のレジスト５がエツチングにより
消失し、露出した層間絶縁膜４がエツチングされるから
である。後に詳しく述べるが、これが本発明の問題点を
生ずる。 Φ　第３図（ニ）の工程 残存しているレジスト５を除去する。 ■　第３図（ホ）の工程 第２層アルミニウム配線６を着膜する。第２層アルミニ
ウム配線６がＶＩＡホール４−１に入り込むことにより
、第１層アルミニウム配線２との接続がなされる。 ｒ発明が解決しようとする課Ｂ】 （問題点） しかしながら、前記した従来の半導体装置の製造方法で
は、ヒロック３を介して下層配線である第１層アルミニ
ウム配線２と、上層配線である第２層アルミニウム配線
６とが短絡さ−れることかあるという問題点があった。 （問題点の説明） 従来の半導体装置の製造方法では、第３図（ロ）の工程
で述べたように、レジスト５はスピンコード法で塗布さ
れる。 スピンコード法は、周知のように、基台に半導体基板１
を固定して高速で回転させ、その上にレジスト５を滴下
して塗布する方法である。従って、レジスト５の表面は
、遠心力の作用により平坦な面となっている。 ところが、層間絶縁膜４の表面は、その下に第１層アル
ミニウム配線２が有るところは高いが、無いところは低
いというように、平坦とはなっていない。 その結果、レジスト５は、第１層アルミニウム配線２の
上方部分では薄く、そうでないところでは厚くなる。ｌ
Ｉい部分は、ＶＩＡホール４−１のエツチングの時に消
失し、層間絶縁膜４にエツチング凹部４−２が出来る（
第３Ｗ（ハ）の工程の説明を参照）。 そこに、たまたま高いヒロック３が出来ていたりすると
、その先端がエツチング凹部４−２より露出することに
なる（第３図（ハ）参照）、その後、第３図（ホ）のよ
うに第２層アルミニウム配線６を着膜すると、ヒロック
３を介して第１層アルミニウム配線２と第２層アルミニ
ウム配線６とが短絡されてしまう、＊ち一１接続すべき
でない箇所で接続されることになり、好ましくない。 本発明は、以上のような問題点を解決することを課題と
するものである。 ［１１ｍを解決するための手段］ 前記１１Ｍを解決するため、本発明では、多層配線構造
を有する半導体装置の製造方法において、下層配線と上
層配線との間に位置する層間絶縁膜に配線接続孔を開け
る際に使用するレジスト層を、蒸着法により形成するこ
ととした。 なお、前記のレジスト層は、蒸着法により形成した下層
レジストと、塗布焼成シリコン酸化膜の中間層と、フォ
トレジストである上層レジストとから成る３層構造のも
のとすることが出来る。 なお、上記の蒸着法としては、通常の蒸着法のほか、他
の蒸着法、例えば蒸着重合法を採用することも可能であ
る。

【作　　用】

下層配線と上層配線との間に位置する層間絶縁膜に配線
接続孔を開ける際に使用するレジスト層を、蒸着法で形
成すれば、その厚みはどの部分でも一様となる。 そのため、配線接続孔を開ける際のエツチングの過程に
おいて、所望しない部分の層間絶縁膜が削られることが
ない。従って、たとえ層間絶縁膜にヒロックが埋もれて
いても、その先端が露出するようなことはな（、下層配
線と上層配線とがヒロックにより短絡されることがな（
なる。

【実　施　例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。 Ｃ第１の実施例〕 第１図は、本発明の第１の実施例にかかわる半導体装置
の製造方法を示す図である。符号は第３図のものに対応
している。第１図（イ）から（ホ）の工程を経て製造さ
れるので、以下、順を追って説明する。 ■　第１図（イ）の工程 第３図（イ）の工程と同様であるが、更に詳細に説明す
ると、半導体基板１の上に第１層アルミニウム配線２を
施した後、ＣＶＤ法（Ｃｈｅｅ＋１ｃａｌＶａｐｏｒ　
Ｄｅｐｏｓｉｔｉｏｎ　）等により、シリコン酸化膜か
ら成る層間絶縁膜４を着膜する。温度条件は、例えば約
３００℃とし、膜厚は、例えば約１μｍａする。 なお、第１層アルミニウム配線２には、ヒロック３が出
来ることがある。 ■　第１図（ロ）の工程 レジスト蒸着装置を用いて、表面にレジスト５を蒸着す
る０条件は、例えば温度的２００〜３００℃。 圧力的Ｉ　Ｘ　１０−’Ｔｏｒｒとする。膜厚は、例え
ば約１〜２μｍ程度とする。 本発明の特徴は、レジスト５を蒸着法により形成する点
にある。蒸着法で形成すると、レジスト５の膜厚は、層
間絶縁Ｍ４の表面の凹凸に関係なく、どの部分も同じに
なる。 ■　第１図（ハ）の工程 第１層アルミニウム配線２と接続するためのＶＩＡホー
ル４−１を開ける準備のために、露光現像により、レジ
スト５に穴５−１を開ける。 ■　第１図（ニ）の工程 レジスト５をマスクとして層間絶縁ＷＩ４をエツチング
し、ＶＩＡホール４−１を開ける。 このエツチングには、ＲＩＥ法（Ｒｅａｃｔｉｖｅ　Ｉ
ｏｎＥｔｃｈｉｎｇ　）を用いる。その時の条件として
は、例えばＣＦ４　＋Ｈ，系ガスを用い（ＣＦ、　：　
２０　ｓｃｃｍ　、　Ｈｚ　：　１２　ｓｃｃｍ　）　
、圧力的１．３　Ｐａ５ｃａｌ、消費電力的３５０Ｗと
する。 レジスト５の膜厚がどの部分も一様であるので、このエ
ツチングの時にレジスト５の一部が、層間絶縁膜４が露
出する程に消失してしまうことはない、従って、従来生
じていたようなエツチング凹部４−２（第３図（ハ）参
照）が出来ないので、ヒロック３が露出することがない
。 エツチングの後、残存しているレジスト５を除去する。 ■　第１図（ホ）の工程 スパッタ法により、第２層アルミニウム配線６を着膜す
る。第２層アルミニウム配線６がＶＩＡホール４−１に
入り込むことにより、第１層アルミニウム配線２との接
続がなされる。 しかし、ヒロック３の先端が層間絶縁Ｍ４から露出して
いないから、第１層アルミニウム配線２と第２層アルミ
ニウム配線６とが短絡されることはない。 〔第２の実施例） 第２図は、本発明の第２の実施例にかかわる半導体装置
の製造方法を示す図である。この例では、レジストとし
て３層構造のレジストを用いている。 符号は第１図のものに対応し、７は下層レジスト、７−
１は穴、８は中間層、９は上層レジスト、９−１は穴で
ある。以下、順を追って説明する。 ■　第２図（イ）の工程 半導体基板１の上に第１層アルミニウム配線２゜層間絶
縁膜４を形成した後、蒸着法により下層レジスト７（膜
厚的１ｐｍ）を形成し、更に中間層８　（Ｉ！厚約０．
１　μｍ）、上層レジスト９（膜厚的０゜５μｍ）を形
成する。このようにして形成された３層構造のレジスト
は、どの部分も一様な厚さとなっている。 なお、３層構造のレジストにおいては、よく知られてい
るように、下層レジスト７には感光材を含んでいないも
のを用い、上層レジスト９には感光材を含んでいるもの
を用いる。中間層８としては、塗布焼成シリコン酸化ｉ
ｌｌ　（ＳＯＧ　：５ｐｉｎ　０ｎＧｌａｓｓ　）が用
いられる。 ■　第２図（ロ）の工程 上層レジスト９をステッパー（露光機）を用いて露光、
現像し、穴９−１を開ける。 ■　第２図（八）の工程 残っている上層レジスト９をマスクとして、ＲＩＥ法に
より中間層８をエツチングする。ついで、中間層８をマ
スクとして、下層レジスト７をエツチングする。その結
果、穴７−１が開けられる。 ■　第２図（ニ）の工程 下層レジスト７をマスクとして層間絶縁ＩＩ４をエツチ
ングし、ＶＩＡホール４−１を開ける。 ■　第２図（ホ）の工程 残っている下層レジスト７を除去する。この後は、第１
図（ホ）と同様にして、第２層アルミニウム配線６を着
膜する。 第２図（ロ）〜（ホ）の工程にわたって一連のエツチン
グが行われるが、レジストの厚さがどの部分でも同じで
あるので、ＶＩＡホール４−１が開けられるまでに、ヒ
ロック３の先端が層間絶縁膜４より露出することはない
、そのため、第１層アルミニウム配線２と第２層アルミ
ニウム配線６とが、ヒロック３により短絡されることは
ない。 ｒ発明の効果】 以上述べた如く、本発明の半導体装置の製造方法によれ
ば、下層配線と上層配線との間に位置する層間絶縁膜に
配線接続孔を開ける際に使用するレジスト層の厚みが、
どの部分でも一様とされるので、配線接続孔を開ける際
のエツチングの過程において、所望しない部分の層間絶
縁膜が削られることがない。 そのため、たとえ層間絶縁膜にヒロックが埋もれていて
も、その先端が露出するようなことはなく、下層配線と
上層配線とがヒ０７りにより短絡されることがな（なる
。

【図面の簡単な説明】

第１図・・・本発明の第１の実施例にかかわる半導体装
置の製造方法を示す図 第２図・・・本発明の第２の実施例にかかわる半導体装
置の製造方法を示す図 第３図・・・半導体装置の従来の製造方法を示す図面に
おいて、１は半導体基板、２は第１層アルミニウム配線
、３はヒロック、４は層間絶縁膜、４−１はＶＩＡホー
ル、４−２はエツチング凹部、５はレジスト、５−１は
穴、６は第２層アルミニウム配線、７は下層レジスト、
７−１は穴、ａは中間層、 ９は上層レジスト、 ９−１は穴である。

Claims (2)

【特許請求の範囲】
1. （１）多層配線構造を有する半導体装置の製造方法にお
   いて、下層配線と上層配線との間に位置する層間絶縁膜
   に配線接続孔を開ける際に使用するレジスト層を、蒸着
   法により形成することを特徴とする半導体装置の製造方
   法。
2. （２）レジスト層が、蒸着法により形成した下層レジス
   トと、塗布焼成シリコン酸化膜の中間層と、フォトレジ
   ストである上層レジストとの３層構造となっていること
   を特徴とする請求項１記載の半導体装置の製造方法。