JPH06349828A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPH06349828A JPH06349828A JP13374193A JP13374193A JPH06349828A JP H06349828 A JPH06349828 A JP H06349828A JP 13374193 A JP13374193 A JP 13374193A JP 13374193 A JP13374193 A JP 13374193A JP H06349828 A JPH06349828 A JP H06349828A
- Authority
- JP
- Japan
- Prior art keywords
- insulating interlayer
- film
- interlayer film
- wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】多層配線構造において、配線金属間を導通する
ためのスルーホール１１を形成する場合、安定したスル
ーホール形状を得ることによって、配線金属の断線を防
ぐ。 【構成】配線金属間の絶縁層間膜を２層構造とし、等方
性エッチング速度を、上層の絶縁層間膜３に対して下層
の絶縁層間膜２の方が充分遅くなるようにする。これに
よって、上層の絶縁層間膜３を等方性エッチングによっ
て充分にエッチング除去し、その後、異方性エッチング
によって下層の絶縁層間膜２をエッチング除去を行い、
スルーホールのテーパ４を安定して形成することによっ
て、配線のスルーホール部におけるステップカバレッジ
を良くし、配線の断線を防ぐ。
ためのスルーホール１１を形成する場合、安定したスル
ーホール形状を得ることによって、配線金属の断線を防
ぐ。 【構成】配線金属間の絶縁層間膜を２層構造とし、等方
性エッチング速度を、上層の絶縁層間膜３に対して下層
の絶縁層間膜２の方が充分遅くなるようにする。これに
よって、上層の絶縁層間膜３を等方性エッチングによっ
て充分にエッチング除去し、その後、異方性エッチング
によって下層の絶縁層間膜２をエッチング除去を行い、
スルーホールのテーパ４を安定して形成することによっ
て、配線のスルーホール部におけるステップカバレッジ
を良くし、配線の断線を防ぐ。
Description
【０００１】
【産業上の利用分野】本発明は集積回路装置の製造方法
に関し、特に多層配線金属間の絶縁層間膜のスルーホー
ル開孔方法に関する。
に関し、特に多層配線金属間の絶縁層間膜のスルーホー
ル開孔方法に関する。
【０００２】
【従来の技術】従来の多層配線構造の製造方法を示す図
２の（ａ）を参照すると、配線金属の絶縁層間膜とし
て、プラズマＣＶＤにより、窒化膜６を堆積し、この表
面にポリイミド１２を塗布法を用いて塗布し、ポリイミ
ドキュアを行い、形成する。
２の（ａ）を参照すると、配線金属の絶縁層間膜とし
て、プラズマＣＶＤにより、窒化膜６を堆積し、この表
面にポリイミド１２を塗布法を用いて塗布し、ポリイミ
ドキュアを行い、形成する。
【０００３】その後、下層の配線金属１と上層の配線
（アルミニウム）金属１３とを導通させるために、はじ
めに等方性エッチングによりテーパ４を形成し、その後
異方性エッチングによって、ここにスルーホールを形成
する。その後、上層の配線金属１３を堆積して、パター
ニングする。
（アルミニウム）金属１３とを導通させるために、はじ
めに等方性エッチングによりテーパ４を形成し、その後
異方性エッチングによって、ここにスルーホールを形成
する。その後、上層の配線金属１３を堆積して、パター
ニングする。
【０００４】
【発明が解決しようとする課題】この従来の製造方法で
は、等方性エッチングのエッチング速度のばらつきが生
じた場合、テーパ４が安定して形成できない。
は、等方性エッチングのエッチング速度のばらつきが生
じた場合、テーパ４が安定して形成できない。
【０００５】この結果、図２の（ｂ）に示すように、テ
ーパ４が小さくなった場合、スルーホール部における上
層の配線金属１３のステップカバレッジが悪化すること
により、上層の配線金属１３に断線１４がおきるという
問題点があった。
ーパ４が小さくなった場合、スルーホール部における上
層の配線金属１３のステップカバレッジが悪化すること
により、上層の配線金属１３に断線１４がおきるという
問題点があった。
【０００６】
【課題を解決するための手段】本発明の構成は、半導体
基板の主表面上に設けられた配線金属上を被覆する第１
の絶縁層間膜を形成し、この表面に第１の絶縁層間膜よ
りもエッチング速度の大きい第２の絶縁層間膜を形成
し、前記第１の絶縁層間膜下の配線金属を露出させるス
ルーホールを形成し、このスルーホールを通して前記第
１の絶縁層間膜下の配線金属と電気的に接続する配線を
形成する集積回路装置の製造方法において、前記第２の
絶縁層間膜を等方性エッチングにより除去し、しかる後
前記第１の絶縁層間膜を異方性エッチングにより除去す
ることによって、前記スルーホールを形成することを特
徴とする。
基板の主表面上に設けられた配線金属上を被覆する第１
の絶縁層間膜を形成し、この表面に第１の絶縁層間膜よ
りもエッチング速度の大きい第２の絶縁層間膜を形成
し、前記第１の絶縁層間膜下の配線金属を露出させるス
ルーホールを形成し、このスルーホールを通して前記第
１の絶縁層間膜下の配線金属と電気的に接続する配線を
形成する集積回路装置の製造方法において、前記第２の
絶縁層間膜を等方性エッチングにより除去し、しかる後
前記第１の絶縁層間膜を異方性エッチングにより除去す
ることによって、前記スルーホールを形成することを特
徴とする。
【０００７】
【実施例】本発明の第１の実施例について図１の
（ａ），（ｂ）を参照して説明する。
（ａ），（ｂ）を参照して説明する。
【０００８】まず図１の（ａ）において、この実施例
は、シリコン基板５上に通常プロセスによって形成され
たシリコン酸化膜７，ゲート絶縁膜９，ゲート電極８を
有する半導体基板の主表面上に、下層の配線金属である
アルミニウム１を堆積し、パターニングする。
は、シリコン基板５上に通常プロセスによって形成され
たシリコン酸化膜７，ゲート絶縁膜９，ゲート電極８を
有する半導体基板の主表面上に、下層の配線金属である
アルミニウム１を堆積し、パターニングする。
【０００９】次に、プラズマＣＶＤにより、膜厚１００
０〜２０００オングストロームの酸化膜あるいは窒化膜
６を堆積する。第１の絶縁層間膜であるシリコンポリイ
ミド２を、膜厚３０００〜１００００オングストローム
となるように塗布法を用いて塗布し、３５０〜５５０℃
の窒素雰囲気中でポリイミドキュアを行なった後、第２
の絶縁層間膜であるシリコンポリイミド３を、塗布法を
用いて塗布し、１５０〜２５０℃のポリイミドキュアを
行い、第１のシリコンポリイミド２と同等の厚さとなる
ように形成する。
０〜２０００オングストロームの酸化膜あるいは窒化膜
６を堆積する。第１の絶縁層間膜であるシリコンポリイ
ミド２を、膜厚３０００〜１００００オングストローム
となるように塗布法を用いて塗布し、３５０〜５５０℃
の窒素雰囲気中でポリイミドキュアを行なった後、第２
の絶縁層間膜であるシリコンポリイミド３を、塗布法を
用いて塗布し、１５０〜２５０℃のポリイミドキュアを
行い、第１のシリコンポリイミド２と同等の厚さとなる
ように形成する。
【００１０】次に、スルーホールを形成するためのエッ
チングに対するマスクとして、プラズマＣＶＤにより膜
厚１０００〜３０００オングストロームの窒化膜１０
を、第２のシリコンポリイミドのキュアの温度を上回ら
ない条件で堆積し、リソグラフィ技術を用いてパターニ
ングする。第２のシリコンポリイミド３を、第１のシリ
コンポリイミド２に達するまで、例えばヒドラジン等の
薬液により等方性エッチングを行なう。
チングに対するマスクとして、プラズマＣＶＤにより膜
厚１０００〜３０００オングストロームの窒化膜１０
を、第２のシリコンポリイミドのキュアの温度を上回ら
ない条件で堆積し、リソグラフィ技術を用いてパターニ
ングする。第２のシリコンポリイミド３を、第１のシリ
コンポリイミド２に達するまで、例えばヒドラジン等の
薬液により等方性エッチングを行なう。
【００１１】次に、図１の（ｂ）に示す通り、異方性エ
ッチングによって第１のシリコンポリイミド２を除去
し、スルーホール１１を形成する。
ッチングによって第１のシリコンポリイミド２を除去
し、スルーホール１１を形成する。
【００１２】次に、マスクとして用いたプラズマ窒化膜
１０を除去し、上層の配線金属であるアルミニウムを堆
積しパターニングする。
１０を除去し、上層の配線金属であるアルミニウムを堆
積しパターニングする。
【００１３】即ち、実施例では、配線金属間を絶縁する
絶縁層間膜を２層構造にして、それぞれの絶縁層間膜の
膜厚が同等となるように形成し、またエッチング速度
が、上層の絶縁層間膜に対して下層の絶縁層間膜の方が
充分に遅くなるように、それぞれの絶縁層間膜に熱処理
を施し、しかる後上層の絶縁層間膜が完全にエッチング
され、かつエッチング速度のばらつきが無視できるぐら
いのエッチング時間によって、等方性エッチング処理を
施し、しかる後下層の絶縁層間膜を異方性エッチング除
去し、スルーホール１１を形成する。
絶縁層間膜を２層構造にして、それぞれの絶縁層間膜の
膜厚が同等となるように形成し、またエッチング速度
が、上層の絶縁層間膜に対して下層の絶縁層間膜の方が
充分に遅くなるように、それぞれの絶縁層間膜に熱処理
を施し、しかる後上層の絶縁層間膜が完全にエッチング
され、かつエッチング速度のばらつきが無視できるぐら
いのエッチング時間によって、等方性エッチング処理を
施し、しかる後下層の絶縁層間膜を異方性エッチング除
去し、スルーホール１１を形成する。
【００１４】次に、本発明の第２の実施例について図１
を借りて説明すると、第２の実施例では、第１の実施例
のスルーホール１１を形成するためのエッチングに対す
るマスクとして、フォトレジストを用い、第１の絶縁層
間膜としてプラズマ窒化膜を用いる。
を借りて説明すると、第２の実施例では、第１の実施例
のスルーホール１１を形成するためのエッチングに対す
るマスクとして、フォトレジストを用い、第１の絶縁層
間膜としてプラズマ窒化膜を用いる。
【００１５】これは、図１において、マスクプラズマ窒
化膜１０をフォトレジストに、第１のシリコンポリイミ
ド２をプラズマ窒化膜に変えることにより明白となり、
これ以外は図１と共通するため、詳述しない。
化膜１０をフォトレジストに、第１のシリコンポリイミ
ド２をプラズマ窒化膜に変えることにより明白となり、
これ以外は図１と共通するため、詳述しない。
【００１６】
【発明の効果】以上説明したように、本発明は、金属配
線間の絶縁層間膜を、等方性エッチング速度が上層の絶
縁層間膜に対して、下層の絶縁層間膜の方が充分遅くな
るような２層構造とすることによって、等方性エッチン
グ速度のばらつきによるエッチング量の減少を防ぐため
に充分に長いエッチング時間をかけ、スルーホールのテ
ーパを安定して形成し、上層の金属配線のステップカバ
レッジの悪化による上層の金属配線の断線を防ぐという
効果を有する。
線間の絶縁層間膜を、等方性エッチング速度が上層の絶
縁層間膜に対して、下層の絶縁層間膜の方が充分遅くな
るような２層構造とすることによって、等方性エッチン
グ速度のばらつきによるエッチング量の減少を防ぐため
に充分に長いエッチング時間をかけ、スルーホールのテ
ーパを安定して形成し、上層の金属配線のステップカバ
レッジの悪化による上層の金属配線の断線を防ぐという
効果を有する。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の第１の実施例のスル
ーホール形成工程を順に示す断面図である。
ーホール形成工程を順に示す断面図である。
【図２】（ａ），（ｂ）は従来のスルーホール形成工程
を順に示す断面図である。
を順に示す断面図である。
１ 下層のアルミニウム ２ 第１のシリコンポリイミド ３ 第２のシリコンポリイミド ４ テーパ ５ シリコン基板 ６ プラズマ窒化膜 ７ シリコン酸化膜 ８ ゲート電極 ９ ゲート絶縁膜 １０ マスクプラズマ窒化膜 １１ スルーホール １２ シリコンポリイミド １３ 上層のアルミニウム １４ 上層のアルミニウムの断線
Claims (3)
- 【請求項１】 半導体基板の主表面上に設けられた配線
金属上を被覆する第１の絶縁層間膜を形成し、この表面
に第１の絶縁層間膜よりもエッチング速度の大きい第２
の絶縁層間膜を形成し、前記第１の絶縁層間膜下の配線
金属を露出させるスルーホールを形成し、このスルーホ
ールを通して前記第１の絶縁層間膜下の配線金属と電気
的に接続する配線を形成する集積回路装置の製造方法に
おいて、前記第２の絶縁層間膜を等方性エッチングによ
り除去し、しかる後前記第１の絶縁層間膜を異方性エッ
チングにより除去することによって、前記スルーホール
を形成することを特徴とする集積回路装置の製造方法。 - 【請求項２】 前記第１および第２の絶縁層間膜が、ポ
リイミド層であり、これらポリイミド層に前記エッチン
グが行なわれる請求項１記載の集積回路装置の製造方
法。 - 【請求項３】 前記第１の絶縁層間膜がプラズマ窒化膜
であり、この窒化膜に前記エッチングが行なわれる請求
項１記載の集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13374193A JPH06349828A (ja) | 1993-06-04 | 1993-06-04 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13374193A JPH06349828A (ja) | 1993-06-04 | 1993-06-04 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349828A true JPH06349828A (ja) | 1994-12-22 |
Family
ID=15111842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13374193A Withdrawn JPH06349828A (ja) | 1993-06-04 | 1993-06-04 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349828A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156791A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-06-04 JP JP13374193A patent/JPH06349828A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156791A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JPWO2014156791A1 (ja) * | 2013-03-29 | 2017-02-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10355089B2 (en) | 2013-03-29 | 2019-07-16 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JPH09129726A (ja) | 半導体装置およびその製造方法 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPS6177342A (ja) | 多層配線形成法 | |
| JPH0226054A (ja) | 半導体装置の製造方法 | |
| JPH0684905A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPH0714918A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |