JPH0289318A - 多層配線半導体集積回路装置の製造方法 - Google Patents
多層配線半導体集積回路装置の製造方法Info
- Publication number
- JPH0289318A JPH0289318A JP24275088A JP24275088A JPH0289318A JP H0289318 A JPH0289318 A JP H0289318A JP 24275088 A JP24275088 A JP 24275088A JP 24275088 A JP24275088 A JP 24275088A JP H0289318 A JPH0289318 A JP H0289318A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- aluminum wiring
- wiring layer
- lower aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 23
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000004642 Polyimide Substances 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 6
- 239000002243 precursor Substances 0.000 abstract description 6
- 239000004952 Polyamide Substances 0.000 abstract description 5
- 229920002647 polyamide Polymers 0.000 abstract description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線半導体集積回路装置の製造方法に関し
、特に多層金属配線の形成方法に関する。
、特に多層金属配線の形成方法に関する。
従来より多層配線構造を形成するための層間絶縁膜には
ポリイミド重合膜が用いられている。この理由は、絶縁
膜が最初溶液状態のものの基板上へのスピン塗布から始
まり、ついでこれを焼きしめることによって形成される
なめ、結果として配線段差を平滑化する作用があり、容
易に上層配線を形成することができるためである。
ポリイミド重合膜が用いられている。この理由は、絶縁
膜が最初溶液状態のものの基板上へのスピン塗布から始
まり、ついでこれを焼きしめることによって形成される
なめ、結果として配線段差を平滑化する作用があり、容
易に上層配線を形成することができるためである。
しかしながら、上述したスピン塗布法によって形成され
た膜は、第３図に示す様に下層アルミ配線２の肩の部分
の膜厚６が他の平坦部分の膜厚に比較して薄く形成され
る。これは膜の断面形状が塗布時の溶液の表面張力に応
じて決定されるなめであり、原理的に避けられない問題
である。この対策として、従来は下層アルミ配！！２の
肩の部分の層間絶縁膜の絶縁耐圧を確保するために、第
４図に示す様に平坦部が配線段差の約１．．５〜２倍程
度となるように膜厚を最初から大きく見積って塗布され
る。この影響として配線を上下に接続する箇所に於ける
層間絶縁膜の膜厚も大きくなり、接続不良が発生しやす
くなる欠点を生じる。この理由は、上層アルミ配線は、
眉間絶縁膜にスルーホールの開孔を行った後、通常スパ
ッタリング等のフィジカル・ペーパー・デポジション（
Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法、所謂。
た膜は、第３図に示す様に下層アルミ配線２の肩の部分
の膜厚６が他の平坦部分の膜厚に比較して薄く形成され
る。これは膜の断面形状が塗布時の溶液の表面張力に応
じて決定されるなめであり、原理的に避けられない問題
である。この対策として、従来は下層アルミ配！！２の
肩の部分の層間絶縁膜の絶縁耐圧を確保するために、第
４図に示す様に平坦部が配線段差の約１．．５〜２倍程
度となるように膜厚を最初から大きく見積って塗布され
る。この影響として配線を上下に接続する箇所に於ける
層間絶縁膜の膜厚も大きくなり、接続不良が発生しやす
くなる欠点を生じる。この理由は、上層アルミ配線は、
眉間絶縁膜にスルーホールの開孔を行った後、通常スパ
ッタリング等のフィジカル・ペーパー・デポジション（
Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法、所謂。
ＰＶＤ法を用いてつけられるが、ＰＶＤ法は段部の被覆
性に乏しい為第２図に示す様にスルーホールが深い程上
層アルミ配線７には被覆不良部８が発生し易くなるため
である。
性に乏しい為第２図に示す様にスルーホールが深い程上
層アルミ配線７には被覆不良部８が発生し易くなるため
である。
本発明の目的は、上記の状況に鑑み、平坦部に対し必要
以上の膜厚を形成することなく、また、下層アルミ配線
の肩部分と平坦部の膜厚に殆んど差異を生じることなき
眉間絶縁膜の形成工程を備えた多層配線半導体集積回路
装置の製造方法を提供することである。
以上の膜厚を形成することなく、また、下層アルミ配線
の肩部分と平坦部の膜厚に殆んど差異を生じることなき
眉間絶縁膜の形成工程を備えた多層配線半導体集積回路
装置の製造方法を提供することである。
本発明によれば、多層配線半導体集積回路装置の製造方
法は、半導体基板上に下層配線を選択的に形成する工程
と、前記下層配線を含む半導体基板上に無機または有機
の絶縁膜を被覆形成する工程と、前記下層配線の側面に
無機または有機の絶縁膜を残す前記無機または有機の絶
縁膜の選択的除去工程と、前記無機または有機の絶縁膜
を側面に残す下層配線を含む半導体基板全面にポリイミ
ドを主体とする絶縁膜を被着形成する工程とからなる眉
間絶縁膜の形成工程を含んで構成される。
法は、半導体基板上に下層配線を選択的に形成する工程
と、前記下層配線を含む半導体基板上に無機または有機
の絶縁膜を被覆形成する工程と、前記下層配線の側面に
無機または有機の絶縁膜を残す前記無機または有機の絶
縁膜の選択的除去工程と、前記無機または有機の絶縁膜
を側面に残す下層配線を含む半導体基板全面にポリイミ
ドを主体とする絶縁膜を被着形成する工程とからなる眉
間絶縁膜の形成工程を含んで構成される。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を示す層間絶
縁膜の形成工程図である。本実施例によれば、第１図（
ａ）に示すように、半導体基板１上に下層アルミ配線２
がまず形成される。すなわち、基板１上に１μｍ程度の
厚さのアルミ膜がスパッタ法にてまず最初被着され、つ
いで、通常のフォトリソグラフィー法によって形成され
たフォトレジストをマスクとする塩素プラズマガスによ
るアルミのりアクティブ・イオン・エツチングが行われ
て下層アルミ配線２が形成される。つぎにシランおよび
アンモニアを原料としたプラズマＣＶＤ法により約１μ
ｍの厚さのシリコン窒化膜３が付けられ〔第１図（ｂ）
参照〕、ついで、四弗化炭素（ＣＦ４ ）ガス・プラズ
マを用いなりアクティブ・イオン・エツチングによって
このシリコン窒化膜３を下層アルミ配線２の表面が露出
するまで約１μｍエツチングされる。このエツチングは
異方性エツチングであるので、下層アルミ配線２の側面
にはシリコン窒化ｐＡ３’が残される〔第１図（ｃ）参
照〕。最後にポリアミド前駆体溶液を平坦部の膜厚が約
１μｍの厚さになるようにスピン塗布法を用いて塗布し
、約４００℃迄の焼きしめを段階的に行うことによって
、ポリイミド層間絶縁膜４が形成される〔第１図（ｄ）
参照〕。この際、ポリアミド前駆体溶液はシリコン窒化
膜３′の面上を基準として下層アルミ配線２の肩部に塗
布されて行くので、下層アルミ配線２の肩部分には平坦
部とほとんど差異のないポリイミド層間絶縁膜４が形成
される。
縁膜の形成工程図である。本実施例によれば、第１図（
ａ）に示すように、半導体基板１上に下層アルミ配線２
がまず形成される。すなわち、基板１上に１μｍ程度の
厚さのアルミ膜がスパッタ法にてまず最初被着され、つ
いで、通常のフォトリソグラフィー法によって形成され
たフォトレジストをマスクとする塩素プラズマガスによ
るアルミのりアクティブ・イオン・エツチングが行われ
て下層アルミ配線２が形成される。つぎにシランおよび
アンモニアを原料としたプラズマＣＶＤ法により約１μ
ｍの厚さのシリコン窒化膜３が付けられ〔第１図（ｂ）
参照〕、ついで、四弗化炭素（ＣＦ４ ）ガス・プラズ
マを用いなりアクティブ・イオン・エツチングによって
このシリコン窒化膜３を下層アルミ配線２の表面が露出
するまで約１μｍエツチングされる。このエツチングは
異方性エツチングであるので、下層アルミ配線２の側面
にはシリコン窒化ｐＡ３’が残される〔第１図（ｃ）参
照〕。最後にポリアミド前駆体溶液を平坦部の膜厚が約
１μｍの厚さになるようにスピン塗布法を用いて塗布し
、約４００℃迄の焼きしめを段階的に行うことによって
、ポリイミド層間絶縁膜４が形成される〔第１図（ｄ）
参照〕。この際、ポリアミド前駆体溶液はシリコン窒化
膜３′の面上を基準として下層アルミ配線２の肩部に塗
布されて行くので、下層アルミ配線２の肩部分には平坦
部とほとんど差異のないポリイミド層間絶縁膜４が形成
される。
第２図（ａ）〜（ｄ）は本発明の他の実施例を示す眉間
絶縁膜の形成工程図である。本実施例によれば、下層ア
ルミ配線２の側面には前実施例のシリコン窒化膜３′に
代えてポリイミド膜５′が形成される。すなち、下層ア
ルミ配線２の形成後〔第２図（ａ＞参照〕。ポリアミド
前駆体溶液を平坦部の膜厚が約１μｍの厚さになるよう
にスピン塗布し、約４００°Ｃ迄の段階的な焼しめを行
いポリイミド膜５をつける〔第２図（ｂ）参照〕。
絶縁膜の形成工程図である。本実施例によれば、下層ア
ルミ配線２の側面には前実施例のシリコン窒化膜３′に
代えてポリイミド膜５′が形成される。すなち、下層ア
ルミ配線２の形成後〔第２図（ａ＞参照〕。ポリアミド
前駆体溶液を平坦部の膜厚が約１μｍの厚さになるよう
にスピン塗布し、約４００°Ｃ迄の段階的な焼しめを行
いポリイミド膜５をつける〔第２図（ｂ）参照〕。
ついで、酸素ガス・プラズマを用いたプラズマ等方性エ
ツチングによってこのポリイミド膜５を下層アルミ配線
２の表面が露出するまで約１μｍエツチングする。この
時配線段部には平坦部に比穀してポリイミド膜５が厚く
形成されているので、エツチング後配線側面に約０．５
μｍ程度の幅と高さのポリイミド膜５′が残される〔第
２図（ｃ）参照〕。最後にスピン塗布法を用いてポリイ
ミド層間絶縁Ｈ４を形成すれば、前実施例と同様に下層
アルミ配線２の肩部分には平坦部とほとんど差異のない
第２図（ｄ）に示す如きボリイミド眉間絶縁膜４が形成
される。
ツチングによってこのポリイミド膜５を下層アルミ配線
２の表面が露出するまで約１μｍエツチングする。この
時配線段部には平坦部に比穀してポリイミド膜５が厚く
形成されているので、エツチング後配線側面に約０．５
μｍ程度の幅と高さのポリイミド膜５′が残される〔第
２図（ｃ）参照〕。最後にスピン塗布法を用いてポリイ
ミド層間絶縁Ｈ４を形成すれば、前実施例と同様に下層
アルミ配線２の肩部分には平坦部とほとんど差異のない
第２図（ｄ）に示す如きボリイミド眉間絶縁膜４が形成
される。
以上詳細に説明したように、本発明によれば、多層配線
構造を形成するに際し、従来と同じく層間絶縁膜として
ポリイミド重合膜を用いたとしても、下層配線の側面に
配線と同程度の高さ及び幅をもった絶縁膜が形成される
ので、下層配線の肩の部分においても、平坦部に比較し
てポリイミド重合膜が薄くなることが少ない。従って、
眉間絶縁膜を比較的薄く形成することが可能となりスル
ーホールの深さを小さくすることができるので、スルー
ホールにおいて上層配線が被覆不良をおこし、接続不良
を発生するなどの問題点が解決される。
構造を形成するに際し、従来と同じく層間絶縁膜として
ポリイミド重合膜を用いたとしても、下層配線の側面に
配線と同程度の高さ及び幅をもった絶縁膜が形成される
ので、下層配線の肩の部分においても、平坦部に比較し
てポリイミド重合膜が薄くなることが少ない。従って、
眉間絶縁膜を比較的薄く形成することが可能となりスル
ーホールの深さを小さくすることができるので、スルー
ホールにおいて上層配線が被覆不良をおこし、接続不良
を発生するなどの問題点が解決される。
の部分工程図、第５図は従来法による層間絶縁膜の構造
的欠陥を示す図である。
的欠陥を示す図である。
１・・・半導体基板、２・・・下層アルミ配線、３・・
・シリコン窒化膜、３′・・・下層アルミ配線の側面に
残されたシリコン窒化膜、４・・・ポリイミド層間絶縁
膜、５・・・ポリイミド膜、５′・・・下層アルミ配線
の側面に残されたポリイミド膜。
・シリコン窒化膜、３′・・・下層アルミ配線の側面に
残されたシリコン窒化膜、４・・・ポリイミド層間絶縁
膜、５・・・ポリイミド膜、５′・・・下層アルミ配線
の側面に残されたポリイミド膜。
Claims (1)
- 半導体基板上に下層配線を選択的に形成する工程と、前
記下層配線を含む半導体基板上に無機または有機の絶縁
膜を被覆形成する工程と、前記下層配線の側面に無機ま
たは有機の絶縁膜を残す前記無機または有機の絶縁膜の
選択的除去工程と、前記無機または有機の絶縁膜を側面
に残す下層配線を含む半導体基板全面にポリイミドを主
体とする絶縁膜を被着形成する工程とからなる層間絶縁
膜の形成工程を含むことを特徴とする多層配線半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24275088A JPH0289318A (ja) | 1988-09-27 | 1988-09-27 | 多層配線半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24275088A JPH0289318A (ja) | 1988-09-27 | 1988-09-27 | 多層配線半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289318A true JPH0289318A (ja) | 1990-03-29 |
Family
ID=17093710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24275088A Pending JPH0289318A (ja) | 1988-09-27 | 1988-09-27 | 多層配線半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705061B2 (en) | 2021-06-21 | 2023-07-18 | Samsung Electronics Co., Ltd. | Display device for low power driving and method of operating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
| JPS60161637A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 電子装置 |
| JPS62108542A (ja) * | 1985-11-06 | 1987-05-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-09-27 JP JP24275088A patent/JPH0289318A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
| JPS60161637A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 電子装置 |
| JPS62108542A (ja) * | 1985-11-06 | 1987-05-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705061B2 (en) | 2021-06-21 | 2023-07-18 | Samsung Electronics Co., Ltd. | Display device for low power driving and method of operating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4367119A (en) | Planar multi-level metal process with built-in etch stop | |
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| US4447824A (en) | Planar multi-level metal process with built-in etch stop | |
| JPH0563940B2 (ja) | ||
| JPS62295437A (ja) | 多層配線形成法 | |
| JPH0289318A (ja) | 多層配線半導体集積回路装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPH01152651A (ja) | 多層配線の形成方法 | |
| JPS6342144A (ja) | 多層配線構造体 | |
| JPS62221119A (ja) | 透孔形成方法 | |
| JPH02273922A (ja) | スルーホールの形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS5969950A (ja) | 多層配線形成方法 | |
| JPS6390841A (ja) | 半導体集積回路装置の製造方法 | |
| JPH065597A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH01207950A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH04332118A (ja) | パターンの形成方法 |