JPS6255703B2 - - Google Patents

Info

Publication number
JPS6255703B2
JPS6255703B2 JP2876280A JP2876280A JPS6255703B2 JP S6255703 B2 JPS6255703 B2 JP S6255703B2 JP 2876280 A JP2876280 A JP 2876280A JP 2876280 A JP2876280 A JP 2876280A JP S6255703 B2 JPS6255703 B2 JP S6255703B2
Authority
JP
Japan
Prior art keywords
film
organosiloxane resin
resin film
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2876280A
Other languages
English (en)
Other versions
JPS56125855A (en
Inventor
Kenji Sugishima
Hiroshi Goto
Hiroshi Tokunaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2876280A priority Critical patent/JPS56125855A/ja
Publication of JPS56125855A publication Critical patent/JPS56125855A/ja
Publication of JPS6255703B2 publication Critical patent/JPS6255703B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に半
導体素子の多層配線における層間絶縁膜の形成方
法に関する。
半導体装置がLSI,超LSIと大規模化するのに
伴ない、そのパターンはますます微細化、高密度
化されている。
このような状況下にあつて微細パターンの多層
配線を容易にするため、凹凸の激しい半導体基板
表面に液状絶縁材料を塗布することにより平担な
表面を有する層間絶縁膜を形成し、その上に配線
体を形成する方法が開発されている。
第1図はその方法を示す要部断面図、同図aに
おいて、1は半導体基板、2は二酸化シリコン
(SiO2)膜、3はアルミニウム(Al)等よりなる
第1の配線体、4は絶縁性有機材料膜であつて、
半導体基板1表面に回転塗布法等により液状有機
材料を塗布し、加熱処理を施こして溶剤を除去し
更には重合せしめる等により上記液状有機材料を
硬化させたもので、その表面はほぼ平担に形成さ
れる。
次いで同図bに示すように絶縁性有機材料膜4
表面に選択的に形成したホトレジスト膜5をマス
クとして、前記絶縁性有機材料膜4を選択的に除
去しスルーホール6を開孔する。
次いでホトレジスト膜5を酸素(O2)を用いた
プラズマアツシヤ法により灰化する等の方法で除
去し、同図cに示すように前記絶縁性有機材料膜
4上にAl等よりなる第2の配線体7を選択的に
形成することにより、多層配線が完了する。
このようにして得られた多層配線は、第1の配
線体3等による凹凸があつても絶縁性有機材料膜
4表面が平担に形成されるので、下地の凹凸に起
因する第2の配線体7の断線等を生じることがな
い。
このような利点を有する上述の層間絶縁膜の形
成方法における絶縁性有機材料の一つとしてオル
ガノシロキサン樹脂膜が注目されている。この樹
脂は耐熱性及び膜面の平担性がきわめて優れてい
る反面、酸素(O2)と容易に反応して亀裂を生じ
るという問題がある。従つてオルガノシロキサン
樹脂膜が存在する場合には、ホトレジスト膜の除
去にプラズマアツシヤ法を用いることができない
など工程に対する制約が多いため、上記オルガノ
シロキサン樹脂膜を用いることが困難であつた。
本発明の目的は上記問題点を解消して、オルガ
ノシロキサン樹脂膜を用いて表面を平担化した層
間絶縁膜の形成方法を提供することにある。
本発明の半導体装置の製造方法の特徴は、半導
体基板上に少なくとも一層の配線体を選択的に形
成した後、該配線体表面を含む前記半導体基板表
面にオルガノシロキサン樹脂膜を形成する工程
と、該オルガノシロキサン樹脂膜上に絶縁層を被
着せしめる工程と、該絶縁層上に選択的に形成さ
れたホトレジスト膜をマスクとして前記絶縁層を
選択的に除去する工程と、前記ホトレジスト膜及
び絶縁層をマスクとして乾式エツチング法を用い
て前記オルガノシロキサン樹脂膜を選択的に除去
してスルーホールを開孔する工程とを含むことに
ある。
以下本発明の半導体装置の製造方法の一実施例
を第2図の要部断面図により説明する。
同図aにおいて、1はシリコン基板、2は
SiO2膜、3はアルミニウム(Al)等よりなる第
1の配線体である。こゝまでは通常の工程に従つ
て進めてよい。
このあと上記第1の配線体3表面を含むシリコ
ン基板1表面全面に回転塗布法により液状オルガ
ノシロキサン樹脂膜を塗布し、これを窒素
(N2)雰囲気中で上記第1の配線体3等に悪影響
を及ぼさない程度の温度に加熱して樹脂中の溶剤
を除去し、オルガノシロキサン樹脂膜14を形成
する。そしてその上に例えば燐シリケートガラス
(PSG)等をスパツタリング法或いは化学気相成
長(CVD)法等により被着せしめて絶縁層(本
実施例では、PSG層)15を形成する。
次いで同図bに示すように該PSG層15上にホ
トレジスト膜16を選択的に形成する。
次いで同図cに示すように該ホトレジスト膜1
6をマスクとして、円筒型プラズマエツチング装
置を用い四弗化炭素(CF4)と酸素(O2)の混合ガ
スを反応ガスとするプラズマエツチング法により
前記PSG層15を選択的に除去する。この時、
PSG層15の開口17の側壁は図示のごとくすり
鉢状テーパ面となる。
次いで同図dに示すように、上記ホトレジスト
膜16及びPSG層15をマスクとして、酸素
(O2)を反応ガスとするリアクテイブイオンエツ
チング法により、前記オルガノシロキサン樹脂膜
14を選択的に除去して開口18を形成する。こ
の時ホトレジスト膜16も灰化されるので、ホト
レジスト膜16の厚さをオルガノシロキサン樹脂
膜14の厚さとほぼ同じか僅かに薄くしておけば
両者を同時に除去することができる。
以上により下層のオルガノシロキサン樹脂膜1
4の上にPSG層15を積層した平担な表面を有す
る二層構造の層間絶縁層と、開口17,18より
構成されたスルーホールが完成する。
このあとの工程は通常の方法に従つて進めてよ
く、例えば同図cに示すように、蒸着法等を用い
て第2の配線体7を選択的に形成して二層配線が
得られる。
上述の一実施例によれば、オルガノシロキサン
樹脂膜14の表面は略平担となるので、その上層
のPSG層15表面も略平担に形成される。従つて
第2の配線体7には下地の凹凸に起因する断線等
を生じることはない。
またスルーホールの上部即ちPSG層15の開口
17の側壁はすり鉢状のテーパ面をなすので、該
開口17の肩部において第2の配線体7の断線を
生じることもない。
更にオルガノシロキサン樹脂膜14はPSG層1
5により被覆されているので、パターニングの際
O2プラズマを用いても、開口18部以外はO2
ラズマが直接当ることはない。上記開口18の側
壁はO2プラズマにさらされるので亀裂を生じる
が、この亀裂は局部的な小さいものであり問題は
ない。
上記オルガノシロキサン樹脂膜14は第2の配
線体を被着したあとは周囲を完全に被覆され露出
する部分は皆無となる。従つて以後の工程に対し
ては何の制約も生じない。
本発明は上記一実施例に限定されることなく更
に種々変形して実施し得るものであつて、要は液
状オルガノシロキサン樹脂を塗布してオルガノシ
ロキサン樹脂膜を形成し、その上に該樹脂膜を保
護する絶縁膜を形成して以後の工程を進めること
にある。
従つて絶縁層及び配線体の材質は通常用いられ
るものの中から種々選択してよく、またパターニ
ングの方法も種々選択することができる。
また本発明を用いて二層配線のみならず三層以
上の多層配線を形成することもできる。
以上説明したごとく本発明を用いれば、オルガ
ノシロキサン樹脂を用いて表面を平担化した層間
絶縁膜を形成することが可能であり、しかもオル
ガノシロキサン樹脂膜は周囲を完全に保護される
のであとの工程に対する制約を除くことができ
る。従つて高精度の微細パターンの多層配線を断
線等を生じることなしに形成することが可能であ
る。
【図面の簡単な説明】
第1図は絶縁性有機材料よりなる層間絶縁膜を
用いた多層配線の従来の製造方法の説明に供する
要部断面図、第2図は本発明に係る半導体装置の
製造方法の一実施例を示す要部断面図である。 1……半導体基板、3……第1の配線体、7…
…第2の配線体、14……オルガノシロキサン樹
脂膜、15……絶縁層、16……ホトレジスト
膜、17,18………開口。

Claims (1)

    【特許請求の範囲】
  1. 1 多層配線構造を有する半導体装置の製造方法
    において、半導体基板上に少なくとも一層の配線
    体を選択的に形成した後、該配線体表面を含む前
    記半導体基板表面にオルガノシロキサン樹脂膜を
    形成する工程と、該オルガノシロキサン樹脂膜上
    に絶縁層を被着せしめる工程と、該絶縁層上に選
    択的に形成されたホトレジスト膜をマスクとして
    前記絶縁層を選択的に除去する工程と、前記ホト
    レジスト膜及び前記絶縁層をマスクとして乾式エ
    ツチング法を用いて前記オルガノシロキサン樹脂
    膜を選択的に除去してスルーホールを開孔する工
    程とを含むことを特徴とする半導体装置の製造方
    法。
JP2876280A 1980-03-07 1980-03-07 Manufacture of semiconductor device Granted JPS56125855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2876280A JPS56125855A (en) 1980-03-07 1980-03-07 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2876280A JPS56125855A (en) 1980-03-07 1980-03-07 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS56125855A JPS56125855A (en) 1981-10-02
JPS6255703B2 true JPS6255703B2 (ja) 1987-11-20

Family

ID=12257412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2876280A Granted JPS56125855A (en) 1980-03-07 1980-03-07 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS56125855A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945946A (ja) * 1982-09-06 1984-03-15 Toyota Central Res & Dev Lab Inc 中空糸状多孔質ガラスの製造法
GB2137808A (en) * 1983-04-06 1984-10-10 Plessey Co Plc Integrated circuit processing method
JPH0691068B2 (ja) * 1985-04-02 1994-11-14 株式会社日立製作所 薄膜形成方法
JP2542075B2 (ja) * 1989-02-23 1996-10-09 三菱電機株式会社 シリコ―ンラダ―系樹脂にパタ―ンを転写する方法およびそれに用いるエッチング液
JP2718231B2 (ja) * 1990-01-10 1998-02-25 三菱電機株式会社 高純度末端ヒドロキシフェニルラダーシロキサンプレポリマーの製造方法および高純度末端ヒドロキシフェニルラダーポリシロキサンの製造方法
JP2923408B2 (ja) * 1992-12-21 1999-07-26 三菱電機株式会社 高純度シリコーンラダーポリマーの製造方法

Also Published As

Publication number Publication date
JPS56125855A (en) 1981-10-02

Similar Documents

Publication Publication Date Title
JPS6255703B2 (ja)
US6589712B1 (en) Method for forming a passivation layer using polyimide layer as a mask
JP3123450B2 (ja) 半導体装置およびその製造方法
JPH06267943A (ja) 半導体装置の製造方法
JPH038581B2 (ja)
JP2748612B2 (ja) 半導体装置の製造方法
JPS6355784B2 (ja)
JPH10214892A (ja) 半導体装置の製造方法
JPH0629400A (ja) 半導体装置及びその製造方法
JPH09213796A (ja) 半導体装置及びその製造方法
KR100260356B1 (ko) 반도체소자의 다층 금속배선 형성방법
JPH02156538A (ja) 半導体装置の製造方法
JPH04356944A (ja) 半導体装置およびその製造方法
JPH0443641A (ja) 半導体素子の製造方法
JPH02237137A (ja) 半導体装置の製造方法
JPS6326544B2 (ja)
JPH05152444A (ja) 半導体装置の製造方法
JPH04255252A (ja) 半導体装置の製造方法
JPS63226041A (ja) 半導体集積回路装置の製造方法
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법
JPH05308073A (ja) 半導体装置の製造方法
JPH04326553A (ja) 半導体装置の製造方法
JPH0448634A (ja) 半導体装置の製造方法
JPH0497547A (ja) 平坦化方法
JPH03257921A (ja) 半導体装置の製造方法