JPS58166725A - 積層被覆層の開口部形成方法 - Google Patents
積層被覆層の開口部形成方法Info
- Publication number
- JPS58166725A JPS58166725A JP5034882A JP5034882A JPS58166725A JP S58166725 A JPS58166725 A JP S58166725A JP 5034882 A JP5034882 A JP 5034882A JP 5034882 A JP5034882 A JP 5034882A JP S58166725 A JPS58166725 A JP S58166725A
- Authority
- JP
- Japan
- Prior art keywords
- film
- window
- coating layer
- layer
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000011247 coating layer Substances 0.000 title claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 abstract description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体板上に積層された複数の被覆層を貫通す
る開口部をエツチングにより形成する方法に関する。
る開口部をエツチングにより形成する方法に関する。
例えばダイオード、トランジスタ、サイリスタ等の半導
体素子の表面保護のためにシリコン板の酸化膜の上にさ
らに窒化膜あるいは多結晶シリコンを積層し、それらに
電極のための窓を明ける方法としてフォトエツチングを
２回行う方法と、１回で行う方法とがある。第１図（ａ
ｌ〜（ｅｌは２回フォトエツチングを行う方法で、 （ａ） シリコン基板１の上に積層された酸化膜２、
窒化膜３の上にさらにフォトレジスト膜４を塗布し、 ｌｂｌ 光の照射によりフォトレジスト膜４に窓５を
設けたのち、それを通して窒化膜３をりん酸エツチング
で除去し、 （Ｃ１再び全面にフォトレジスト膜６を塗布し、ｆｄｌ
光の照射により設けたフォトレジスト膜６の窓７を
通して酸化膜２をふつ酸エツチングで除去し、 （ｅｌ フォトレジスト膜を除去することによって完
了する。
体素子の表面保護のためにシリコン板の酸化膜の上にさ
らに窒化膜あるいは多結晶シリコンを積層し、それらに
電極のための窓を明ける方法としてフォトエツチングを
２回行う方法と、１回で行う方法とがある。第１図（ａ
ｌ〜（ｅｌは２回フォトエツチングを行う方法で、 （ａ） シリコン基板１の上に積層された酸化膜２、
窒化膜３の上にさらにフォトレジスト膜４を塗布し、 ｌｂｌ 光の照射によりフォトレジスト膜４に窓５を
設けたのち、それを通して窒化膜３をりん酸エツチング
で除去し、 （Ｃ１再び全面にフォトレジスト膜６を塗布し、ｆｄｌ
光の照射により設けたフォトレジスト膜６の窓７を
通して酸化膜２をふつ酸エツチングで除去し、 （ｅｌ フォトレジスト膜を除去することによって完
了する。
しかしこの方法では工１が長くなる欠点があるため、第
２図（ａｌ〜（Ｃ）に示すように１回のフォトエツチン
グで終る方法も知られている。第１図と共通の部分に同
一の符号が付された第２図（ａ）〜（Ｃ１に示す方法の
第１図に示す方法と異なる点は、第２図（ｂｌにおいて
フォトレジスト膜４の窓５を通して窒化膜３．酸化膜２
の双方をエツチングし、第２図（Ｃ１のように形成する
点にある。しかしこの方法では窒化膜３が酸化膜２の上
にひさし状に突出するため、この上にさらに酸化膜を被
着するオーバーオキサイド構造をきった場合に、オーバ
ーオキサイド膜に亀裂が入りやすくなる欠点がある。
２図（ａｌ〜（Ｃ）に示すように１回のフォトエツチン
グで終る方法も知られている。第１図と共通の部分に同
一の符号が付された第２図（ａ）〜（Ｃ１に示す方法の
第１図に示す方法と異なる点は、第２図（ｂｌにおいて
フォトレジスト膜４の窓５を通して窒化膜３．酸化膜２
の双方をエツチングし、第２図（Ｃ１のように形成する
点にある。しかしこの方法では窒化膜３が酸化膜２の上
にひさし状に突出するため、この上にさらに酸化膜を被
着するオーバーオキサイド構造をきった場合に、オーバ
ーオキサイド膜に亀裂が入りやすくなる欠点がある。
本発明は上述の欠点を除き、１回のフォトレジスト塗布
のみで上側被覆層の突出のない形状の開口部を形成する
方法を提出することを目的とする。
のみで上側被覆層の突出のない形状の開口部を形成する
方法を提出することを目的とする。
この目的は積層被覆層の上に被着されたフォトレジスト
膜の所定の領域を除去し、次いでその除去した領域を通
して積層被覆層をエツチングして除去したのち、さらに
残留フォトレジスト膜をマスクとして主として上側被覆
層だけをエツチングして除去することによって達成され
る。
膜の所定の領域を除去し、次いでその除去した領域を通
して積層被覆層をエツチングして除去したのち、さらに
残留フォトレジスト膜をマスクとして主として上側被覆
層だけをエツチングして除去することによって達成され
る。
以下図を引用して本発明の一実施例の工程について説明
する。第１．第２図と共通の部分には同一の符号が付さ
れている＠３図（ａｌ〜（ｄｌにおいて、（ａｔ 第
１図（ａｌと同様シリコン基板１の上に積層された酸化
膜２、窒化膜３の上にさらにフォトレジスト膜４を塗布
し、 （ｂ） 第２図（ｂｌと同様に、光の照射によりフォ
トレジスト膜４に窓５を設けたのち、その窓を通して窒
化膜３および酸化膜２をぶつ酸によりエツチングし、 （ｃｌ さらにフォトレジスト膜４を残したまま窓５
を通してりん酸により窒化膜３を選択的にエツチングし
、 （ｄｌ フォトレジスト膜を除去して第１図（ｅ）と
同様の形状を得る。
する。第１．第２図と共通の部分には同一の符号が付さ
れている＠３図（ａｌ〜（ｄｌにおいて、（ａｔ 第
１図（ａｌと同様シリコン基板１の上に積層された酸化
膜２、窒化膜３の上にさらにフォトレジスト膜４を塗布
し、 （ｂ） 第２図（ｂｌと同様に、光の照射によりフォ
トレジスト膜４に窓５を設けたのち、その窓を通して窒
化膜３および酸化膜２をぶつ酸によりエツチングし、 （ｃｌ さらにフォトレジスト膜４を残したまま窓５
を通してりん酸により窒化膜３を選択的にエツチングし
、 （ｄｌ フォトレジスト膜を除去して第１図（ｅ）と
同様の形状を得る。
窒化膜の選択的エツチングはりん酸によるエツチングの
ほかにプラズマエツチングによって行うことも有効であ
る。またこの方法は酸化膜および窒化膜からなる積層被
覆層に限らず、他の種類の積層被覆層あるいは３層以上
の被覆層に対しても適応したエツチング手段の採用によ
り有効に適用できる。
ほかにプラズマエツチングによって行うことも有効であ
る。またこの方法は酸化膜および窒化膜からなる積層被
覆層に限らず、他の種類の積層被覆層あるいは３層以上
の被覆層に対しても適応したエツチング手段の採用によ
り有効に適用できる。
以上述べたように、本発明は積層被覆層に開口部を形成
するためフォトレジスト膜の窓をマスクとして各層をエ
ツチングして除去する工程ののちに下側の層だけを同じ
マスクを用いて選択的にエツチングするもので、これに
よりフォトレジスト膜のマスク作成の手数は１回のみで
形状良好で突出のない開口部を積）−被覆層に形成する
ことができ、特に高耐圧半導体素子などの多層パッシベ
ーション膜を有するものの製造に際して得られる効果は
極めて大きい。
するためフォトレジスト膜の窓をマスクとして各層をエ
ツチングして除去する工程ののちに下側の層だけを同じ
マスクを用いて選択的にエツチングするもので、これに
よりフォトレジスト膜のマスク作成の手数は１回のみで
形状良好で突出のない開口部を積）−被覆層に形成する
ことができ、特に高耐圧半導体素子などの多層パッシベ
ーション膜を有するものの製造に際して得られる効果は
極めて大きい。
第１図（ａｌ〜（ｅｌは半導体素子の積層被覆層の窓明
は方法の一従来例の工程を示す断面図、第２図（ａｌ〜
（Ｃ１は別の従来例の工程を示す断面図、第３図ｆａｔ
〜（ｄｌは本発明の一実施例の工程を示す断面図である
。 ２・・・酸化膜、３・・・窒化膜、４・・・フォトレジ
スト膜、５・・・窓。 （ｅ）
は方法の一従来例の工程を示す断面図、第２図（ａｌ〜
（Ｃ１は別の従来例の工程を示す断面図、第３図ｆａｔ
〜（ｄｌは本発明の一実施例の工程を示す断面図である
。 ２・・・酸化膜、３・・・窒化膜、４・・・フォトレジ
スト膜、５・・・窓。 （ｅ）
Claims (1)
- １）積層被覆層の上に被着されたフォトレジスト膜の所
定の領域を除去し、次いで該除去領域を通して積層被覆
層をエツチングして除去したのち、さらに残留フォトレ
ジスト膜をマスクとして主として上側被覆層だけをエツ
チングして除去することを特徴とする積層被覆層の開口
部形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034882A JPS58166725A (ja) | 1982-03-29 | 1982-03-29 | 積層被覆層の開口部形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034882A JPS58166725A (ja) | 1982-03-29 | 1982-03-29 | 積層被覆層の開口部形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166725A true JPS58166725A (ja) | 1983-10-01 |
| JPS644662B2 JPS644662B2 (ja) | 1989-01-26 |
Family
ID=12856403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034882A Granted JPS58166725A (ja) | 1982-03-29 | 1982-03-29 | 積層被覆層の開口部形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830774A (en) * | 1996-06-24 | 1998-11-03 | Motorola, Inc. | Method for forming a metal pattern on a substrate |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE390383T1 (de) | 2003-07-30 | 2008-04-15 | Graham Packaging Co | Behälterhandhabungssystem |
| UY29148A1 (es) | 2004-09-30 | 2006-05-31 | Murray Melrose David | Recipiente de presion con paneles de vacio diferenciales |
| US9707711B2 (en) | 2006-04-07 | 2017-07-18 | Graham Packaging Company, L.P. | Container having outwardly blown, invertible deep-set grips |
-
1982
- 1982-03-29 JP JP5034882A patent/JPS58166725A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830774A (en) * | 1996-06-24 | 1998-11-03 | Motorola, Inc. | Method for forming a metal pattern on a substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644662B2 (ja) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS58166725A (ja) | 積層被覆層の開口部形成方法 | |
| JPH027175B2 (ja) | ||
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH0372653A (ja) | 半導体装置 | |
| JPS62281466A (ja) | 半導体装置 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JP2659270B2 (ja) | 半導体装置の製造方法 | |
| JPH03185750A (ja) | 半導体装置 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS61133647A (ja) | 半導体装置の製造方法 | |
| JPH031539A (ja) | 半導体装置の製造方法 | |
| JPS603136A (ja) | 配線形成方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS6241419B2 (ja) | ||
| JPH04171815A (ja) | 半導体装置のコンタクト孔の形成方法 | |
| JPS6242435A (ja) | 電極形成方法 | |
| JPH0393232A (ja) | 半導体装置 | |
| JPS61116869A (ja) | イメ−ジセンサの製造方法 | |
| JPS61100981A (ja) | 半導体装置の製造方法 | |
| JPH02270324A (ja) | 半導体装置の製造方法 | |
| JPH02280316A (ja) | 集積回路のパターン形成方法 |