JPS644662B2 - - Google Patents
Info
- Publication number
- JPS644662B2 JPS644662B2 JP5034882A JP5034882A JPS644662B2 JP S644662 B2 JPS644662 B2 JP S644662B2 JP 5034882 A JP5034882 A JP 5034882A JP 5034882 A JP5034882 A JP 5034882A JP S644662 B2 JPS644662 B2 JP S644662B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- photoresist film
- coating layer
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000011247 coating layer Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体板上に積層された複数の被覆層
を貫通する開口部をエツチングにより形成する方
法に関する。
を貫通する開口部をエツチングにより形成する方
法に関する。
例えばダイオード、トランジスタ、サイリスタ
等の半導体素子の表面保護のためにシリコン板の
酸化膜の上にさらに窒化膜あるいは多結晶シリコ
ンを積層し、それらに電極のための窓を明ける方
法としてフオトエツチングを２回行う方法と、１
回で行う方法とがある。第１図ａ〜ｅは２回フオ
トエツチングを行う方法で、 (a) シリコン基板１の上に積層された酸化膜２、
窒化膜３の上にさらにフオトレジスト膜４を塗
布し、 (b) 光の照射によりフオトレジスト膜４に窓５を
設けたのち、それを通して窒化膜３をりん酸エ
ツチングで除去し、 (c) 再び全面にフオトレジスト膜６を塗布し、 (d) 光の照射により設けたフオトレジスト膜６の
窓７を通して酸化膜２をふつ酸エツチングで除
去し、 (e) フオトレジスト膜を除去することによつて完
了する。
等の半導体素子の表面保護のためにシリコン板の
酸化膜の上にさらに窒化膜あるいは多結晶シリコ
ンを積層し、それらに電極のための窓を明ける方
法としてフオトエツチングを２回行う方法と、１
回で行う方法とがある。第１図ａ〜ｅは２回フオ
トエツチングを行う方法で、 (a) シリコン基板１の上に積層された酸化膜２、
窒化膜３の上にさらにフオトレジスト膜４を塗
布し、 (b) 光の照射によりフオトレジスト膜４に窓５を
設けたのち、それを通して窒化膜３をりん酸エ
ツチングで除去し、 (c) 再び全面にフオトレジスト膜６を塗布し、 (d) 光の照射により設けたフオトレジスト膜６の
窓７を通して酸化膜２をふつ酸エツチングで除
去し、 (e) フオトレジスト膜を除去することによつて完
了する。
しかしこの方法では工程が長くなる欠点がある
ため、第２図ａ〜ｃに示すように１回のフオトエ
ツチングで終る方法を知られている。第１図と共
通の部分に同一の符号が付された第２図ａ〜ｃに
示す方法の第１図に示す方法と異なる点は、第２
図ｂにおいてフオトレジスト膜４の窓５を通して
窒化膜３、酸化膜２の双方をエツチングし、第２
図ｃのように形成する点にある。しかしこの方法
では窒化膜３が酸化膜２の上にひさし状に突出す
るため、この上にさらに酸化膜を被着するオーバ
ーオキサイド構造をとつた場合に、オーバーオキ
サイド膜に亀裂が入りやすくなる欠点がある。
ため、第２図ａ〜ｃに示すように１回のフオトエ
ツチングで終る方法を知られている。第１図と共
通の部分に同一の符号が付された第２図ａ〜ｃに
示す方法の第１図に示す方法と異なる点は、第２
図ｂにおいてフオトレジスト膜４の窓５を通して
窒化膜３、酸化膜２の双方をエツチングし、第２
図ｃのように形成する点にある。しかしこの方法
では窒化膜３が酸化膜２の上にひさし状に突出す
るため、この上にさらに酸化膜を被着するオーバ
ーオキサイド構造をとつた場合に、オーバーオキ
サイド膜に亀裂が入りやすくなる欠点がある。
本発明は上述の欠点を除き、１回のフオトレジ
スト塗布のみで上側被覆層の突出のない形状の開
口部を形成する方法を提供することを目的とす
る。
スト塗布のみで上側被覆層の突出のない形状の開
口部を形成する方法を提供することを目的とす
る。
この目的は積層被覆層の上に被着されたフオト
レジスト膜の所定の領域を除去し、次いでその除
去した領域を通して積層被覆層をエツチングして
除去したのち、さらに残留フオトレジスト膜をマ
スクとして主として上側被覆層だけをエツチング
して除去することによつて達成される。
レジスト膜の所定の領域を除去し、次いでその除
去した領域を通して積層被覆層をエツチングして
除去したのち、さらに残留フオトレジスト膜をマ
スクとして主として上側被覆層だけをエツチング
して除去することによつて達成される。
以下図を引用して本発明の一実施例の工程につ
いて説明する。第１、第２図と共通の部分には同
一の符号が付されている第３図ａ〜ｄにおいて、 (a) 第１図ａと同様シリコン基板１の上に積層さ
れた酸化膜２、窒化膜３の上にさらにフオトレ
ジスト膜４を塗布し、 (b) 第２図ｂと同様に、光の照射によりフオトレ
ジスト膜４に窓５を設けたのち、その窓を通し
て窒化膜３および酸化膜２をふつ酸によりエツ
チングし、 (c) さらにフオトレジスト膜４を残したまま窓５
を通してりん酸により窒化膜３を選択的にエツ
チングし、 (d) フオトレジスト膜を除去して第１図ｅと同様
の形状を得る。
いて説明する。第１、第２図と共通の部分には同
一の符号が付されている第３図ａ〜ｄにおいて、 (a) 第１図ａと同様シリコン基板１の上に積層さ
れた酸化膜２、窒化膜３の上にさらにフオトレ
ジスト膜４を塗布し、 (b) 第２図ｂと同様に、光の照射によりフオトレ
ジスト膜４に窓５を設けたのち、その窓を通し
て窒化膜３および酸化膜２をふつ酸によりエツ
チングし、 (c) さらにフオトレジスト膜４を残したまま窓５
を通してりん酸により窒化膜３を選択的にエツ
チングし、 (d) フオトレジスト膜を除去して第１図ｅと同様
の形状を得る。
窒化膜の選択的エツチングはりん酸によるエツ
チングのほかにプラズマエツチングによつて行う
ことも有効である。またこの方法は酸化膜および
窒化膜からなる積層被覆層に限らず、他の種類の
積層被覆層あるいは３層以上の被覆層に対しても
適応したエツチング手段の採用により有効に適用
できる。
チングのほかにプラズマエツチングによつて行う
ことも有効である。またこの方法は酸化膜および
窒化膜からなる積層被覆層に限らず、他の種類の
積層被覆層あるいは３層以上の被覆層に対しても
適応したエツチング手段の採用により有効に適用
できる。
以上述べたように、本発明は積層被覆層に開口
部を形成するためフオトレジスト膜の窓をマスク
として各層をエツチングして除去する工程ののち
に下側の層だけを同じマスクを用いて選択的にエ
ツチングするもので、これによりフオトレジスト
膜のマスク作成の手数は１回のみで形状良好で突
出のない開口部を積層被覆層に形成することがで
き、特に高耐圧半導体素子などの多層パツシベー
シヨン膜を有するものの製造に際して得られる効
果は極めて大きい。
部を形成するためフオトレジスト膜の窓をマスク
として各層をエツチングして除去する工程ののち
に下側の層だけを同じマスクを用いて選択的にエ
ツチングするもので、これによりフオトレジスト
膜のマスク作成の手数は１回のみで形状良好で突
出のない開口部を積層被覆層に形成することがで
き、特に高耐圧半導体素子などの多層パツシベー
シヨン膜を有するものの製造に際して得られる効
果は極めて大きい。
第１図ａ〜ｅは半導体素子の積層被覆層の窓明
け方法の一従来例の工程を示す断面図、第２図ａ
〜ｃは別の従来例の工程を示す断面図、第３図ａ
〜ｄは本発明の一実施例の工程を示す断面図であ
る。 ２……酸化膜、３……窒化膜、４……フオトレ
ジスト膜、５……窓。
け方法の一従来例の工程を示す断面図、第２図ａ
〜ｃは別の従来例の工程を示す断面図、第３図ａ
〜ｄは本発明の一実施例の工程を示す断面図であ
る。 ２……酸化膜、３……窒化膜、４……フオトレ
ジスト膜、５……窓。
Claims (1)
- １ 積層被覆層の上に被着されたフオトレジスト
膜の所定の領域を除去し、次いで該除去領域を通
して積層被覆層をエツチングして除去したのち、
さらに残留フオトレジスト膜をマスクとして主と
して上側被覆層だけをエツチングして除去するこ
とを特徴とする積層被覆層の開口部形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034882A JPS58166725A (ja) | 1982-03-29 | 1982-03-29 | 積層被覆層の開口部形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034882A JPS58166725A (ja) | 1982-03-29 | 1982-03-29 | 積層被覆層の開口部形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166725A JPS58166725A (ja) | 1983-10-01 |
| JPS644662B2 true JPS644662B2 (ja) | 1989-01-26 |
Family
ID=12856403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034882A Granted JPS58166725A (ja) | 1982-03-29 | 1982-03-29 | 積層被覆層の開口部形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166725A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9090363B2 (en) | 2003-07-30 | 2015-07-28 | Graham Packaging Company, L.P. | Container handling system |
| US9162807B2 (en) | 2004-09-30 | 2015-10-20 | Graham Packaging Company, L.P. | Pressure container with differential vacuum panels |
| US9707711B2 (en) | 2006-04-07 | 2017-07-18 | Graham Packaging Company, L.P. | Container having outwardly blown, invertible deep-set grips |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830774A (en) * | 1996-06-24 | 1998-11-03 | Motorola, Inc. | Method for forming a metal pattern on a substrate |
-
1982
- 1982-03-29 JP JP5034882A patent/JPS58166725A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9090363B2 (en) | 2003-07-30 | 2015-07-28 | Graham Packaging Company, L.P. | Container handling system |
| US9162807B2 (en) | 2004-09-30 | 2015-10-20 | Graham Packaging Company, L.P. | Pressure container with differential vacuum panels |
| US9707711B2 (en) | 2006-04-07 | 2017-07-18 | Graham Packaging Company, L.P. | Container having outwardly blown, invertible deep-set grips |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58166725A (ja) | 1983-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPS644662B2 (ja) | ||
| JPH027175B2 (ja) | ||
| JPH021917A (ja) | 半導体集積回路 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS6158266A (ja) | 半導体装置及びその製造方法 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPS61100981A (ja) | 半導体装置の製造方法 | |
| JPH02222574A (ja) | 半導体装置 | |
| JPS6222452A (ja) | 半導体装置の製造方法 | |
| JPH0117246B2 (ja) | ||
| JPS6142144A (ja) | 半導体装置の製造方法 | |
| JPS6158257A (ja) | 半導体装置の製造方法 | |
| JPS61133647A (ja) | 半導体装置の製造方法 | |
| JPS62281466A (ja) | 半導体装置 | |
| JPH0393232A (ja) | 半導体装置 | |
| JPH02270324A (ja) | 半導体装置の製造方法 | |
| JPS61102046U (ja) | ||
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS61116869A (ja) | イメ−ジセンサの製造方法 | |
| JPS60198862A (ja) | 半導体集積回路装置 | |
| JPS6241419B2 (ja) | ||
| JPH02137227A (ja) | 半導体装置の製造方法 |