JPS603136A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPS603136A JPS603136A JP11132083A JP11132083A JPS603136A JP S603136 A JPS603136 A JP S603136A JP 11132083 A JP11132083 A JP 11132083A JP 11132083 A JP11132083 A JP 11132083A JP S603136 A JPS603136 A JP S603136A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resist
- insulating film
- groove
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ィ）産業上の利用分野
本発明は配線形成方法、特に多層に積ｊ−形成される配
線形成方法籠−関する。
線形成方法籠−関する。
口）従来技術
半導体素子の集積度が増す（：つれて多層配線技術が重
要６二なつ℃きている。しかし従来の半導体プロセスで
多層配線（たとえばＡＪ２層、３層配線）を行なうと、
上層≦二なるほど下地段差が大きくなり層間絶縁膜及び
配線金属のステップカバレーｙジ（段差被覆率）が悪く
なる等、の問題が発生する。
要６二なつ℃きている。しかし従来の半導体プロセスで
多層配線（たとえばＡＪ２層、３層配線）を行なうと、
上層≦二なるほど下地段差が大きくなり層間絶縁膜及び
配線金属のステップカバレーｙジ（段差被覆率）が悪く
なる等、の問題が発生する。
ハ）発明の目的
本発明はこのような点Ｃ：鑑みて為さ肚たものであって
配線部の段差を小さくするとともに、配線側面部の傾斜
を緩やかＣ二してこの配線上にさらに積層される絶縁膜
及び配線のステヅブカパレプジを同上せしめることを目
的とする。
配線部の段差を小さくするとともに、配線側面部の傾斜
を緩やかＣ二してこの配線上にさらに積層される絶縁膜
及び配線のステヅブカパレプジを同上せしめることを目
的とする。
二）発明の構成
本発明は、基板上の第１の絶縁膜に第１のレジストを設
けこのレジストをマスクとしてエッチングを施こし、第
１の絶縁膜Ｃ：所望配線形状の溝を設ける工程と、この
溝を含む基板全面に金属層を形成した後、溝部の金属層
上Ｃ二上記第１のレジストによる溝開設のためのパター
ン１】より広いパターン巾の第２のレジストを設け、こ
の第２のレジストをマスクとして上記金属層をウニブト
エツチングし、上記溝部に第１の配線を形成する工程と
、この第１の配線を含む基板上に第２の絶縁膜及び第２
の配線を積層形成する工程と、で構成される。
けこのレジストをマスクとしてエッチングを施こし、第
１の絶縁膜Ｃ：所望配線形状の溝を設ける工程と、この
溝を含む基板全面に金属層を形成した後、溝部の金属層
上Ｃ二上記第１のレジストによる溝開設のためのパター
ン１】より広いパターン巾の第２のレジストを設け、こ
の第２のレジストをマスクとして上記金属層をウニブト
エツチングし、上記溝部に第１の配線を形成する工程と
、この第１の配線を含む基板上に第２の絶縁膜及び第２
の配線を積層形成する工程と、で構成される。
ホ）実施例
第１図乃至第５図は本発明配線形成方法を工程順に示し
た断面図であって、これ等の図を用いて本発明を詳述す
る。まず、シリコン等より成る半導体基板（１１上に８
１０２等より成る第１の絶縁膜（２）を設け、この第１
の絶縁膜（２）上に第１のレジスト（３）で所望配線形
状のレジストパターンを形成する（第１図）。次にこの
第１のレジスト（３）をマスクとして第１の絶縁膜（２
）に弗酸系のエッチャントを用いてウニブトエツチング
を施こし、上記所望配線形状で溝（４）を例えば深さ１
ｏｏｏｕ程度にパ形成する（第２図）。このとき、溝（
４）端部はサイドエツチングが為されて円弧状（二なる
。第１のレジスト（３）除去後、この溝（４）を含む基
板（１１全面Ｃ：蒸着法Ｃ；よりＡＪ等より成る金属層
（５）を２００ＯＡ厚程度設け、上記溝（４）上の金属
層（５）上に溝（４）と同一パターンの第２のレジン）
（６１を形成する（第３図）。このとき、第２のレジ
スト（６）のレジストパターン巾ハ、 溝（４）形成時
の第１のレジスト（３）のパターン巾より大きく設定す
る。具体的にはこの第２のレジスト（６）巾は溝（４）
の中程度にすると良い。続いてこの第２のレジスト（６
）をマスクとして金属層（５）に燐酸系のエッチャント
を用いたウェトットエッチングを施こし、上記溝（４）
に半分はど埋め込まれた状態の第１の配線（７）を形成
する（第４図）。
た断面図であって、これ等の図を用いて本発明を詳述す
る。まず、シリコン等より成る半導体基板（１１上に８
１０２等より成る第１の絶縁膜（２）を設け、この第１
の絶縁膜（２）上に第１のレジスト（３）で所望配線形
状のレジストパターンを形成する（第１図）。次にこの
第１のレジスト（３）をマスクとして第１の絶縁膜（２
）に弗酸系のエッチャントを用いてウニブトエツチング
を施こし、上記所望配線形状で溝（４）を例えば深さ１
ｏｏｏｕ程度にパ形成する（第２図）。このとき、溝（
４）端部はサイドエツチングが為されて円弧状（二なる
。第１のレジスト（３）除去後、この溝（４）を含む基
板（１１全面Ｃ：蒸着法Ｃ；よりＡＪ等より成る金属層
（５）を２００ＯＡ厚程度設け、上記溝（４）上の金属
層（５）上に溝（４）と同一パターンの第２のレジン）
（６１を形成する（第３図）。このとき、第２のレジ
スト（６）のレジストパターン巾ハ、 溝（４）形成時
の第１のレジスト（３）のパターン巾より大きく設定す
る。具体的にはこの第２のレジスト（６）巾は溝（４）
の中程度にすると良い。続いてこの第２のレジスト（６
）をマスクとして金属層（５）に燐酸系のエッチャント
を用いたウェトットエッチングを施こし、上記溝（４）
に半分はど埋め込まれた状態の第１の配線（７）を形成
する（第４図）。
このとき、第１の配線（７）の端部（８）の傾斜も緩や
か（二なる。その後、第２のレジスト（６）を除去して
、ＯＶＤ法を用いて５ｉ０２より成る第２の絶縁膜（９
）を設け、さらにこの第２の絶縁膜（９）上Ｃ二ＡＪよ
り成る第２の配線（１αを形成すると、これ等第２（７
）絶縁膜（９）及び第２の配線ａ■は第１の配線（７）
との交差部においてもステップカバレッジが良好なる状
態で形成される（第５図）。
か（二なる。その後、第２のレジスト（６）を除去して
、ＯＶＤ法を用いて５ｉ０２より成る第２の絶縁膜（９
）を設け、さらにこの第２の絶縁膜（９）上Ｃ二ＡＪよ
り成る第２の配線（１αを形成すると、これ等第２（７
）絶縁膜（９）及び第２の配線ａ■は第１の配線（７）
との交差部においてもステップカバレッジが良好なる状
態で形成される（第５図）。
第６図は第１の絶縁膜（２）下（二下層配線（１１）等
が存在して段差がある場合、本発明を利用して多層配線
を行ったものであって、このような場合においても、第
１の配線（７１の端部（８）の傾斜が緩やかにな番〕、
第２の絶縁膜（９）、第２の配線（Ｉｌ）ｌのステップ
カバレッジを向上せしめることが出来る。
が存在して段差がある場合、本発明を利用して多層配線
を行ったものであって、このような場合においても、第
１の配線（７１の端部（８）の傾斜が緩やかにな番〕、
第２の絶縁膜（９）、第２の配線（Ｉｌ）ｌのステップ
カバレッジを向上せしめることが出来る。
へ）発明の効果
以上述べた如く、本発明配線形成方法は第１ Ｑ）絶縁
膜に溝を設けこの溝部に第１の配線を形成した後、第２
の絶縁膜、第２の配線を積層形成しているので、第１の
配線による段差が小さくなるとともに、第１の配線端部
の傾斜も酸くなり、第２の絶縁膜、第２の配線のステッ
プカバレッジが良くなり、多層配線≦二おける信頼性向
上が図れる。
膜に溝を設けこの溝部に第１の配線を形成した後、第２
の絶縁膜、第２の配線を積層形成しているので、第１の
配線による段差が小さくなるとともに、第１の配線端部
の傾斜も酸くなり、第２の絶縁膜、第２の配線のステッ
プカバレッジが良くなり、多層配線≦二おける信頼性向
上が図れる。
第１図乃至第５図は本発明配線方法を工程順Ｃ二示した
断面図、第６図は本発明方法を用いて形成された他の実
施例多層配線構造を示す断面図である。 （］）・・・基板、 （２）（９１・・・絶縁膜、 （
３１（６１・・・レジスト、（７）（１ω・・・配線。 出願人 三洋電機株式会社
断面図、第６図は本発明方法を用いて形成された他の実
施例多層配線構造を示す断面図である。 （］）・・・基板、 （２）（９１・・・絶縁膜、 （
３１（６１・・・レジスト、（７）（１ω・・・配線。 出願人 三洋電機株式会社
Claims (1)
- １）半導体基板上（＝多層配線を形成する罵−際し、基
板上に第１の絶縁膜を設け、この第１の絶縁膜上に第１
のレジストで所望配線形状のレジメ）／（ターンを形成
し、このレジヌトパターンをマスクとしてこの第１の絶
縁膜表面をエザチングすること（二より所望の配線形状
の溝を設け、該溝を含む基板全面に金属層を形成した後
、上記溝部の金属層上１：上記第１のレジスト１−よる
溝開設の為のレジストパターン巾より広いパターン「Ｉ
Ｊのパターンを釘する第２のレジストを設け、この第２
のレジストをマスクとして上記金属層をウニ噌トエッチ
ングし、上記溝部に上記金属層を残存させて第１の配線
と為した後、この基板全面に第２の絶縁膜をＯＶＤ法で
生成すると共≦−１この＠２の絶縁膜上に所望形状の第
２の配線を施こして成る配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11132083A JPS603136A (ja) | 1983-06-20 | 1983-06-20 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11132083A JPS603136A (ja) | 1983-06-20 | 1983-06-20 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603136A true JPS603136A (ja) | 1985-01-09 |
Family
ID=14558226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11132083A Pending JPS603136A (ja) | 1983-06-20 | 1983-06-20 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603136A (ja) |
-
1983
- 1983-06-20 JP JP11132083A patent/JPS603136A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JP2561602B2 (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS603136A (ja) | 配線形成方法 | |
| JPH0313744B2 (ja) | ||
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| JP2000077396A (ja) | 半導体装置及びその製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS58166725A (ja) | 積層被覆層の開口部形成方法 | |
| JPH0330992B2 (ja) | ||
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| TW559921B (en) | Method for rounding corner of thin film component in semiconductor device | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS62241339A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS61259540A (ja) | 多層配線の製造方法 |