JPH11176885A - 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器

Info

Publication number
JPH11176885A
JPH11176885A JP9354180A JP35418097A JPH11176885A JP H11176885 A JPH11176885 A JP H11176885A JP 9354180 A JP9354180 A JP 9354180A JP 35418097 A JP35418097 A JP 35418097A JP H11176885 A JPH11176885 A JP H11176885A
Authority
JP
Japan
Prior art keywords
leads
lead
insulating film
external electrodes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9354180A
Other languages
English (en)
Other versions
JP3482850B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP35418097A priority Critical patent/JP3482850B2/ja
Priority to US09/204,548 priority patent/US6297964B1/en
Priority to SG1998005234A priority patent/SG72904A1/en
Priority to KR10-1998-0053334A priority patent/KR100372466B1/ko
Priority to TW087120368A priority patent/TW393747B/zh
Publication of JPH11176885A publication Critical patent/JPH11176885A/ja
Application granted granted Critical
Publication of JP3482850B2 publication Critical patent/JP3482850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フィルムの端面からリードの端面が露出して
も信頼性の低下を防ぐことができる半導体装置を提供す
ることにある。 【解決手段】 デバイスホール２４を有する絶縁フィル
ム１２と、絶縁フィルムに１２形成される複数のバンプ
１４と、絶縁フィルム１２の外形端から端面が露出して
バンプ１４に接続されるリード２２と、デバイスホール
２４から端部が突出してバンプ１４に接続されるリード
２０と、デバイスホール２４内でリード２０の端部に接
続される半導体チップ１６と、を有し、リード２０、２
２には、電気メッキが施され、絶縁フィルム１２は、リ
ード２２の露出する端面を含む領域に、切り込み３４を
有する外形をなす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、フィルムキャリアテープ、回路基板並びに
電子機器に関する。
【０００２】
【発明の背景】半導体装置の小型化を追求するとベアチ
ップ実装が理想的であるが、品質の保証及び取り扱いが
難しいため、パッケージ形態に加工することで対応して
きた。特に多端子化の要求に応じたパッケージ形態とし
て、近年、ＢＧＡ(ball gridarray)型パッケージが開発
されてきた。ＢＧＡ型パッケージは、基板に外部端子で
あるバンプをエリアアレイ状に配置し、面実装できるよ
うにしたものである。
【０００３】ＢＧＡ型パッケージの一つとして、フレキ
シブル（可撓性）基板を用いたものがある。このような
ＢＧＡ型パッケージの製造には、特に狭ピッチパッドの
半導体素子を実装しなければならないニーズや、連続的
な製造が可能であるという利点から、ＴＡＢ（Tape Aut
omated Bonding）技術が適用されている。
【０００４】例えば、特開平８−３１８６９号公報に
は、フィルムキャリアテープを用いてＢＧＡ型パッケー
ジを製造することが開示されている。このフィルムキャ
リアテープには、個々のパッケージに対応して個別にリ
ードが形成されており、全てのリードが導通しているわ
けではない。したがって、各パッケージに対応するリー
ド毎にメッキを施さなければならず、煩に耐えなかっ
た。また、全てのリードを導通させたとしても、フィル
ムキャリアテープを打ち抜くとリードの端面が露出する
ので、絶縁リークや耐湿信頼性等での工夫が必要とな
る。
【０００５】本発明は、この問題点を解決するものであ
り、その目的は、フィルムの端面からリードの端面が露
出しても信頼性の低下を防ぐことができる半導体装置及
びその製造方法、フィルムキャリアテープ、回路基板並
びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、デバイスホールを有する絶縁フィルムと、前
記絶縁フィルムに形成される複数の外部電極と、前記絶
縁フィルムの外形端から端面が露出して前記外部電極の
一つにそれぞれが接続される複数の第１のリードと、前
記デバイスホールから端部が突出して前記外部電極の一
つにそれぞれが接続される複数の第２のリードと、前記
デバイスホール内で前記第２のリードの前記端部に接続
される半導体素子と、を有し、前記第１及び第２のリー
ドには、電気メッキが施され、前記絶縁フィルムは、前
記第１のリードの前記露出する端面を含む領域に、切り
込みを有する外形をなす。
【０００７】本発明に係る半導体装置によれば、絶縁フ
ィルムに形成された複数の外部電極によって面実装がで
きるようになっている。また、リードには電気メッキが
施されている。第１のリードは、絶縁フィルムの外形端
から端面が露出しているが、この絶縁フィルムの外形
は、第１のリードの露出する端面を含む領域が切り込ま
れるようになっている。したがって、絶縁フィルムの外
側を手で持っても、第１のリードの端面に接触しないの
で、水分の内部への侵入による耐湿信頼性の劣化を防止
することができる。
【０００８】（２）前記第１のリードは、前記露出する
端面が複数箇所で密集するように形成されてもよい。
【０００９】第１のリードは、外部電極を避けて配置さ
れるので、所定の箇所に密集するように形成されること
が多い。そして、第１のリードの露出する端面が密集す
るときには、各密集領域をまとめて絶縁フィルムを切り
込むことができる。こうすることで、切り込みを形成す
る箇所を減らすことができる。
【００１０】（３）本発明に係る半導体装置は、デバイ
スホールを有する絶縁フィルムと、前記絶縁フィルムに
形成される複数の外部電極と、前記絶縁フィルムの外形
端から端面が露出して前記外部電極の一つにそれぞれが
接続される複数の第１のリードと、前記デバイスホール
から端部が突出して前記外部電極の一つにそれぞれが接
続される複数の第２のリードと、前記デバイスホール内
で前記第２のリードの前記端部に接続される半導体素子
と、を有し、前記第１及び第２のリードには、電気メッ
キが施され、前記第１のリードは、少なくとも前記露出
する端面が相互に分散して並ぶように形成される。
【００１１】本発明に係る半導体装置によれば、絶縁フ
ィルムに形成された複数の外部電極によって面実装がで
きるようになっている。また、リードには電気メッキが
施されている。第１のリードは、絶縁フィルムの外形端
から端面が露出しているが、この露出する端面が相互に
分散して並ぶようになっている。したがって、隣同士の
端面の間隔ができるだけ広くなっているので、両者間に
生じる電界を弱くすることができる。そして、電界が弱
いことから、絶縁フィルムの外形端に水分が付着して
も、リークが生じにくいので、信頼性を向上させること
ができる。
【００１２】（４）前記第１のリードは、ほぼ等間隔で
並んでもよい。
【００１３】こうすることで、第１のリードの前記露出
する端面を、相互に分散して並ばせることができる。
【００１４】（５）本発明に係る半導体装置の製造方法
は、複数のデバイスホールと、複数の外部電極と、前記
デバイスホールから端部が突出して前記外部電極の一つ
をそれぞれが通る複数のリードと、前記全てのリードが
接続されるメッキリードと、を有し、前記メッキリード
を介して前記リードに電気メッキが施され、各デバイス
ホールを介して前記リードの前記端部に半導体素子が接
続されるフィルムキャリアテープを用意し、前記リード
が形成される領域が切り込まれる形状で、前記フィルム
キャリアテープが打ち抜かれる。
【００１５】本発明によれば、外部電極及びリードを有
するフィルムキャリアテープに半導体素子を搭載してか
ら、フィルムキャリアテープを打ち抜いて半導体装置が
製造される。ここで、フィルムキャリアテープは、リー
ドの形成領域が切り込まれるように打ち抜かれる。こう
して得られた半導体装置によれば、リードの露出する端
面を含む領域が切り込まれて、手で持ってもリードの端
面に接触しないので、水分の内部への侵入による耐湿信
頼性の劣化を防止することができる。
【００１６】（６）前記リードは、複数箇所で密集する
ように形成されてもよい。
【００１７】リードは、外部電極を避けて配置されるの
で、所定の箇所に密集するように形成されることが多
く、各密集領域をまとめて絶縁フィルムを切り込むこと
で、切り込み箇所を減らすことができる。
【００１８】（７）本発明に係るフィルムキャリアテー
プは、複数のデバイスホールと、複数の外部電極と、前
記デバイスホールから端部が突出して前記外部電極の一
つをそれぞれが通る複数のリードと、前記全てのリード
が接続されるメッキリードと、を有し、前記リードは、
前記メッキリードを介して電気メッキが施され、前記外
部電極と前記メッキリードとの間の部位において、相互
に分散して並ぶように形成される。
【００１９】本発明によれば、メッキリードに全てのリ
ードが接続されているので、メッキリードを介してリー
ドに電気メッキが施されている。また、このフィルムキ
ャリアテープによれば、外部電極とメッキリードとの間
の部位において、リードが相互に分散して並んでいる。
したがって、この位置で、フィルムキャリアテープを打
ち抜くと、リードの露出する端面が、相互に分散して並
ぶ。したがって、隣同士のリードの端面の間隔が、でき
るだけ広くなるので、両者間に生じる電界を弱くするこ
とができる。そして、電界が弱いことから、絶縁フィル
ムの外形端に水分が付着しても、リークが生じにくくて
信頼性の高い半導体装置を得ることができる。
【００２０】（８）前記リードは、ほぼ等間隔で並んで
もよい。
【００２１】こうすることで、リードの前記露出する端
面を、相互に分散して並ばせることができる。
【００２２】（９）本発明に係る回路基板は、上記半導
体装置が実装されてなる。
【００２３】（１０）本発明に係る電子機器は、上記回
路基板を有する。
【００２４】
【発明の実施の形態】本発明の実施の形態を説明する前
に、本発明をなす契機となった技術を説明する。図６
は、本発明者等が提案するフィルムキャリアテープを示
す概略図である。同図において、樹脂で形成されるテー
プ状のフィルム１００に、デバイスホール１０２及びス
プロケットホール１０４が形成されている。また、フィ
ルム１００には、銅箔をエッチングして、ランド１０
６、リード１０８、１１０及びメッキリード１１２が形
成されている。ランド１０６は、図示しないバンプを設
けるための領域である。リード１０８は、一方の端部が
デバイスホール１０２から突出し、他方の端部がランド
１０６に接続されるようになっている。デバイスホール
１０２の内側で、半導体チップ１１４の電極（図示せ
ず）にリード１０８の端部がボンディングされる。ま
た、リード１１０は、ランド１０６とメッキリード１１
２とを接続するようになっている。
【００２５】メッキリード１１２を介して、全てのラン
ド１０６及びリード１０８、１１０が導通するので、こ
れらに電気メッキを施すことが可能になっている。逆に
言えば、電気メッキを施すには、これらを全て導通させ
ることが不可欠であった。
【００２６】そして、半導体チップ１１４が搭載された
後、フィルム１００は、二点鎖線１２０で示す領域で打
ち抜かれる。
【００２７】こうして得られた半導体装置によれば、フ
ィルム１００の打ち抜かれた端面に、リード１１０の端
面が露出する。したがって、このリード１１０の露出面
を手で持つと汗等が付着し、リード１１０を腐食しなが
ら水分が内部に侵入して耐湿信頼性が劣るおそれがあっ
た。
【００２８】あるいは、図６に示すように、複数のリー
ド１１０が集中する領域１３０においては、リード１１
０同士が接近しているので電界が強くなっている。した
がって、リード１１０の露出面に水分が付着すると、リ
ークし易くなっていた。
【００２９】本発明は、上記技術の問題を解決するため
になされてものである。以下、本発明の好適な実施の形
態について図面を参照して説明する。
【００３０】（第１実施形態）図１は、本発明の第１実
施形態に係る半導体装置の製造工程を説明する図であ
り、図２は、第１実施形態における完成した半導体装置
を示す図である。
【００３１】図２に示すように、半導体装置１０は、Ｂ
ＧＡパッケージを適用したものである。すなわち、同図
において、半導体装置１０は、絶縁フィルム１２と、絶
縁フィルム１２に形成された複数のバンプ１４と、半導
体チップ１６と、を有し、複数のバンプ１４によって面
実装が可能になっている。
【００３２】絶縁フィルム１２は、図１に示す長尺のフ
ィルムキャリアテープ３０をパンチングして得られるも
ので、半導体チップ１２よりも大きく形成されている。
なお、フィルムキャリアテープ３０はポリイミド樹脂等
で形成される。絶縁フィルム１２には、デバイスホール
２４が形成され、その外側に複数のリード２０、２２及
び複数のランド２１が形成されている。
【００３３】詳しくは、フィルムキャリアテープ３０に
は、予め、複数のデバイスホール２４が形成されるとと
もに、各デバイスホール２４の外側に複数のリード２
０、２２及び複数のランド２１が形成されている。リー
ド２０、２２及びランド２１には、全て電気メッキが施
されている。このフィルムキャリアテープ３０を打ち抜
いて絶縁フィルム１２が得られる。
【００３４】バンプ１４は、絶縁フィルム１２を貫通す
る孔１２ａを介して、リード２０、２２及びランド２１
とは反対側から突出して形成されている。こうすること
で、バンプ１４が形成される側にはリード２０、２２及
びランド２１が露出しない構成となる。なお、バンプ１
４は、例えばハンダから形成されて上部はボール状に形
成されている。バンプ１４は、孔１２ａ内までハンダを
用いて一体形成されてもよいし、他の導電部材が少なく
とも孔１２ａ内に設けられその上部にハンダ等からなる
バンプ１４が搭載されても良い。また、ハンダ以外に例
えば銅等が使用されてもよい。
【００３５】デバイスホール２４からは、リード２０の
一方の端部２０ａが突出し、この端部２０ａに半導体チ
ップ１６の電極１８が接続される。すなわち、絶縁フィ
ルム１２におけるリード２０が形成される側の面であっ
て、かつ、デバイスホール２４の内側に電極１８が位置
するように、半導体チップ１６を配置して、リード２０
の端部２０ａと電極１８とがボンディングされる。
【００３６】リード２０は、半導体チップ１６の電極１
８とランド２１とを接続するようになっている。そし
て、ランド２１は、リード２２を介して、メッキリード
３２（図１参照）に接続されている。メッキリード３２
には、全てのリード２２が接続されている。リード２２
は、ランド２１を避けて形成される。したがって、図１
に示すように、メッキリード３２との接続部４０におい
て、複数のリード２２が集中するようになっている。な
お、メッキリード３２は、リード２０、２２及びランド
２１に電気メッキを施すときに使用される。
【００３７】本実施形態の特徴は、フィルムキャリアテ
ープ３０から打ち抜かれてなる絶縁フィルム１２の外形
にある。すなわち、絶縁フィルム１２には、切り込み３
４が形成されている。この切り込み３４は、全体的な外
形が矩形をなす絶縁フィルム１２を、部分的にくぼませ
るものである。この切り込み３４は、リード２２の形成
領域に形成されている。特に、本実施形態では、いくつ
かのリード２２が接続部４０で集中しており、この接続
部４０において、切り込み３４が形成されている。
【００３８】この切り込み３４が形成されることで、リ
ード２２の端面２２ａは、内側に入り込むようになる。
したがって、半導体装置１０の外形を手で持っても、リ
ード２２の端面２２ａには接触しなくなる。そして、こ
の端面２２ａに汗などが付着しにくいので、水分の内部
への侵入が減り、信頼性が向上する。
【００３９】そして、半導体チップ１６と絶縁フィルム
１２との間が、エポキシ樹脂２６のポッティングによっ
て封止される。また、エポキシ樹脂２６は、デバイスホ
ール２４及び半導体チップ１６の外周にも回り込む。
【００４０】さらに、本実施形態では、バンプ１４とは
反対側で絶縁フィルム１２にプレート２８が設けられ
る。プレート２８は、銅やステンレス鋼や銅系合金等で
形成されて平面形状を維持できる強度を有し、リード２
０、２２及びランド２１の上に絶縁接着剤２９を介して
貼り付けられる。また、プレート２８は、半導体チップ
１６を避けて、絶縁フィルム１２の一方の面の全体に貼
り付けられる。こうすることで、リード２０、２２及び
ランド２１が絶縁接着剤２９及びプレート２８で覆われ
て保護される。特に、絶縁接着剤２９は、ソルダレジス
トと同様な保護層となる。
【００４１】絶縁接着剤２９は、熱硬化性又は熱可塑性
のフィルムとして形成し、予めプレート２８に貼り付け
ておいてもよい。そして、プレート２８を、絶縁フィル
ム１２におけるリード２０、２２及びランド２１を有す
る面に熱圧着することができる。
【００４２】また、プレート２８を設けることで、絶縁
フィルム１２の歪み、うねりがなくなり、バンプ１４の
高さが一定になって平面安定性が向上し、回路基板への
実装歩留りが向上する。
【００４３】このプレート２８は、レジストをリード２
０、２２及びランド２１に設けてから、その上に絶縁接
着剤２９を介して貼っても良い。こうすることで、不純
物が入ったままでプレート２８を貼り付けるのを防止す
ることができる。
【００４４】さらに、半導体チップ１６の実装面とは反
対側の面には、銀ペースト等の熱伝導接着部材を介して
放熱板２７が接着されている。これによって、半導体チ
ップ１６の放熱性を上げることができる。放熱板２７
は、半導体チップ１６よりも大きく形成されており、プ
レート２８の上にも接着されるようになっている。
【００４５】なお、図２には示されていないが、プレー
ト２８と放熱板２７との間には、接着剤が存在し、それ
により両者（プレート２８及び放熱板２７）が貼り付け
られている。したがって、この接着剤にて、放熱板２７
と半導体チップ１６とを接着してもよい。
【００４６】また、図２に示すように、本実施形態で
は、絶縁フィルム１２におけるバンプ１４が設けられる
面に、ソルダレジスト３６が形成されているが、これは
省略してもよい。ただし、リード２０、２２がバンプ１
４側に形成されている場合には、これらのリード２０、
２２を覆うようにソルダレジスト３６を塗布することが
必要である。
【００４７】本実施形態は、上記のように構成されてお
り、以下その製造方法を説明する。
【００４８】まず、図１に示すフィルムキャリアテープ
３０を形成する。その製造工程を概略すると、長尺状の
フィルムにデバイスホール２４及び孔１２ａ（図２参
照）を形成し、銅箔を貼り付けてからこれをエッチング
することで、リード２０、２２及びランド２１並びにメ
ッキリード３２を形成する。そして、メッキリード３２
を電極として、リード２０、２２及びランド２１に電気
メッキを施す。その他の製造工程は、周知であるので説
明を省略する。
【００４９】次に、リード２０の端部２０ａに半導体チ
ップ１６の電極１８をボンディングする工程と、絶縁フ
ィルム１２（フィルムキャリアテープ３０）にプレート
２８を貼り付ける工程と、半導体チップ１６と絶縁フィ
ルム１２（フィルムキャリアテープ３０）との間にエポ
キシ樹脂２６を設ける工程と、フィルムキャリアテープ
３０を絶縁フィルム１２の形状に打ち抜く工程と、半導
体チップ１６に放熱板２７を接着する工程と、を行う。
これらの工程は、順序を入れ替えても良い。
【００５０】ここで、フィルムキャリアテープ３０を打
ち抜くときには、メッキリード３２とランド２１とを接
続するリード２２の端面２２ａ（図２参照）が入り込む
ように、切り込む３４を形成する。本実施形態では、複
数のリード２２が、図１に示すように所定の領域４０で
集中しているので、この領域４０に切り込み３４を形成
する。
【００５１】以上の工程により、上述した半導体装置１
０を得ることができる。本実施形態によれば、リード２
２の端面２２ａが切り込み３４によって、へこんだ形状
となるので、例えば、半導体装置１０を手で持ってもリ
ード２２の端面２２ａに接触しないので、水分の内部へ
の侵入による耐湿信頼性の劣化を防止することができ
る。
【００５２】（第２実施形態）図３は、本発明の第２実
施形態に係るフィルムキャリアテープを示す図である。
同図に示すフィルムキャリアテープ５０は、デバイスホ
ール６４が形成されるとともに、リード６０、６２及び
ランド６１並びにメッキリード６６が形成される点で、
図１に示すフィルムキャリアテープ３０と同様である。
ただし、図３に示すフィルムキャリアテープ５０は、ラ
ンド６１とメッキリード６６とを接続するリード６２の
配置において、図１に示すフィルムキャリアテープ３０
と相違する。
【００５３】すなわち、図３に示すように、複数のリー
ド６２は、ほぼ均等な間隔で、相互に分散して配列され
ている。そして、フィルムキャリアテープ５０が、従来
技術と同様に、矩形に打ち抜かれて絶縁フィルム５２が
得られる。詳しくは、フィルムキャリアテープ５０が打
ち抜かれる直線に沿って、隣同士のリード６２の間隔が
ほぼ均等になっている。
【００５４】本実施形態によれば、ほぼ等間隔で並ぶ複
数のリード６２の部位を打ち抜くので、絶縁フィルム５
２の外形端から露出するリード６２の端面６２ａが、等
間隔で相互に分散して並ぶようになっている。したがっ
て、隣同士の端面６２ａの間隔ができるだけ広くなって
いるので、両者間に生じる電位差による電界を弱くする
ことができる。そして、電界が弱いことから、絶縁フィ
ルム５２の外形端に不純物が付着しても、リークが生じ
にくいので、耐湿性及び信頼性を向上させることができ
る。
【００５５】このフィルムキャリアテープ５０を使用
し、第１実施形態と同様の工程（絶縁フィルム１２の打
ち抜き形状を除く）によって、図２に示す半導体装置１
０と同様の半導体装置（絶縁フィルム１２の外形を除
く）を製造することができる。
【００５６】本実施形態によれば、従来と同様の形状
で、フィルムキャリアテープ５０を打ち抜くので、リー
ド６２の配置を変更するだけで従来と同様の製造装置を
使用することができる。
【００５７】本発明は、上記実施形態に限定されず、種
々の変形が可能である。例えば、図２に示すように、半
導体チップ１６がバンプ１４形成面とは反対側に実装さ
れた裏ＴＡＢ型のみならず、バンプ１４形成面側に半導
体チップ１６を実装した表ＴＡＢ型にも本発明を適用す
ることができる。また、上記絶縁フィルム１２の代わり
に、配線側に突起が一体形成されたいわゆるＢ−ＴＡＢ
型の絶縁フィルムを用いても良い。あるいは、バンプ無
しのフィルムキャリアテープを使用して、シングルポイ
ントボンディングを行っても良い。
【００５８】図４には、本発明を適用した半導体装置１
１００を実装した回路基板１０００が示されている。回
路基板には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板には例えば銅から
なる配線パターンが所望の回路となるように形成されて
いて、それらの配線パターンと半導体装置のバンプとを
機械的に接続することでそれらの電気的導通を図る。こ
の場合、上述の半導体装置に、外部との熱膨張差により
生じる歪みを吸収する構造を設ければ、本半導体装置を
回路基板に実装しても接続時及びそれ以降の信頼性を向
上できる。また更に半導体装置の配線に対しても工夫が
成されれば、接続時及び接続後の信頼性を向上させるこ
とができる。なお実装面積もベアチップにて実装した面
積にまで小さくすることができる。このため、この回路
基板を電子機器に用いれば電子機器自体の小型化が図れ
る。また、同一面積内においてはより実装スペースを確
保することができ、高機能化を図ることも可能である。
【００５９】そして、この回路基板１０００を備える電
子機器として、図５には、ノート型パーソナルコンピュ
ータ１２００が示されている。
【００６０】なお、上記本発明を応用して、半導体装置
と同様に多数のバンプを必要とする面実装用の電子部品
（能動部品か受動部品かを問わない）を製造することも
できる。電子部品として、例えば、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。
【００６１】
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係る半導体装
置の製造工程を説明する図である。
【図２】図２は、第１実施形態における完成した半導体
装置を示す図である。
【図３】図３は、本発明の第２実施形態に係るフィルム
キャリアテープを示す図である。
【図４】図４は、本実施形態に係る回路基板を示す図で
ある。
【図５】図５は、本発明に係る方法を適用して製造され
た半導体装置を実装した回路基板を備える電子機器を示
す図である。
【図６】図６は、本発明をなす契機となったフィルムキ
ャリアテープを示す概略図である。
【符号の説明】
１０ 半導体装置 １２ 絶縁フィルム １４ バンプ（外部電極） １６ 半導体チップ（半導体素子） ２０ リード ２０ａ 端部 ２２ リード ２２ａ 端面 ２４ デバイスホール ３０ フィルムキャリアテープ ３２ メッキリード ３４ 切り込み

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 デバイスホールを有する絶縁フィルム
    と、 前記絶縁フィルムに形成される複数の外部電極と、 前記絶縁フィルムの外形端から端面が露出して前記外部
    電極の一つにそれぞれが接続される複数の第１のリード
    と、 前記デバイスホールから端部が突出して前記外部電極の
    一つにそれぞれが接続される複数の第２のリードと、 前記デバイスホール内で前記第２のリードの前記端部に
    接続される半導体素子と、 を有し、 前記第１及び第２のリードには、電気メッキが施され、 前記絶縁フィルムは、前記第１のリードの前記露出する
    端面を含む領域に、切り込みを有する外形をなす半導体
    装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記第１のリードは、前記露出する端面が複数箇所で密
    集するように形成される半導体装置。
  3. 【請求項３】 デバイスホールを有する絶縁フィルム
    と、 前記絶縁フィルムに形成される複数の外部電極と、 前記絶縁フィルムの外形端から端面が露出して前記外部
    電極の一つにそれぞれが接続される複数の第１のリード
    と、 前記デバイスホールから端部が突出して前記外部電極の
    一つにそれぞれが接続される複数の第２のリードと、 前記デバイスホール内で前記第２のリードの前記端部に
    接続される半導体素子と、 を有し、 前記第１及び第２のリードには、電気メッキが施され、 前記第１のリードは、少なくとも前記露出する端面が相
    互に分散して並ぶように形成される半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、 前記第１のリードは、ほぼ等間隔で並ぶ半導体装置。
  5. 【請求項５】 複数のデバイスホールと、複数の外部電
    極と、前記デバイスホールから端部が突出して前記外部
    電極の一つをそれぞれが通る複数のリードと、前記全て
    のリードが接続されるメッキリードと、を有し、前記メ
    ッキリードを介して前記リードに電気メッキが施され、
    各デバイスホールを介して前記リードの前記端部に半導
    体素子が接続されるフィルムキャリアテープを用意し、 前記リードが形成される領域が切り込まれる形状で、前
    記フィルムキャリアテープが打ち抜かれる半導体装置の
    製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 前記リードは、複数箇所で密集するように形成される半
    導体装置の製造方法。
  7. 【請求項７】 複数のデバイスホールと、複数の外部電
    極と、前記デバイスホールから端部が突出して前記外部
    電極の一つをそれぞれが通る複数のリードと、前記全て
    のリードが接続されるメッキリードと、を有し、 前記リードは、前記メッキリードを介して電気メッキが
    施され、前記外部電極と前記メッキリードとの間の部位
    において、相互に分散して並ぶように形成されるフィル
    ムキャリアテープ。
  8. 【請求項８】 請求項７記載のフィルムキャリアテープ
    において、 前記リードは、ほぼ等間隔で並ぶフィルムキャリアテー
    プ。
  9. 【請求項９】 請求項１から請求項４のいずれかに記載
    の半導体装置が実装された回路基板。
  10. 【請求項１０】 請求項９記載の回路基板を有する電子
    機器。
JP35418097A 1997-12-08 1997-12-08 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3482850B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35418097A JP3482850B2 (ja) 1997-12-08 1997-12-08 半導体装置及びその製造方法、回路基板並びに電子機器
US09/204,548 US6297964B1 (en) 1997-12-08 1998-12-03 Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus
SG1998005234A SG72904A1 (en) 1997-12-08 1998-12-07 Semiconductor device method of fabricating the same film carrier tape circuit board and electronic apparatus
KR10-1998-0053334A KR100372466B1 (ko) 1997-12-08 1998-12-07 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ
TW087120368A TW393747B (en) 1997-12-08 1998-12-08 Semiconductor device, film carrier tape, circuit board and the electronic device and their manunfacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35418097A JP3482850B2 (ja) 1997-12-08 1997-12-08 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JPH11176885A true JPH11176885A (ja) 1999-07-02
JP3482850B2 JP3482850B2 (ja) 2004-01-06

Family

ID=18435832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35418097A Expired - Fee Related JP3482850B2 (ja) 1997-12-08 1997-12-08 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (5)

Country Link
US (1) US6297964B1 (ja)
JP (1) JP3482850B2 (ja)
KR (1) KR100372466B1 (ja)
SG (1) SG72904A1 (ja)
TW (1) TW393747B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
US6404046B1 (en) * 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
KR100713637B1 (ko) * 2000-02-21 2007-05-02 엘지.필립스 엘시디 주식회사 테이프 캐리어 팩키지 필름
JP2001332658A (ja) 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
TWI300679B (en) * 2006-02-22 2008-09-01 Au Optronics Corp Assembly of fpc and electric component
US20110059579A1 (en) * 2009-09-08 2011-03-10 Freescale Semiconductor, Inc. Method of forming tape ball grid array package
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
CN104735906B (zh) * 2013-12-24 2017-11-17 张逸 一种金手指线路板
WO2016197342A1 (en) * 2015-06-10 2016-12-15 3M Innovative Properties Company Component carrier tape and manufacturing method thereof
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526746Y2 (ja) * 1987-07-14 1993-07-07
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5355018A (en) * 1992-06-26 1994-10-11 Fierkens Richard H J Stress-free semiconductor leadframe
US5400219A (en) * 1992-09-02 1995-03-21 Eastman Kodak Company Tape automated bonding for electrically connecting semiconductor chips to substrates
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
JPH06338544A (ja) * 1993-05-28 1994-12-06 Minnesota Mining & Mfg Co <3M> 改良されたｔａｂテープ
JP2606603B2 (ja) 1994-05-09 1997-05-07 日本電気株式会社 半導体装置及びその製造方法及びその実装検査方法
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
JPH08153826A (ja) 1994-11-30 1996-06-11 Hitachi Ltd 半導体集積回路装置
JPH08274214A (ja) 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置
JPH098186A (ja) 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5786631A (en) 1995-10-04 1998-07-28 Lsi Logic Corporation Configurable ball grid array package

Also Published As

Publication number Publication date
US6297964B1 (en) 2001-10-02
SG72904A1 (en) 2000-05-23
KR19990062839A (ko) 1999-07-26
TW393747B (en) 2000-06-11
JP3482850B2 (ja) 2004-01-06
KR100372466B1 (ko) 2003-07-16

Similar Documents

Publication Publication Date Title
JP3588801B2 (ja) 半導体装置の製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
KR940006185Y1 (ko) Ic 모듈
JPH10308419A (ja) 半導体パッケージ及びその半導体実装構造
JPH11340359A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
KR100473816B1 (ko) 반도체장치 및 그 제조방법과 전자기기
JPH08186151A (ja) 半導体装置及びその製造方法
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100356323B1 (ko) 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR19990062915A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3214507B2 (ja) 電子部品、電子回路素子搭載用基板及びその製造方法
JP2000286360A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2652222B2 (ja) 電子部品搭載用基板
JPH09199631A (ja) 半導体装置の構造と製造方法
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JPH0955448A (ja) 半導体装置の製造方法
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees