JPH11340359A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JPH11340359A
JPH11340359A JP11041119A JP4111999A JPH11340359A JP H11340359 A JPH11340359 A JP H11340359A JP 11041119 A JP11041119 A JP 11041119A JP 4111999 A JP4111999 A JP 4111999A JP H11340359 A JPH11340359 A JP H11340359A
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
substrate
conductive member
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11041119A
Other languages
English (en)
Other versions
JP3876953B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP04111999A priority Critical patent/JP3876953B2/ja
Priority to US09/271,336 priority patent/US6097610A/en
Priority to EP99909273A priority patent/EP0996154B1/en
Priority to CNB998003778A priority patent/CN1154178C/zh
Priority to DE69938767T priority patent/DE69938767D1/de
Priority to AU28540/99A priority patent/AU2854099A/en
Priority to PCT/JP1999/001408 priority patent/WO1999050906A1/ja
Priority to EP05028348A priority patent/EP1659625A3/en
Priority to KR1019997010947A priority patent/KR100362796B1/ko
Priority to TW088104600A priority patent/TW459353B/zh
Publication of JPH11340359A publication Critical patent/JPH11340359A/ja
Priority to US09/589,353 priority patent/US6340606B1/en
Priority to HK01100474A priority patent/HK1029662A1/xx
Priority to US09/991,931 priority patent/US6815815B2/en
Priority to US10/954,294 priority patent/US7094629B2/en
Priority to US11/480,828 priority patent/US7518239B2/en
Application granted granted Critical
Publication of JP3876953B2 publication Critical patent/JP3876953B2/ja
Priority to US12/314,146 priority patent/US7871858B2/en
Priority to US12/963,887 priority patent/US8310057B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 外部電極のクラックを防止できる半導体装置
及びその製造方法、回路基板並びに電子機器を提供する
ことにある。 【解決手段】 貫通穴１４ａが形成された絶縁フィルム
１４と、電極１３を有する半導体チップ１２と、絶縁フ
ィルム１４の一方の面における貫通穴１４ａ上を含む領
域に接着剤１７を介して貼り付けられて半導体チップ１
２の電極１３に電気的に接続される配線パターン１８
と、貫通穴１４ａを介して、配線パターン１８に設けら
れるとともに配線パターン１８とは反対側の面から突出
する外部電極１６と、を有し、貫通穴１４ａと外部電極
１６との間に、接着剤１７の一部が引き込まれて介在す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】近年の電子機器の小型化に伴い、高密度
実装に適した半導体装置のパッケージが要求されてい
る。これに応えるために、ＢＧＡ（Ball Grid Arra
y）やＣＳＰ（Chip Scale/Size Package）のような表
面実装型パッケージが開発されている。表面実装型パッ
ケージでは、半導体チップに接続される配線パターンの
形成された基板が使用されることがある。また、基板に
は貫通穴が形成され、この貫通穴を介して、配線パター
ンとは反対側の面から突出するように、外部電極が形成
されることがあった。
【０００３】このような構成のパッケージが適用された
半導体装置によれば、回路基板に実装されてから、回路
基板と半導体装置との熱膨張率の差により、外部電極に
応力が加えられると、この外部電極にクラックが入るこ
とがあった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、外部電極のクラックを防止できる半導
体装置及びその製造方法、回路基板並びに電子機器を提
供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、貫通穴が形成された基板と、電極を有する半
導体素子と、前記基板の一方の面側において前記貫通穴
上を含む前記一方の面の任意の領域に接着部材を介して
貼り付けられるとともに、前記接着部材に貼り付けられ
た面の反対側の面で前記半導体素子の電極に電気的に接
続される導電部材と、前記貫通穴を介して前記導電部材
と接続されるとともに、前記基板の他方の面よりも外側
まで設けられた外部電極と、を有し、前記貫通穴内にお
いて、前記貫通穴を形成する内壁面と前記外部電極との
間に、前記接着部材の一部が介在する。
【０００６】本発明によれば、貫通穴内から外部電極が
形成され、外部電極と貫通穴との間には、接着部材の一
部が介在する。したがって、接着部材が応力緩和部材と
なるので、回路基板との熱膨張率の差によって生じた応
力（熱ストレス）や回路基板に外部から加えられる機械
的ストレスを吸収することができる。こうして、外部電
極にクラックが生じることを防止することができる。
【０００７】なお、本発明では、接着部材は、基板と導
電部材との間から貫通穴の内壁面に至るまで連続性を保
っていてもよいし、非連続的に貫通穴内に存在してもよ
い。
【０００８】（２）この半導体装置において、前記貫通
穴内において、前記接着部材の一部が引き込まれて介在
してもよい。
【０００９】（３）本発明に係る半導体装置は、貫通穴
が形成された基板と、電極を有する半導体素子と、前記
基板の一方の面側において前記貫通穴上を含む前記一方
の面の任意の領域に直接形成されて前記半導体素子の電
極に電気的に接続される導電部材と、前記貫通穴を介し
て、前記導電部材と接続されるとともに、前記基板の他
方の面よりも外側まで設けられた外部電極と、を有し、
前記基板は、前記外部電極よりも弾力性の高い材料で形
成され、前記貫通穴の内壁面には、前記基板を構成する
前記材料によって凸部が形成される。
【００１０】本発明によれば、貫通穴の内壁面に凸部が
形成されていることで、平坦な内壁面よりも変形しやす
くなっており、回路基板との熱膨張率の差によって生じ
た応力（熱ストレス）や回路基板に外部から加えられる
機械的ストレスを吸収することができる。こうして、外
部電極にクラックが生じることを防止することができ
る。
【００１１】（４）この半導体装置において、前記外部
電極は、前記貫通穴の内側に位置する基端部の径ｄと、
前記貫通穴から突出する突出部の径φとが、φ≦ｄの関
係を有してもよい。
【００１２】これによれば、外部電極は、貫通穴によっ
て径が絞られないようになり、くびれが形成されない。
したがって、回路基板との熱膨張率の差によって生じた
応力（熱ストレス）や回路基板に外部から加えられる機
械的ストレスが集中しないので、外部電極にクラックが
生じることを防止することができる。
【００１３】（５）本発明に係る半導体装置は、貫通穴
が形成された基板と、電極を有する半導体素子と、前記
基板の一方の面側において前記貫通穴上を含む前記一方
の面の任意の領域に接着部材を介して貼り付けられると
ともに、前記接着部材に貼り付けられた面の反対側の面
で前記半導体素子の電極に電気的に接続される導電部材
と、前記貫通穴を介して前記導電部材と接続されるとと
もに、前記基板の他方の面よりも外側まで設けられた外
部電極と、を有し、前記外部電極は、前記貫通穴の内側
に位置する基端部の径ｄと、前記貫通穴から突出する突
出部の径φとが、φ≦ｄの関係を有する。
【００１４】本発明によれば、貫通穴内から外部電極が
形成される。ここで、外部電極の基端部の径ｄと突出部
の径φとは、φ≦ｄの関係を有する。すなわち、外部電
極は、貫通穴によって径が絞られないようになり、くび
れが形成されない。したがって、回路基板との熱膨張率
の差によって生じた応力（熱ストレス）や回路基板に外
部から加えられる機械的ストレスが集中しないので、外
部電極にクラックが生じることを防止することができ
る。
【００１５】（６）前記基板は、絶縁基板であってもよ
い。
【００１６】（７）前記基板は、プリント基板であって
もよい。
【００１７】（８）前記外部電極は、ハンダで形成され
てもよい。
【００１８】（９）この半導体装置において、前記基板
の外形は、半導体素子の外形よりも大きくてもよい。
【００１９】（１０）この半導体装置において、前記半
導体素子の前記電極は、導電性粒子が接着剤に分散され
てなる異方性導電材料を介して前記導電部材に電気的に
接続されてもよい。
【００２０】（１１）この半導体装置において、前記半
導体素子の前記電極は、ワイヤを介して前記導電部材に
電気的に接続されてもよい。
【００２１】（１２）本発明に係る回路基板には、上記
半導体装置が実装される。
【００２２】（１３）本発明に係る電子機器は、上記回
路基板を有する。
【００２３】（１４）本発明に係る半導体装置の製造方
法は、接着部材が一方の面に設けられた基板を用意する
工程と、前記基板を、前記接着部材が設けられた面側か
らその反対側面に向かって型抜きを行うことにより、貫
通穴を形成するとともに、前記貫通穴内に前記接着部材
の一部を引き込む工程と、前記接着部材を介して、前記
基板における前記貫通穴上を含む前記一方の面の任意の
領域に導電部材を貼り付ける工程と、前記貫通穴及び該
貫通穴内に引き込まれた前記一部の接着部材の内側を介
して、前記導電部材に外部電極の形成材料を設けて、前
記導電部材の形成面の反対側の面から突出する外部電極
を形成する工程と、前記導電部材に、半導体素子の電極
を電気的に接続する工程と、を含む。
【００２４】本発明によれば、基板の型抜きを行って貫
通穴を形成するときに、同時に貫通穴内に接着部材の一
部を引き込むことができる。続いて、貫通穴を介して外
部電極を形成すると、この外部電極と貫通穴との間に接
着部材の一部が介在するようになる。こうして得られた
半導体装置によれば、接着部材が応力緩和部材となるの
で、回路基板との熱膨張率の差によって生じた応力（熱
ストレス）や回路基板に外部から加えられる機械的スト
レスを吸収して、外部電極にクラックが生じることを防
止することができる。
【００２５】（１５）本発明に係る半導体装置の製造方
法は、内壁面に凸部を有する貫通穴が形成されるととも
に、前記貫通穴上を含む領域に導電部材が直接形成さ
れ、外部電極よりも弾力性の高い材料からなる基板を用
意する工程と、前記貫通穴を介して、前記導電部材に外
部電極の形成材料を設けて、前記導電部材の形成面の反
対側の面から突出する外部電極を形成する工程と、前記
導電部材に、半導体素子の電極を電気的に接続する工程
と、を含む。
【００２６】本発明によれば、貫通穴の内壁面に凸部が
形成されていることで、平坦な内壁面よりも変形しやす
くなっており、回路基板との熱膨張率の差によって生じ
た応力（熱ストレス）や回路基板に外部から加えられる
機械的ストレスを吸収することができる。こうして、外
部電極にクラックが生じることを防止することができ
る。
【００２７】（１６）この製造方法において、前記導電
部材を形成する前に、前記基板を型抜きする工程を含
み、前記型抜きする工程で、前記基板の一部を前記貫通
穴に引き込んで前記凸部を形成してもよい。
【００２８】これによれば、型抜きをする工程で凸部を
簡単に形成することができる。
【００２９】（１７）この製造方法において、レーザを
使用して前記貫通穴を形成してもよい。
【００３０】レーザを使用すると、凸部が必然的に生じ
る。
【００３１】（１８）この製造方法において、ウエット
エッチングによって前記貫通穴を形成してもよい。
【００３２】ウエットエッチングを適用すると、凸部が
必然的に生じる。
【００３３】（１９）この製造方法において、前記外部
電極は、前記貫通穴の内側に位置する基端部の径ｄと、
前記貫通穴から突出する突出部の径φとが、φ≦ｄの関
係を有してもよい。
【００３４】これによれば、外部電極は、貫通穴によっ
て径が絞られないようになり、くびれが形成されない。
したがって、回路基板との熱膨張率の差によって生じた
応力（熱ストレス）や回路基板に外部から加えられる機
械的ストレスが集中しないので、外部電極にクラックが
生じることを防止することができる。
【００３５】（２０）本発明に係る半導体装置の製造方
法は、貫通穴が形成されるとともに前記貫通穴上を含む
領域に導電部材が形成された基板を用意する工程と、前
記貫通穴を介して、前記導電部材に外部電極の形成材料
を設けて、前記導電部材とは反対側の面から突出する外
部電極を形成する工程と、前記導電部材に、半導体素子
の電極を電気的に接続する工程と、を含み、前記外部電
極は、前記貫通穴の内側に位置する基端部の径ｄと、前
記貫通穴から突出する突出部の径φとが、φ≦ｄの関係
を有する。
【００３６】本発明によって製造された半導体装置によ
れば、外部電極の基端部の径ｄと突出部の径φとがφ≦
ｄの関係を有する。すなわち、外部電極は、貫通穴によ
って径が絞られないようになり、くびれが形成されな
い。したがって、回路基板との熱膨張率の差によって生
じた応力（熱ストレス）や回路基板に外部から加えられ
る機械的ストレスが集中しないので、外部電極にクラッ
クが生じることを防止することができる。
【００３７】（２１）前記基板は、絶縁フィルム又はプ
リント基板であってもよい。
【００３８】（２２）前記外部電極の形成材料は、ハン
ダであってもよい。
【００３９】（２３）この半導体装置の製造方法におい
て、前記導電部材に前記半導体素子の前記電極を電気的
に接続する工程の後に、前記基板を、半導体素子の外側
で打ち抜く工程を含んでもよい。
【００４０】（２４）この製造方法において、前記導電
部材に前記半導体素子の前記電極を電気的に接続する工
程で、導電性粒子が接着剤に分散されてなる異方性導電
材料を介して、前記電極を前記導電部材に電気的に接続
してもよい。
【００４１】（２５）この製造方法において、前記導電
部材に前記半導体素子の前記電極を電気的に接続する工
程で、ワイヤを介して前記導電部材に前記電極を電気的
に接続してもよい。
【００４２】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
【００４３】（第１の実施の形態）図１は、第１の実施
の形態に係る半導体装置を示す図である。この半導体装
置１０は、半導体素子の一例である半導体チップ１２及
び基板の一例である絶縁フィルム１４を含み、ＣＳＰ型
のパッケージが適用されたものである。絶縁フィルム１
４には、外部電極１６が形成されており、半導体チップ
１２は、複数の電極１３を有する。図１において、電極
１３は、半導体チップ１２の対向する二辺にのみ形成さ
れているが、周知のように四辺に形成されてもよい。
【００４４】絶縁フィルム１４はポリイミド樹脂等から
なり、複数の貫通穴１４ａを有する。ポリイミド樹脂か
らなる基板として、 熱膨張係数：１２ｐｐｍ／℃ 弾性率 ：９００ｋｇ／ｍｍ2 程度のものや、 熱膨張係数：２０ｐｐｍ／℃ 弾性率 ：３０２ｋｇ／ｍｍ2 程度のものを使用することができる。また、絶縁フィル
ム１４の一方の面に、導電部材の一例である配線パター
ン１８が貼り付けられている。詳しくは、配線パターン
１８は、接着剤１７を介して、絶縁フィルム１４に貼り
付けられている。接着部材の一例である接着剤１７とし
て、 熱膨張係数（５０〜１５０℃）：７０〜１６５ｐｐｍ／℃ 弾性率（１５０℃） ：０．１〜０．９×１０8Ｐａ 破断伸び ：１３〜２９％ 程度のものを使用することができ、例えば、 熱膨張係数（５０〜１５０℃）：７０ｐｐｍ／℃ 弾性率（１５０℃） ：０．１×１０8Ｐａ 破断伸び ：２１％ 程度のものを使用することができる。
【００４５】接着剤１７の一部は、貫通穴１４ａ内に引
き込まれている。なお、接着剤１７の代わりに、粘着テ
ープ等を使用してもよい。また、配線パターン１８は、
貫通穴１４ａ上を通るように形成されており、図１に示
されないが、貫通穴１４ａ上を含む部分は、他の部分よ
りも幅の広いランドとなっている。
【００４６】さらに、絶縁フィルム１４には、貫通穴１
４ａを介して、配線パターン１８に（図においては下
に）外部電極１６が形成されている。外部電極１６は、
貫通穴１４ａ内に位置して配線パターン１６と接合され
る基端部１６ａと、配線パターン１８とは反対側に絶縁
フィルム１４から突出する突出部１６ｂと、を含む。な
お、外部電極１６は、ハンダ、銅又はニッケルなどから
なる。
【００４７】本実施の形態では、図１に拡大して示すよ
うに、外部電極１６の基端部１６ａと、貫通穴１４ａと
の間に、接着剤１７の一部が介在している。この接着剤
１７の一部によって、外部電極１６に加えられた応力
（熱ストレスや機械的ストレス）が緩和されるようにな
っている。ここで、応力は加熱されたときに生じること
が多いので、接着剤１７は、少なくとも加熱されたとき
に、応力緩和機能を果たせる程度に柔軟性又は弾力性を
有することが必要である。
【００４８】各々の配線パターン１８には、凸部１８ａ
が形成されている。各凸部１８ａは、半導体チップ１２
の各電極１３に対応して形成されている。したがって、
電極１３が、半導体チップ１２の外周に沿って四辺に並
んでいる場合には、凸部１８ａも四辺に並ぶように形成
される。電極１３は、凸部１８ａに電気的に接続され、
配線パターン１８を介して外部電極１６と導通するよう
になっている。また、凸部１８ａが形成されることで、
絶縁フィルム１４と半導体チップ１２との間、あるい
は、配線パターン１８と半導体チップ１２との間には広
い間隔をあけることができる。
【００４９】電極１３と凸部１８ａとの電気的な接続
は、異方性導電材料の一例である異方性導電膜２０によ
って図られる。異方性導電膜２０は、樹脂中の金属微粒
子などの導電粒子を分散させてシート状にしたものであ
る。電極１３と凸部１８ａとの間で異方性導電膜２０が
押しつぶされると、導電粒子も押しつぶされて、両者間
を電気的に導通させるようになる。また、異方性導電膜
２０を使用すると、導電粒子が押しつぶされる方向にの
み電気的に導通し、それ以外の方向には導通しない。し
たがって、複数の電極１３の上に、シート状の異方性導
電膜２０を貼り付けても、隣り同士の電極１３間では電
気的に導通しない。
【００５０】上述の例では、凸部１８ａを配線パターン
１８側に形成したが、半導体チップ１２の電極１３上に
バンプを形成してもよく、その場合には、配線パターン
１８側に凸部１８ａの形成は不要である。
【００５１】本実施の形態では、異方性導電膜２０は、
電極１３と凸部１８ａとの間及びその付近にのみ形成さ
れているが、電極１３と凸部１８ａとの間にのみ形成し
てもよいし、後述する樹脂２２が注入される領域を含
め、半導体チップ１２の全面に形成されてもよい。
【００５２】そして、絶縁フィルム１４と半導体チップ
１２との間に形成される隙間には、ゲル注入穴２４から
樹脂２２が注入されている。なお、半導体チップ１２の
全面に異方性導電膜２０を形成する場合には、注入穴２
４が不要であり、かつ、樹脂２２の注入工程も不要であ
る。
【００５３】ここで、樹脂２２として、ヤング率が低く
応力緩和の働きを果たせる材質を用いれば、上述した接
着剤１７による応力緩和機能に加えて、さらに応力緩和
を図ることができる。例えば、ポリイミド樹脂、シリコ
ーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹
脂、シリコーン変性エポキシ樹脂、アクリル樹脂等を用
いることで、樹脂２２が応力緩和機能を果たす。
【００５４】次に、本実施の形態に係る半導体装置１０
の製造方法について、主要な工程を説明する。
【００５５】まず、一方の面に接着剤１７が設けられた
絶縁フィルム１４を用意し、絶縁フィルム１４に貫通穴
１４ａを形成する。その工程を図２（Ａ）及び図２
（Ｂ）に示す。すなわち、図２（Ａ）に示すように、ま
ず、接着剤１７が設けられた面側に打ち抜き治具１及び
受け治具２を配置する。同図においては、接着剤１７を
有する面を上にして絶縁フィルム１４が位置し、その上
に打ち抜き治具１が位置している。なお、絶縁フィルム
１４は、図示しない台の上に載せられている。そして、
図２（Ｂ）に示すように、打ち抜き治具１にて絶縁フィ
ルム１４を貫通させて、貫通穴１４ａを形成する。ここ
で、打ち抜き治具１は、受け治具２にガイドされて接着
剤１７を引き込みながら絶縁フィルム１４を貫通する。
したがって、接着剤１７の一部は、貫通穴１４ａの内部
に引き込まれた状態となる。また、貫通穴１４ａ内に引
き込まれた接着剤１７は、打ち抜き治具１を引き抜いて
も元にもどらず、貫通穴１４ａ内に残る。なお、接着剤
１７を貫通穴１４ａ内に引き込むには、打ち抜き治具１
と受け治具２との間に、１０〜５０μｍ程度の隙間（ク
リアランス）が存在することが好ましい。
【００５６】また、好ましくは、貫通穴１４ａの形成と
同時に、絶縁フィルム１４にゲル注入穴２４も形成す
る。
【００５７】そして、絶縁フィルム１４に銅箔などの導
電箔を貼り付けて、エッチングにより配線パターン１８
を形成する。凸部１８ａの形成領域をマスクして、それ
以外の部分を薄肉にするようにエッチングし、マスクを
除去すれば、凸部１８ａを形成することができる。
【００５８】続いて、絶縁フィルム１４には、凸部１８
ａの上から異方性導電膜２０を貼り付ける。詳しくは、
複数の凸部１８ａが、対向する二辺に沿って並ぶ場合は
平行する２つの直線状に異方性導電膜２０を貼り付け、
凸部１８ａが四辺に並ぶ場合は、これに対応して矩形を
描くように異方性導電膜２０を貼り付ける。
【００５９】こうして、上記絶縁フィルム１４を、凸部
１８ａと電極１３とを対応させて、半導体チップ１２上
に押しつけて、凸部１８ａと電極１３とで異方性導電膜
２０を押しつぶす。こうして、凸部１８ａと電極１３と
の電気的接続を図ることができる。
【００６０】次に、ゲル注入穴２４から、樹脂を注入し
て、絶縁フィルム１４と半導体チップ１２との間に、樹
脂２２を形成する。
【００６１】そして、貫通穴１４ａを介して配線パター
ン１８上にハンダを設け、ボール状の外部電極１６を形
成する。具体的には、例えば、ハンダペーストを用いた
ハンダ印刷や、ハンダボールを配線パターン１８上に載
せることによって、外部電極１６を形成する。
【００６２】これらの工程によって、半導体装置１０を
得ることができる。なお、本実施の形態では、異方性導
電膜２０を用いたが、その代わりに異方性導電接着剤を
用いても良い。異方性導電接着剤は、シート状をなして
いない点を除き異方性導電膜２０と同様の構成のもので
ある。
【００６３】本実施の形態によれば、絶縁フィルム１４
に形成された貫通穴１４ａと外部電極１６との間に、接
着剤１７が介在するので、外部電極１６に加えられた応
力（熱ストレスや機械的ストレス）を吸収することがで
きる。このような構成を得るには、上述したように、絶
縁フィルム１４に予め接着剤１７を設けておき、この接
着剤１７の側から、貫通穴１４ａの打ち抜き工程を行え
ばよい。こうすることで、貫通穴１４ａの打ち抜き工程
と同時に、接着剤１７の一部を貫通穴１４ａ内に引き込
むことができる。
【００６４】次に、図３は、本実施の形態の変形例を示
す図である。この変形例では、絶縁フィルム１４の貫通
穴１４ａ内に接着剤１７が入り込んでおらず、外部電極
２６の形状に特徴を有する。接着剤１７が貫通穴１４ａ
内に入り込んでいなくてもよいので、接着剤１７を有し
ないプリント基板を、絶縁フィルム１４の代わりに用い
ることもできる。
【００６５】すなわち、外部電極２６の基端部２６ａの
径ｄと、突出部２６ｂの径φとが、 φ≦ｄ の関係を有する。言い換えると、貫通穴１４ａの開口端
部に位置する基端部２６ａが、貫通穴１４ａの外側で絶
縁フィルム１４から突出する突出部２６ｂとほぼ等しい
か、あるいは、基端部２６ａが突出部２６ｂよりも大き
くなっている。特に、両者がほぼ等しいことが好まし
い。こうすることで、突出部２６ｂから基端部２６ａに
かけて、絞られた形状が形成されないようになってい
る。
【００６６】この構成によれば、外部電極２６に絞られ
る形状がないので、外部電極２６に加えられる応力が集
中しない。そして、応力を分散させてクラックを防止す
ることができる。なお、貫通穴１４ａ内に接着剤１７が
入り込んでいる構造をとれば、さらに応力緩和性能は向
上する。
【００６７】また、その製造方法は、上述した実施の形
態と同様である。ただし、貫通穴１４ａ内に接着剤１７
を入り込ませる工程が必ずしも必要ではないため、貫通
穴１４ａを打ち抜く方向が限定されない。また、配線パ
ターン１８を絶縁フィルム１４上にスパッタリングによ
って形成するなど、この変形例では、接着剤１７を省略
してもよい。ただし、この変形例では、貫通穴１４ａと
外部電極２６との間に、接着剤１７が介在することを妨
げるものではない。
【００６８】（第２の実施の形態）図４は、第２の実施
の形態に係る半導体装置を示す図である。この半導体装
置１１０は、半導体素子１１２と、基板の一例である絶
縁フィルム１４（第１の実施の形態と同じ構成）と、複
数の外部電極１６（第１の実施の形態と同じ構成）とを
含む。半導体素子１１２の複数の電極（図示せず）には
バンプ１１３が設けられている。バンプ１１３は、金ボ
ールバンプ、金メッキバンプであることが多いが、ハン
ダボールであってもよい。絶縁フィルム１４は、半導体
素子１１２よりも大きい形状をなしている。
【００６９】絶縁フィルム１４の一方の面に、導電部材
１１８が貼り付けられている。導電部材１１８は、図１
に示す配線パターン１８から凸部１８ａを省略した構成
をなし、接着剤１７によって絶縁フィルム１４に貼り付
けられている。
【００７０】バンプ１１３と導電部材１１８との電気的
な接続は、絶縁フィルム１１８における導電部材１１８
が形成された面の全体に設けられた異方性導電材料１２
０によって図られる。異方性導電材料１２０自体は、図
１に示す異方性導電膜２０と同じものを使用することが
できる。こうすることで、半導体素子１１２と絶縁フィ
ルム１４との間に異方性導電材料１２０が介在して、半
導体素子１１２における電極が形成された面と、絶縁フ
ィルム１４における導電部材１１８が形成された面と、
が覆われて保護される。その他の構成は、第１の実施の
形態と同じである。
【００７１】本実施の形態に係る半導体装置１１０の製
造方法については、異方性導電材料１２０を絶縁フィル
ム１４の全面に設ける点を除き、第１の実施の形態で説
明した方法を適用することができる。半導体装置１１０
を製造するときには、基板に半導体素子１１２を搭載し
てから、この基板を絶縁フィルム１４の形状で打ち抜い
てもよい。また、本実施の形態でも、外部電極１６の形
状について図３に示す形態を適用することができる。
【００７２】（第３の実施の形態）図５は、本発明の第
３の実施の形態に係る半導体装置を示す図である。同図
に示す半導体装置３０では、配線パターン３８と半導体
チップ３２の電極３３とが、ワイヤ４０によって接続さ
れている。配線パターン３８は、接着剤３７を介して基
板３４に貼り付けられることで形成されている。基板３
４は、第１の実施の形態と同様に絶縁フィルムの場合
や、もしくは、プリント基板の場合がある。
【００７３】また、基板３４の配線パターン３８の形成
面には、応力緩和層４２が設けられている。応力緩和層
４２は、第１の実施の形態の樹脂２２として選択可能な
材料から形成されている。この応力緩和層４２に接着剤
４６を介して、半導体チップ３２の電極３３を有する面
とは反対側の面が接着されている。
【００７４】基板３４には、貫通穴３４ａが形成されて
いる。この貫通穴３４ａを介して、配線パターン３８に
外部電極３６が形成されている。詳しくは、基板３４に
おける配線パターン３８とは反対側の面に突出するよう
に、配線パターン３８上に外部電極３６が形成されてい
る。そして、半導体チップ３２の外周及び基板３４の配
線パターン３８を有する面が、樹脂４４にて封止されて
いる。
【００７５】外部電極３６は、図１に示す構成、もしく
は図３に示す外部電極２６と同様の構成をなし、同様の
効果を達成できるようになっている。あるいは、図１に
示す実施の形態と同様に、貫通穴３４ａと外部電極３６
との間に接着剤３７が介在するように構成してもよい。
【００７６】本実施の形態は、第１の実施の形態と比べ
て、半導体チップ３２の電極３３と配線パターン３８と
の接続にワイヤ４０を使用した点と、半導体チップ３２
等が樹脂４４によって封止されている点で相違するが、
応力緩和に関する機能は第１の実施の形態と同様であ
る。
【００７７】（第４の実施の形態）図６は、本発明の第
４の実施の形態に係る半導体装置を示す図である。同図
に示す半導体装置１３０は、貫通穴３４ａと外部電極１
３６との間に接着剤３７が介在する点で図５に示す半導
体装置３０と異なる。
【００７８】（第５の実施の形態）図７は、本発明の第
５の実施の形態に係る半導体装置を示す図である。同図
に示す半導体装置２１０は、導電部材１１８が、接着部
材なしで基板２１４に直接形成されている点で、図４に
示す半導体装置１１０と異なる。図７において、図４に
示す半導体装置１１０と同じ構成には同じ符号を付して
ある。なお、本実施の形態では、半導体素子１１２がフ
ェースダウン実装されているが、図６に示すフェースア
ップ実装を適用してもよい。
【００７９】基板２１４は、外部電極１６よりも弾力性
の高い材料で形成されている。また、基板２１４の貫通
穴２１４ａの内壁面には、凸部２２０が形成されてい
る。凸部２２０の形成方法を図８（Ａ）及び図８（Ｂ）
に示す。
【００８０】基板２１４は、接着剤が設けられていない
点で図２に示す絶縁フィルム１４と異なる。図８（Ａ）
に示すように受け治具２に載せられた基板２１４を、打
ち抜き治具１によって、図８（Ｂ）に示すように打ち抜
いて貫通穴２１４ａを形成する。こうすることで、基板
２１４を構成する材料が貫通穴２１４ａの内部に突出し
て凸部２２０が形成される。例えば、基板２１４の一方
の面において貫通穴２１４ａの端部を形成する部分の一
部が、貫通穴２１４ａ内に引き込まれて凸部２２０が形
成されてもよいし、基板２１４の厚みの中間部分におい
て、貫通穴２１４ａの内壁面に凸部２２０が形成されて
もよい。また、凸部２２０は、貫通穴２１４ａの周端部
の全体が貫通穴２１４ａの内側に突出してリング状をな
してもよいし、貫通穴２１４ａの周端部の一部のみが貫
通穴２１４ａの内側に突出して構成されても良い。凸部
２２０が形成されていることで、図４に示すように、接
着剤１７が貫通穴１４ａ内に介在する構成と同じ効果を
達成することができる。すなわち、貫通穴２１４ａの内
壁面が平坦な場合よりも、凸部２２０が変形しやすいの
で、外部電極１６に加えれる応力を緩和することができ
る。
【００８１】こうして、貫通穴２１４ａが形成されてか
ら、基板２１４に導電部材１１８を形成して２層基板を
構成する。例えば、基板２１４が熱可塑性である場合に
はこれを加熱して軟化させ、導電箔を密着させることで
接着剤なしで貼り付け、これをエッチングして導電部材
２１８を形成することができる。あるいは、スパッタリ
ングを適用してもよい。
【００８２】あるいは、図９に示すように、導電部材３
１０が形成された基板３００に、レーザ３２０を使用し
て貫通穴３３０を形成してもよい。この場合にも、貫通
穴３３０には、凸部３３２が形成される。レーザ３２０
として、ＣＯ2レーザを使用すれば凸部３３２が形成さ
れやすいが、エキシマレーザを使用してもよい。
【００８３】または、図１０に示すように、導電部材４
１０が形成された基板４００に、貫通穴に対応した開口
４２２を有するレジスト４２０を形成し、ウエットエッ
チングを施すことで、貫通穴４３０を形成してもよい。
この場合にも、貫通穴４３０の内壁面には、凹凸がある
ので、凸部４３２が形成される。
【００８４】なお、上述した実施の形態は、ＣＳＰ型の
パッケージを適用した半導体装置であるが、本発明は、
多ピン化を図るために半導体チップよりも広い基板が使
用されるＢＧＡ型のパッケージに適用することもでき
る。
【００８５】図１１には、上述した実施の形態に係る方
法によって製造された半導体装置１１００を実装した回
路基板１０００が示されている。回路基板１０００には
例えばガラスエポキシ基板等の有機系基板を用いること
が一般的である。回路基板１０００には、例えば銅から
なる配線パターンが所望の回路となるように形成される
とともに、この回路基板１０００にハンダボールが設け
られている。そして、配線パターンのハンダボールと半
導体装置１１００の外部電極とを機械的に接続すること
でそれらの電気的導通が図られる。
【００８６】この場合、半導体装置１１００には外部と
の熱膨張差や機械的ストレスにより生じる歪みを吸収す
る構造が設けられているため、本半導体装置１１００を
回路基板１０００に実装しても接続時及びそれ以降の信
頼性を向上できる。
【００８７】なお、実装面積もベアチップにて実装した
面積にまで小さくすることができる。このため、この回
路基板１０００を電子機器に用いれば電子機器自体の小
型化が図れる。また、同一面積内においてはより実装ス
ペースを確保することができ、高機能化を図ることも可
能である。
【００８８】そして、この回路基板１０００を備える電
子機器として、図１２には、ノート型パーソナルコンピ
ュータ１２００が示されている。
【００８９】なお、能動部品か受動部品かを問わず、種
々の面実装用の電子部品に本発明を応用することもでき
る。電子部品として、例えば、抵抗器、コンデンサ、コ
イル、発振器、フィルタ、温度センサ、サーミスタ、バ
リスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、第１の実施の形態に係る半導体装置を
示す断面図である。
【図２】図２（Ａ）及び図２（Ｂ）は、第１の実施の形
態に係る半導体装置の製造方法を示す図である。
【図３】図３は、第１の実施の形態の変形例に係る半導
体装置を示す図である。
【図４】図４は、第２の実施の形態に係る半導体装置を
示す断面図である。
【図５】図５は、第３の実施の形態に係る半導体装置を
示す図である。
【図６】図６は、第４の実施の形態に係る半導体装置を
示す図である。
【図７】図７は、第５の実施の形態に係る半導体装置を
示す断面図である。
【図８】図８（Ａ）及び図８（Ｂ）は、第５の実施の形
態に係る半導体装置の製造方法を示す図である。
【図９】図９は、第５の実施の形態に係る半導体装置の
製造方法を示す図である。
【図１０】図１０は、第５の実施の形態に係る半導体装
置の製造方法を示す図である。
【図１１】図１１は、本実施の形態に係る半導体装置が
実装された回路基板を示す図である。
【図１２】図１２は、本実施の形態に係る半導体装置が
実装された回路基板を備える電子機器を示す図である。
【符号の説明】
１０ 半導体装置 １２ 半導体チップ １３ 電極 １４ 絶縁フィルム（基板） １４ａ 貫通穴 １６ 外部電極 １６ａ 基端部 １６ｂ 突出部 １７ 接着剤（接着部材） １８ 配線パターン（導電部材）

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 貫通穴が形成された基板と、 電極を有する半導体素子と、 前記基板の一方の面側において前記貫通穴上を含む前記
    一方の面の任意の領域に接着部材を介して貼り付けられ
    るとともに、前記接着部材に貼り付けられた面の反対側
    の面で前記半導体素子の電極に電気的に接続される導電
    部材と、 前記貫通穴を介して前記導電部材と接続されるととも
    に、前記基板の他方の面よりも外側まで設けられた外部
    電極と、 を有し、 前記貫通穴内において、前記貫通穴を形成する内壁面と
    前記外部電極との間に、前記接着部材の一部が介在する
    半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記貫通穴内において、前記接着部材の一部が引き込ま
    れて介在する半導体装置。
  3. 【請求項３】 貫通穴が形成された基板と、 電極を有する半導体素子と、 前記基板の一方の面側において前記貫通穴上を含む前記
    一方の面の任意の領域に直接形成されて前記半導体素子
    の電極に電気的に接続される導電部材と、 前記貫通穴を介して、前記導電部材と接続されるととも
    に、前記基板の他方の面よりも外側まで設けられた外部
    電極と、 を有し、 前記基板は、前記外部電極よりも弾力性の高い材料で形
    成され、 前記貫通穴の内壁面には、前記基板を構成する前記材料
    によって凸部が形成される半導体装置。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    の半導体装置において、 前記外部電極は、前記貫通穴の内側に位置する基端部の
    径ｄと、前記貫通穴から突出する突出部の径φとが、φ
    ≦ｄの関係を有する半導体装置。
  5. 【請求項５】 貫通穴が形成された基板と、 電極を有する半導体素子と、 前記基板の一方の面側において前記貫通穴上を含む前記
    一方の面の任意の領域に接着部材を介して貼り付けられ
    るとともに、前記接着部材に貼り付けられた面の反対側
    の面で前記半導体素子の電極に電気的に接続される導電
    部材と、 前記貫通穴を介して前記導電部材と接続されるととも
    に、前記基板の他方の面よりも外側まで設けられた外部
    電極と、 を有し、 前記外部電極は、前記貫通穴の内側に位置する基端部の
    径ｄと、前記貫通穴から突出する突出部の径φとが、φ
    ≦ｄの関係を有する半導体装置。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の半導体装置において、 前記基板は、絶縁基板である半導体装置。
  7. 【請求項７】 請求項１から請求項５のいずれかに記載
    の半導体装置において、 前記基板は、プリント基板である半導体装置。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の半導体装置において、 前記外部電極は、ハンダで形成される半導体装置。
  9. 【請求項９】 請求項１から請求項８のいずれかに記載
    の半導体装置において、 前記基板の外形は、半導体素子の外形よりも大きい半導
    体装置。
  10. 【請求項１０】 請求項１から請求項９のいずれかに記
    載の半導体装置において、 前記半導体素子の前記電極は、導電性粒子が接着剤に分
    散されてなる異方性導電材料を介して前記導電部材に電
    気的に接続される半導体装置。
  11. 【請求項１１】 請求項１から請求項９のいずれかに記
    載の半導体装置において、 前記半導体素子の前記電極は、ワイヤを介して前記導電
    部材に電気的に接続される半導体装置。
  12. 【請求項１２】 請求項１から請求項１１のいずれかに
    記載の半導体装置が実装された回路基板。
  13. 【請求項１３】 請求項１２記載の回路基板を有する電
    子機器。
  14. 【請求項１４】 接着部材が一方の面に設けられた基板
    を用意する工程と、 前記基板を、前記接着部材が設けられた面側からその反
    対側面に向かって型抜きを行うことにより、貫通穴を形
    成するとともに、前記貫通穴内に前記接着部材の一部を
    引き込む工程と、 前記接着部材を介して、前記基板における前記貫通穴上
    を含む前記一方の面の任意の領域に導電部材を貼り付け
    る工程と、 前記貫通穴及び該貫通穴内に引き込まれた前記一部の接
    着部材の内側を介して、前記導電部材に外部電極の形成
    材料を設けて、前記導電部材の形成面の反対側の面から
    突出する外部電極を形成する工程と、 前記導電部材に、半導体素子の電極を電気的に接続する
    工程と、 を含む半導体装置の製造方法。
  15. 【請求項１５】 内壁面に凸部を有する貫通穴が形成さ
    れるとともに、前記貫通穴上を含む領域に導電部材が直
    接形成され、外部電極よりも弾力性の高い材料からなる
    基板を用意する工程と、 前記貫通穴を介して、前記導電部材に外部電極の形成材
    料を設けて、前記導電部材の形成面の反対側の面から突
    出する外部電極を形成する工程と、 前記導電部材に、半導体素子の電極を電気的に接続する
    工程と、 を含む半導体装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法において、 前記導電部材を形成する前に、前記基板を型抜きする工
    程を含み、前記型抜きする工程で、前記基板の一部を前
    記貫通穴に引き込んで前記凸部を形成する半導体装置の
    製造方法。
  17. 【請求項１７】 請求項１５記載の半導体装置の製造方
    法において、 レーザを使用して前記貫通穴を形成する半導体装置の製
    造方法。
  18. 【請求項１８】 請求項１５記載の半導体装置の製造方
    法において、 ウエットエッチングによって前記貫通穴を形成する半導
    体装置の製造方法。
  19. 【請求項１９】 請求項１４から請求項１８のいずれか
    に記載の半導体装置の製造方法において、 前記外部電極は、前記貫通穴の内側に位置する基端部の
    径ｄと、前記貫通穴から突出する突出部の径φとが、φ
    ≦ｄの関係を有する半導体装置の製造方法。
  20. 【請求項２０】 貫通穴が形成されるとともに前記貫通
    穴上を含む領域に導電部材が形成された基板を用意する
    工程と、 前記貫通穴を介して、前記導電部材に外部電極の形成材
    料を設けて、前記導電部材とは反対側の面から突出する
    外部電極を形成する工程と、 前記導電部材に、半導体素子の電極を電気的に接続する
    工程と、 を含み、 前記外部電極は、前記貫通穴の内側に位置する基端部の
    径ｄと、前記貫通穴から突出する突出部の径φとが、φ
    ≦ｄの関係を有する半導体装置の製造方法。
  21. 【請求項２１】 請求項１４から請求項１８のいずれか
    に記載の半導体装置の製造方法において、 前記基板は、絶縁フィルム又はプリント基板である半導
    体装置の製造方法。
  22. 【請求項２２】 請求項１４から請求項２１のいずれか
    に記載の半導体装置の製造方法において、 前記外部電極の形成材料は、ハンダである半導体装置の
    製造方法。
  23. 【請求項２３】 請求項１４から請求項２２のいずれか
    に記載の半導体装置の製造方法において、 前記導電部材に前記半導体素子の前記電極を電気的に接
    続する工程の後に、前記基板を、半導体素子の外側で打
    ち抜く工程を含む半導体装置の製造方法。
  24. 【請求項２４】 請求項１４から請求項２３のいずれか
    に記載の半導体装置の製造方法において、 前記導電部材に前記半導体素子の前記電極を電気的に接
    続する工程で、導電性粒子が接着剤に分散されてなる異
    方性導電材料を介して、前記電極を前記導電部材に電気
    的に接続する半導体装置の製造方法。
  25. 【請求項２５】 請求項１４から請求項２３のいずれか
    に記載の半導体装置の製造方法において、 前記導電部材に前記半導体素子の前記電極を電気的に接
    続する工程で、ワイヤを介して前記導電部材に前記電極
    を電気的に接続する半導体装置の製造方法。
JP04111999A 1998-03-27 1999-02-19 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3876953B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP04111999A JP3876953B2 (ja) 1998-03-27 1999-02-19 半導体装置及びその製造方法、回路基板並びに電子機器
US09/271,336 US6097610A (en) 1998-03-27 1999-03-18 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CNB998003778A CN1154178C (zh) 1998-03-27 1999-03-19 半导体装置及其制造方法、电路基板和电子装置
DE69938767T DE69938767D1 (de) 1998-03-27 1999-03-19 Halbleiterbauelement und dessen herstellungsverfahren, bauelementsubstrat, und elektronisches bauelement
AU28540/99A AU2854099A (en) 1998-03-27 1999-03-19 Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device
PCT/JP1999/001408 WO1999050906A1 (en) 1998-03-27 1999-03-19 Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device
EP05028348A EP1659625A3 (en) 1998-03-27 1999-03-19 Semiconductor device and method for manufacturing the same, circuit board, and electronic instrument
KR1019997010947A KR100362796B1 (ko) 1998-03-27 1999-03-19 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
EP99909273A EP0996154B1 (en) 1998-03-27 1999-03-19 Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device
TW088104600A TW459353B (en) 1998-03-27 1999-03-23 Semiconductor device and manufacture thereof, circuit board and electronic apparatus capable of preventing cracks in the external electrodes
US09/589,353 US6340606B1 (en) 1998-03-27 2000-06-08 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
HK01100474A HK1029662A1 (en) 1998-03-27 2001-01-19 Semiconductor device and method for manufacturing the same circuit substrate and electronic device.
US09/991,931 US6815815B2 (en) 1998-03-27 2001-11-26 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US10/954,294 US7094629B2 (en) 1998-03-27 2004-10-01 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US11/480,828 US7518239B2 (en) 1998-03-27 2006-07-06 Semiconductor device with substrate having penetrating hole having a protrusion
US12/314,146 US7871858B2 (en) 1998-03-27 2008-12-04 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US12/963,887 US8310057B2 (en) 1998-03-27 2010-12-09 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-100580 1998-03-27
JP10058098 1998-03-27
JP04111999A JP3876953B2 (ja) 1998-03-27 1999-02-19 半導体装置及びその製造方法、回路基板並びに電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006249333A Division JP4328978B2 (ja) 1998-03-27 2006-09-14 半導体装置の製造方法
JP2006249334A Division JP4273352B2 (ja) 1998-03-27 2006-09-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11340359A true JPH11340359A (ja) 1999-12-10
JP3876953B2 JP3876953B2 (ja) 2007-02-07

Family

ID=26380673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04111999A Expired - Fee Related JP3876953B2 (ja) 1998-03-27 1999-02-19 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (10)

Country Link
US (7) US6097610A (ja)
EP (2) EP0996154B1 (ja)
JP (1) JP3876953B2 (ja)
KR (1) KR100362796B1 (ja)
CN (1) CN1154178C (ja)
AU (1) AU2854099A (ja)
DE (1) DE69938767D1 (ja)
HK (1) HK1029662A1 (ja)
TW (1) TW459353B (ja)
WO (1) WO1999050906A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190548A (ja) * 2000-12-20 2002-07-05 Hitachi Cable Ltd 半導体装置及びその製造方法
WO2022168478A1 (ja) * 2021-02-05 2022-08-11 株式会社村田製作所 モジュール

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471C2 (de) * 1994-12-23 1997-05-22 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US6281450B1 (en) * 1997-06-26 2001-08-28 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3506211B2 (ja) * 1998-05-28 2004-03-15 シャープ株式会社 絶縁性配線基板及び樹脂封止型半導体装置
CN1146030C (zh) * 1998-07-28 2004-04-14 精工爱普生株式会社 半导体装置及其制造方法、半导体模块、电路基板以及电子装置
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
JP2001291802A (ja) * 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
DE10017741A1 (de) 2000-04-10 2001-10-25 Infineon Technologies Ag Gehäuse für Halbleiterchips
JP2002057252A (ja) 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
DE10133571B4 (de) * 2001-07-13 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2003059971A (ja) * 2001-08-20 2003-02-28 Nec Kansai Ltd 配線基板及びその製造方法並びに半導体装置
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
US7024947B2 (en) * 2002-03-07 2006-04-11 Alps Electric Co., Ltd. Detection device including circuit component
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
US20040252491A1 (en) * 2003-06-10 2004-12-16 Armament Systems And Procedures, Inc. Printed circuit board lamp
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array
DE10343256B4 (de) 2003-09-17 2006-08-10 Infineon Technologies Ag Anordnung zur Herstellung einer elektrischen Verbindung zwischen einem BGA-Package und einer Signalquelle, sowie Verfahren zum Herstellen einer solchen Verbindung
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
US7018219B2 (en) * 2004-02-25 2006-03-28 Rosenau Steven A Interconnect structure and method for connecting buried signal lines to electrical devices
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
US7332821B2 (en) * 2004-08-20 2008-02-19 International Business Machines Corporation Compressible films surrounding solder connectors
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
JP2007172025A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd タッチパネル
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
GB2453765A (en) 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
WO2011078214A1 (ja) * 2009-12-24 2011-06-30 古河電気工業株式会社 射出成形基板と実装部品との取付構造
JP5468940B2 (ja) * 2010-03-03 2014-04-09 セイコーインスツル株式会社 パッケージの製造方法
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Ｔｄｋ株式会社 多層配線板及び多層配線板の製造方法
CN102263350B (zh) * 2010-05-26 2013-11-27 欣兴电子股份有限公司 连接器及其制作方法
JP5384443B2 (ja) * 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
DE102011014584A1 (de) * 2011-03-21 2012-09-27 Osram Opto Semiconductors Gmbh Anschlussträger für Halbleiterchips und Halbleiterbauelement
CN102496581A (zh) * 2011-12-22 2012-06-13 日月光半导体制造股份有限公司 半导体封装结构及其半导体封装基板的制造方法
JP6342643B2 (ja) * 2013-10-25 2018-06-13 セイコーインスツル株式会社 電子デバイス
CN103972113B (zh) * 2014-05-22 2016-10-26 南通富士通微电子股份有限公司 封装方法
JP7111457B2 (ja) * 2017-10-27 2022-08-02 新光電気工業株式会社 半導体装置及びその製造方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
CN112040671B (zh) * 2020-08-30 2024-03-15 深圳市实锐泰科技有限公司 一种柔性板凸起线路结构制作方法及柔性板凸起线路结构

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252953A (ja) 1985-08-31 1987-03-07 Kyocera Corp プラグインパツケ−ジおよびその製造方法
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
EP0360971A3 (en) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US5286417A (en) * 1991-12-06 1994-02-15 International Business Machines Corporation Method and composition for making mechanical and electrical contact
JPH068982A (ja) 1992-06-25 1994-01-18 Sony Corp ビデオカセット収納ケース
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
JPH06168982A (ja) 1992-11-30 1994-06-14 Toshiba Corp フリップチップ実装構造
JP3400051B2 (ja) * 1993-11-10 2003-04-28 ザ ウィタカー コーポレーション 異方性導電膜、その製造方法及びそれを使用するコネクタ
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
DE69428181T2 (de) 1993-12-13 2002-06-13 Matsushita Electric Ind Co Ltd Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
JP2833996B2 (ja) 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
JP3377867B2 (ja) * 1994-08-12 2003-02-17 京セラ株式会社 半導体素子収納用パッケージ
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
WO1996042107A1 (en) * 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JPH0926631A (ja) 1995-07-11 1997-01-28 Canon Inc 画像読取装置
JP3225800B2 (ja) * 1995-08-09 2001-11-05 三菱電機株式会社 半導体装置
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
JP3624512B2 (ja) * 1996-01-12 2005-03-02 イビデン株式会社 電子部品搭載用基板の製造方法
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JP2751913B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置用パッケージ
JPH09298252A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US5805425A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3363065B2 (ja) 1997-05-16 2003-01-07 日立化成工業株式会社 半導体パッケージ用チップ支持基板の製造法及び半導体装置
JP3362636B2 (ja) 1997-06-24 2003-01-07 日立電線株式会社 Ｔａｂ用テープキャリアの製造方法
DE19732915C1 (de) * 1997-07-30 1998-12-10 Siemens Ag Verfahren zur Herstellung eines Chipmoduls
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JPH11214413A (ja) 1998-01-22 1999-08-06 Rohm Co Ltd 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6404064B1 (en) * 2000-07-17 2002-06-11 Siliconware Precision Industries Co., Ltd. Flip-chip bonding structure on substrate for flip-chip package application
US6491173B1 (en) * 2000-07-18 2002-12-10 Sidelines, Inc. Wire basket system
US6988312B2 (en) * 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
CN100550355C (zh) * 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190548A (ja) * 2000-12-20 2002-07-05 Hitachi Cable Ltd 半導体装置及びその製造方法
WO2022168478A1 (ja) * 2021-02-05 2022-08-11 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US6815815B2 (en) 2004-11-09
EP0996154A1 (en) 2000-04-26
WO1999050906A1 (en) 1999-10-07
US20020068424A1 (en) 2002-06-06
KR20010012977A (ko) 2001-02-26
US20060249832A1 (en) 2006-11-09
TW459353B (en) 2001-10-11
EP0996154A4 (en) 2001-02-28
KR100362796B1 (ko) 2002-11-27
US8310057B2 (en) 2012-11-13
EP0996154B1 (en) 2008-05-21
DE69938767D1 (de) 2008-07-03
US7518239B2 (en) 2009-04-14
US7094629B2 (en) 2006-08-22
US7871858B2 (en) 2011-01-18
CN1154178C (zh) 2004-06-16
EP1659625A2 (en) 2006-05-24
US6340606B1 (en) 2002-01-22
EP1659625A3 (en) 2006-10-25
US20090117687A1 (en) 2009-05-07
US20050040542A1 (en) 2005-02-24
CN1262784A (zh) 2000-08-09
AU2854099A (en) 1999-10-18
JP3876953B2 (ja) 2007-02-07
HK1029662A1 (en) 2001-04-06
US20110079898A1 (en) 2011-04-07
US6097610A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
JP3876953B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3335575B2 (ja) 半導体装置およびその製造方法
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
KR19990062915A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP4273352B2 (ja) 半導体装置の製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP4328978B2 (ja) 半導体装置の製造方法
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP2002231761A (ja) 電子部品実装体および電子部品
JP3258564B2 (ja) 半導体装置およびその製造方法
JP4735855B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JP3320699B2 (ja) 半導体装置、および半導体装置の実装体
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JP4822018B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP4735856B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JP3063733B2 (ja) 半導体パッケージ
JP2001298128A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees