JPH08153826A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH08153826A JPH08153826A JP6295476A JP29547694A JPH08153826A JP H08153826 A JPH08153826 A JP H08153826A JP 6295476 A JP6295476 A JP 6295476A JP 29547694 A JP29547694 A JP 29547694A JP H08153826 A JPH08153826 A JP H08153826A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 低熱抵抗で、多ピン・高密度実装に適し、プ
リント配線基板に実装する際の接続信頼性が高いＬＳＩ
パッケージを安価に提供する。 【構成】 配線パターンおよびこのリード配線８の一部
を構成する外部電極パッド９を形成したＴＡＢテープ６
を上記外部電極パッド９が基板１の裏面側に位置するよ
うに配置すると共に、上記ＴＡＢテープ６の周辺部を基
板１の主面側に折り曲げ、基板１の主面に搭載した半導
体チップ２と基板１の主面側に位置するリード配線８の
一端とを電気的に接続したＬＳＩパッケージである。
リント配線基板に実装する際の接続信頼性が高いＬＳＩ
パッケージを安価に提供する。 【構成】 配線パターンおよびこのリード配線８の一部
を構成する外部電極パッド９を形成したＴＡＢテープ６
を上記外部電極パッド９が基板１の裏面側に位置するよ
うに配置すると共に、上記ＴＡＢテープ６の周辺部を基
板１の主面側に折り曲げ、基板１の主面に搭載した半導
体チップ２と基板１の主面側に位置するリード配線８の
一端とを電気的に接続したＬＳＩパッケージである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ＢＧＡ(Ball Grid Array) 構造のＬＳＩパ
ッケージを有する半導体集積回路装置に適用して有効な
技術に関するものである。
関し、特に、ＢＧＡ(Ball Grid Array) 構造のＬＳＩパ
ッケージを有する半導体集積回路装置に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】ゲートアレイやマイクロコンピュータの
ような多くの入出力端子を備えた半導体チップの実装技
術として、ＢＧＡ（ボール・グリッド・アレイ）構造の
ＬＳＩパッケージが注目されている。このＬＳＩパッケ
ージは、半導体チップを搭載したパッケージ基板の電極
に半田バンプを接続し、この半田バンプを介してパッケ
ージ基板をプリント配線基板に実装するようにしたもの
である。
ような多くの入出力端子を備えた半導体チップの実装技
術として、ＢＧＡ（ボール・グリッド・アレイ）構造の
ＬＳＩパッケージが注目されている。このＬＳＩパッケ
ージは、半導体チップを搭載したパッケージ基板の電極
に半田バンプを接続し、この半田バンプを介してパッケ
ージ基板をプリント配線基板に実装するようにしたもの
である。
【０００３】上記ＢＧＡ構造のＬＳＩパッケージについ
ては、例えば日経ＢＰ社発行の「日経エレクトロニクス
・1994年２月28日号(no.602)」に詳細な記載がある。
ては、例えば日経ＢＰ社発行の「日経エレクトロニクス
・1994年２月28日号(no.602)」に詳細な記載がある。
【０００４】この文献の１１５頁（図３）には、両面配
線の樹脂基板を使ったプラスチックＢＧＡが記載されて
いる。このプラスチックＢＧＡは、両面配線基板の主面
上に搭載した半導体チップと基板の表面の配線とをワイ
ヤボンディグ方式で電気的に接続したもので、基板の表
面の配線は、基板の周辺部に設けたスルーホールを通じ
て裏面の配線に接続されている。また、半導体チップは
モールド樹脂で封止されている。
線の樹脂基板を使ったプラスチックＢＧＡが記載されて
いる。このプラスチックＢＧＡは、両面配線基板の主面
上に搭載した半導体チップと基板の表面の配線とをワイ
ヤボンディグ方式で電気的に接続したもので、基板の表
面の配線は、基板の周辺部に設けたスルーホールを通じ
て裏面の配線に接続されている。また、半導体チップは
モールド樹脂で封止されている。
【０００５】上記プラスチックＢＧＡは、基板の裏面の
配線に接続した半田バンプを介してプリント配線基板に
実装される。また、このプラスチックＢＧＡは、半導体
チップ直下の配線基板に放熱用のスルーホールを設け、
このスルーホールの下端にダミーの半田バンプを接続す
ることによって、放熱性の改善を図っている。
配線に接続した半田バンプを介してプリント配線基板に
実装される。また、このプラスチックＢＧＡは、半導体
チップ直下の配線基板に放熱用のスルーホールを設け、
このスルーホールの下端にダミーの半田バンプを接続す
ることによって、放熱性の改善を図っている。
【０００６】また、上記した文献の１１７頁（図７）に
は、ＴＡＢ技術を使ったＢＧＡが記載されている。この
ＢＧＡの場合、半導体チップは両面に配線を設けたＴＡ
Ｂテープの主面上に半田バンプを介してフェイスダウン
ボンディングされている。また、このＴＡＢテープは、
その裏面に接続した第２の半田バンプを介してプリント
配線基板に実装される。さらに、このＴＡＢテープの周
辺部には固定板が接着され、ＴＡＢテープの反りを防い
でいる。放熱に関しては、半導体チップの裏面にキャッ
プを兼ねた放熱板を接着することで対応している。
は、ＴＡＢ技術を使ったＢＧＡが記載されている。この
ＢＧＡの場合、半導体チップは両面に配線を設けたＴＡ
Ｂテープの主面上に半田バンプを介してフェイスダウン
ボンディングされている。また、このＴＡＢテープは、
その裏面に接続した第２の半田バンプを介してプリント
配線基板に実装される。さらに、このＴＡＢテープの周
辺部には固定板が接着され、ＴＡＢテープの反りを防い
でいる。放熱に関しては、半導体チップの裏面にキャッ
プを兼ねた放熱板を接着することで対応している。
【０００７】
【発明が解決しようとする課題】しかし、前記文献に記
載されたプラスチックＢＧＡのように、基板を樹脂で構
成するＢＧＡは、基板の熱膨張係数が大きいことから反
りが大きく、プリント配線基板に実装する際に半田バン
プの接続不良が発生し易いという問題がある。また、樹
脂基板は熱抵抗も大きいため、基板に放熱用スルーホー
ルを設けたり、ダミーバンプを接続したりしても放熱性
の改善には限界があり、高発熱の半導体チップの実装に
は適用できない。
載されたプラスチックＢＧＡのように、基板を樹脂で構
成するＢＧＡは、基板の熱膨張係数が大きいことから反
りが大きく、プリント配線基板に実装する際に半田バン
プの接続不良が発生し易いという問題がある。また、樹
脂基板は熱抵抗も大きいため、基板に放熱用スルーホー
ルを設けたり、ダミーバンプを接続したりしても放熱性
の改善には限界があり、高発熱の半導体チップの実装に
は適用できない。
【０００８】他方、ＴＡＢテープを用いたＢＧＡパッケ
ージの場合は、テープの反りを防ぐ固定板が半導体チッ
プ部分をくり抜いてキャビティを形成する構造となって
いるため、半導体チップのサイズが大きくなってパッケ
ージのサイズに近づいてくると、固定板の剛性が低下し
て反りが大きくなるという問題が生じる。
ージの場合は、テープの反りを防ぐ固定板が半導体チッ
プ部分をくり抜いてキャビティを形成する構造となって
いるため、半導体チップのサイズが大きくなってパッケ
ージのサイズに近づいてくると、固定板の剛性が低下し
て反りが大きくなるという問題が生じる。
【０００９】また、固定板で支持されていない半導体チ
ップ直下のＴＡＢテープには、プリント配線基板接続用
の半田バンプを取り付けることができないため、半導体
チップのサイズが大きくなると、同数の半田バンプを接
続するためにはより大きなサイズのパッケージが必要と
なり、ＢＧＡパッケージ本来の利点である高密度実装が
困難となる。
ップ直下のＴＡＢテープには、プリント配線基板接続用
の半田バンプを取り付けることができないため、半導体
チップのサイズが大きくなると、同数の半田バンプを接
続するためにはより大きなサイズのパッケージが必要と
なり、ＢＧＡパッケージ本来の利点である高密度実装が
困難となる。
【００１０】本発明の目的は、熱抵抗の小さなＬＳＩパ
ッケージを提供することにある。
ッケージを提供することにある。
【００１１】本発明の他の目的は、プリント配線基板に
実装する際の接続信頼性が高いＬＳＩパッケージを提供
することにある。
実装する際の接続信頼性が高いＬＳＩパッケージを提供
することにある。
【００１２】本発明の他の目的は、多ピン・高密度実装
に好適なＬＳＩパッケージを提供することにある。
に好適なＬＳＩパッケージを提供することにある。
【００１３】本発明の他の目的は、上記の目的を実現し
たＬＳＩパッケージを安価に提供することにある。
たＬＳＩパッケージを安価に提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１６】本発明の半導体集積回路装置は、半導体チ
ップを搭載する基板と、配線パターンおよび前記配線パ
ターンの一部を構成する外部電極パッドを形成した絶縁
テープとを備え、前記絶縁テープを前記外部電極パッド
が前記基板の裏面側に位置するように配置すると共に、
前記絶縁テープの周辺部を前記基板の主面側に折り曲
げ、前記基板の主面に搭載した前記半導体チップと前記
基板の主面側に位置する前記配線パターンの一端とを電
気的に接続したパッケージ構造を有するものである。
ップを搭載する基板と、配線パターンおよび前記配線パ
ターンの一部を構成する外部電極パッドを形成した絶縁
テープとを備え、前記絶縁テープを前記外部電極パッド
が前記基板の裏面側に位置するように配置すると共に、
前記絶縁テープの周辺部を前記基板の主面側に折り曲
げ、前記基板の主面に搭載した前記半導体チップと前記
基板の主面側に位置する前記配線パターンの一端とを電
気的に接続したパッケージ構造を有するものである。
【００１７】本発明の半導体集積回路装置は、前記外部
電極パッドにバンプ電極を多段接続したパッケージ構造
を有するものである。
電極パッドにバンプ電極を多段接続したパッケージ構造
を有するものである。
【００１８】本発明の半導体集積回路装置は、前記基板
を金属で構成したものである。
を金属で構成したものである。
【００１９】本発明の半導体集積回路装置は、前記半導
体チップをモールド樹脂または樹脂製のキャップで封止
したパッケージ構造を有するものである。
体チップをモールド樹脂または樹脂製のキャップで封止
したパッケージ構造を有するものである。
【００２０】本発明の半導体集積回路装置は、前記基板
を導電性材料で構成し、前記半導体チップの定電位パッ
ドおよび前記絶縁フィルムの定電位外部電極パッドと電
気的に接続することにより、前記基板を定電位化したパ
ッケージ構造を有するものである。
を導電性材料で構成し、前記半導体チップの定電位パッ
ドおよび前記絶縁フィルムの定電位外部電極パッドと電
気的に接続することにより、前記基板を定電位化したパ
ッケージ構造を有するものである。
【００２１】本発明の半導体集積回路装置は、前記基板
にその主面から裏面に達する貫通孔を設け、前記貫通孔
の底部の前記外部電極パッドと前記半導体チップとをワ
イヤで電気的に接続したパッケージ構造を有するもので
ある。
にその主面から裏面に達する貫通孔を設け、前記貫通孔
の底部の前記外部電極パッドと前記半導体チップとをワ
イヤで電気的に接続したパッケージ構造を有するもので
ある。
【００２２】本発明の半導体集積回路装置は、前記絶縁
テープの四隅の余白部にガイド孔を設けたものである。
テープの四隅の余白部にガイド孔を設けたものである。
【００２３】
【作用】上記した手段によれば、基板を熱伝導率の大き
い金属で構成し、その主面に半導体チップを搭載したこ
とにより、半導体チップの熱が基板を通じて速やかに外
部に放散されるので、熱抵抗の小さなＬＳＩパッケージ
を実現することができる。
い金属で構成し、その主面に半導体チップを搭載したこ
とにより、半導体チップの熱が基板を通じて速やかに外
部に放散されるので、熱抵抗の小さなＬＳＩパッケージ
を実現することができる。
【００２４】上記した手段によれば、基板を剛性の高い
金属で構成したことにより、基板の反りを抑制すること
ができるので、基板をプリント配線基板に実装する際の
バンプ電極の接続信頼性を向上させることができる。
金属で構成したことにより、基板の反りを抑制すること
ができるので、基板をプリント配線基板に実装する際の
バンプ電極の接続信頼性を向上させることができる。
【００２５】上記した手段によれば、基板を金属で構成
し、その表面に絶縁フィルムを接合したことにより、基
板の全面に外部電極パッドを配置することができるの
で、多ピン・高密度実装に好適なＬＳＩパッケージを実
現することができる。
し、その表面に絶縁フィルムを接合したことにより、基
板の全面に外部電極パッドを配置することができるの
で、多ピン・高密度実装に好適なＬＳＩパッケージを実
現することができる。
【００２６】上記した手段によれば、基板の材料（金
属）やキャップ（またはモールド樹脂）の材料が安価に
入手できることから、低コストのＬＳＩパッケージを実
現することができる。
属）やキャップ（またはモールド樹脂）の材料が安価に
入手できることから、低コストのＬＳＩパッケージを実
現することができる。
【００２７】上記した手段によれば、外部電極パッドに
バンプ電極を多段接続することにより、プリント配線基
板の主面と垂直な方向のバンプ電極の径が実質的に大き
くなるので、ＬＳＩパッケージとプリント配線基板の熱
特性の差に起因してバンプ電極に印加されるストレスが
バンプ電極の変形によって吸収、緩和され易くなり、バ
ンプ電極の経時的な劣化を有効に抑制することができ
る。
バンプ電極を多段接続することにより、プリント配線基
板の主面と垂直な方向のバンプ電極の径が実質的に大き
くなるので、ＬＳＩパッケージとプリント配線基板の熱
特性の差に起因してバンプ電極に印加されるストレスが
バンプ電極の変形によって吸収、緩和され易くなり、バ
ンプ電極の経時的な劣化を有効に抑制することができ
る。
【００２８】上記した手段によれば、半導体チップより
も大面積の基板を定電位、例えばＧＮＤに固定すること
により、ＧＮＤ電位を安定化することができるので、半
導体チップに形成されたＬＳＩの動作信頼性を向上させ
ることができる。
も大面積の基板を定電位、例えばＧＮＤに固定すること
により、ＧＮＤ電位を安定化することができるので、半
導体チップに形成されたＬＳＩの動作信頼性を向上させ
ることができる。
【００２９】上記した手段によれば、基板にその主面か
ら裏面に達する貫通孔を設け、この貫通孔の底部の外部
電極パッドと半導体チップとをワイヤで電気的に接続す
ることにより、基板の主面上に搭載された半導体チップ
と基板の裏面側に配置された外部電極パッドを最短距離
で接続することができるので、ＬＳＩパッケージの配線
抵抗やインダクタンスを低減することができ、これによ
り、高速で動作するＬＳＩの実装に好適なＬＳＩパッケ
ージを実現することができる。
ら裏面に達する貫通孔を設け、この貫通孔の底部の外部
電極パッドと半導体チップとをワイヤで電気的に接続す
ることにより、基板の主面上に搭載された半導体チップ
と基板の裏面側に配置された外部電極パッドを最短距離
で接続することができるので、ＬＳＩパッケージの配線
抵抗やインダクタンスを低減することができ、これによ
り、高速で動作するＬＳＩの実装に好適なＬＳＩパッケ
ージを実現することができる。
【００３０】上記した手段によれば、絶縁フィルムの四
隅の余白部にガイド孔を設けることにより、ＬＳＩパッ
ケージのバンプ電極とプリント配線基板のランドを重ね
合わせる際、このガイド孔を位置合わせガイドとして利
用することができるので、バンプ電極とランドを正確に
重ね合わせることができる。
隅の余白部にガイド孔を設けることにより、ＬＳＩパッ
ケージのバンプ電極とプリント配線基板のランドを重ね
合わせる際、このガイド孔を位置合わせガイドとして利
用することができるので、バンプ電極とランドを正確に
重ね合わせることができる。
【００３１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、その繰り
返しの説明は省略する。
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、その繰り
返しの説明は省略する。
【００３２】（実施例１）図１は本発明の一実施例であ
るＬＳＩパッケージ（半導体集積回路装置）の平面図、
図２はこのＬＳＩパッケージのキャップを取り除いた状
態を示す平面図、図３はこのＬＳＩパッケージの断面図
（図１のIII-III 線に沿った断面図）である。
るＬＳＩパッケージ（半導体集積回路装置）の平面図、
図２はこのＬＳＩパッケージのキャップを取り除いた状
態を示す平面図、図３はこのＬＳＩパッケージの断面図
（図１のIII-III 線に沿った断面図）である。
【００３３】図１〜図３に示す本実施例のＬＳＩパッケ
ージは、四角形の基板１の主面の中央部に半導体チップ
２を搭載し、この半導体チップ２をキャップ３で封止し
た構造で構成されている。
ージは、四角形の基板１の主面の中央部に半導体チップ
２を搭載し、この半導体チップ２をキャップ３で封止し
た構造で構成されている。
【００３４】上記基板１は、主面および裏面を平坦に加
工したＡｌ（アルミニウム）板で構成されており、その
表面には酸化アルミニウムの薄い皮膜が電解処理などに
よって形成されている。すなわち、この基板１はその内
部が熱および電気の良導体で構成され、表面が絶縁性材
料で構成されている。
工したＡｌ（アルミニウム）板で構成されており、その
表面には酸化アルミニウムの薄い皮膜が電解処理などに
よって形成されている。すなわち、この基板１はその内
部が熱および電気の良導体で構成され、表面が絶縁性材
料で構成されている。
【００３５】上記基板１の主面上には、例えばシリコー
ンゴム系の接着剤４によって半導体チップ２が接合（ダ
イボンディング）されている。この半導体チップ２は単
結晶シリコンで構成され、その素子形成面にはゲートア
レイやマイクロコンピュータなどのロジックＬＳＩが形
成されている。
ンゴム系の接着剤４によって半導体チップ２が接合（ダ
イボンディング）されている。この半導体チップ２は単
結晶シリコンで構成され、その素子形成面にはゲートア
レイやマイクロコンピュータなどのロジックＬＳＩが形
成されている。
【００３６】上記基板１の表面には、例えばエポキシ樹
脂系の接着剤５によってＴＡＢテープ６が接合されてい
る。このＴＡＢテープ６は基板１よりも面積が大きい一
枚のテープで構成されており、その中央部は基板１の裏
面に接合され、周辺部は基板１の主面側に折り曲げられ
てその周辺部に接合されている。
脂系の接着剤５によってＴＡＢテープ６が接合されてい
る。このＴＡＢテープ６は基板１よりも面積が大きい一
枚のテープで構成されており、その中央部は基板１の裏
面に接合され、周辺部は基板１の主面側に折り曲げられ
てその周辺部に接合されている。
【００３７】上記ＴＡＢテープ６は、例えばポリイミド
樹脂で構成された二層の絶縁テープ７ａ，７ｂの間に、
銅（Ｃｕ）箔をエッチングして形成したリード配線８を
貼り合わせた三層構造で構成され、基板１の裏面側に位
置する部分には、リード配線８と一体に形成された外部
電極パッド９がアレイ状に設けられている。なお、この
ＴＡＢテープ６と同一構成のものをフレキシブル・プリ
ント配線基板を使って作製することも可能である。
樹脂で構成された二層の絶縁テープ７ａ，７ｂの間に、
銅（Ｃｕ）箔をエッチングして形成したリード配線８を
貼り合わせた三層構造で構成され、基板１の裏面側に位
置する部分には、リード配線８と一体に形成された外部
電極パッド９がアレイ状に設けられている。なお、この
ＴＡＢテープ６と同一構成のものをフレキシブル・プリ
ント配線基板を使って作製することも可能である。
【００３８】上記ＴＡＢテープ６の周縁部、すなわち基
板１の主面側に折り曲げられた部分の先端には、Ａｕの
メッキ処理を施したリード配線８の端部（インナーリー
ド部）が露出しており、このインナーリード部と半導体
チップ２のボンディングパッド（図示せず）とは、Ａｕ
のワイヤ１０で電気的に接続されている。
板１の主面側に折り曲げられた部分の先端には、Ａｕの
メッキ処理を施したリード配線８の端部（インナーリー
ド部）が露出しており、このインナーリード部と半導体
チップ２のボンディングパッド（図示せず）とは、Ａｕ
のワイヤ１０で電気的に接続されている。
【００３９】上記半導体チップ２を封止するキャップ３
は、例えばシリコーンゴム系の接着剤１１によって基板
１の主面の周辺部に接合されている。このキャップ３
は、例えばエポキシ樹脂などの合成樹脂で構成されてい
る。
は、例えばシリコーンゴム系の接着剤１１によって基板
１の主面の周辺部に接合されている。このキャップ３
は、例えばエポキシ樹脂などの合成樹脂で構成されてい
る。
【００４０】次に、上記ＬＳＩパッケージの組み立て方
法の一例を説明する。
法の一例を説明する。
【００４１】図４および図５は、このＬＳＩパッケージ
の組み立てに用いるＴＡＢテープ６の平面図である。図
４は、二層の絶縁テープ７ａ，７ｂのうち、絶縁テープ
７ａを表にした状態の平面図であり、破線で示してある
のはリード配線８である。図５は、絶縁テープ７ｂ（グ
レーの網掛けパターンで示してある）を表にした状態の
平面図であり、リード配線８の一端はＴＡＢテープ６の
周辺部で露出してインナーリード部を構成し、他端はＴ
ＡＢテープ６の中央部でアレイ状に配置され、外部電極
パッド９を構成している。
の組み立てに用いるＴＡＢテープ６の平面図である。図
４は、二層の絶縁テープ７ａ，７ｂのうち、絶縁テープ
７ａを表にした状態の平面図であり、破線で示してある
のはリード配線８である。図５は、絶縁テープ７ｂ（グ
レーの網掛けパターンで示してある）を表にした状態の
平面図であり、リード配線８の一端はＴＡＢテープ６の
周辺部で露出してインナーリード部を構成し、他端はＴ
ＡＢテープ６の中央部でアレイ状に配置され、外部電極
パッド９を構成している。
【００４２】上記ＴＡＢテープ６の四隅には、リード配
線８が形成されていない余白部６Ａが残してあり、それ
ぞれの余白部６Ａの中央には、組み立てが完了したＬＳ
Ｉパッケージをプリント配線基板に実装する際の位置決
めガイドとなるガイド孔１２が設けられている。この余
白部６Ａは、ＬＳＩパッケージをプリント配線基板に実
装した後、必要に応じて切断除去すればよい。
線８が形成されていない余白部６Ａが残してあり、それ
ぞれの余白部６Ａの中央には、組み立てが完了したＬＳ
Ｉパッケージをプリント配線基板に実装する際の位置決
めガイドとなるガイド孔１２が設けられている。この余
白部６Ａは、ＬＳＩパッケージをプリント配線基板に実
装した後、必要に応じて切断除去すればよい。
【００４３】次に、図６に示すように、絶縁テープ７ａ
を表に向けたＴＡＢテープ６の中央部に前記基板１を配
置し、基板１の裏面と絶縁テープ７ａとを接着剤５で貼
り合わせる。このとき、ＴＡＢテープ６の余白部６Ａに
設けた前記ガイド孔１２を基板１と絶縁テープ７ａとの
位置合わせガイドとして利用することもできる。
を表に向けたＴＡＢテープ６の中央部に前記基板１を配
置し、基板１の裏面と絶縁テープ７ａとを接着剤５で貼
り合わせる。このとき、ＴＡＢテープ６の余白部６Ａに
設けた前記ガイド孔１２を基板１と絶縁テープ７ａとの
位置合わせガイドとして利用することもできる。
【００４４】次に、図７に示すように、基板１の外側に
はみ出したＴＡＢテープ６の周辺部を上方に折り曲げ、
その裏面（絶縁テープ７ａ）を接着剤５で基板１の主面
上に貼り合わせた後、図８に示すように、接着剤４を使
って基板１の主面の中央部に半導体チップ２を接合（ダ
イボンディング）する。
はみ出したＴＡＢテープ６の周辺部を上方に折り曲げ、
その裏面（絶縁テープ７ａ）を接着剤５で基板１の主面
上に貼り合わせた後、図８に示すように、接着剤４を使
って基板１の主面の中央部に半導体チップ２を接合（ダ
イボンディング）する。
【００４５】その後、リード配線８のインナーリード部
と半導体チップ２のボンディングパッドとの間をワイヤ
１０で接続し（図２参照）、続いて半導体チップ２をキ
ャップ３で封止する（図１、図３参照）ことにより、Ｌ
ＳＩパッケージの組み立てが完了する。
と半導体チップ２のボンディングパッドとの間をワイヤ
１０で接続し（図２参照）、続いて半導体チップ２をキ
ャップ３で封止する（図１、図３参照）ことにより、Ｌ
ＳＩパッケージの組み立てが完了する。
【００４６】本実施例のＬＳＩパッケージをプリント配
線基板に実装するには、一例として図９に示すように、
基板１の裏面の外部電極パッド９にバンプ電極の一種で
ある半田バンプ１３を接合してＢＧＡ構造のＬＳＩパッ
ケージを形成し、その後、図１０に示すように、この半
田バンプ１３をプリント配線基板１４のランド１５に重
ね合わせてリフローする。
線基板に実装するには、一例として図９に示すように、
基板１の裏面の外部電極パッド９にバンプ電極の一種で
ある半田バンプ１３を接合してＢＧＡ構造のＬＳＩパッ
ケージを形成し、その後、図１０に示すように、この半
田バンプ１３をプリント配線基板１４のランド１５に重
ね合わせてリフローする。
【００４７】ＴＡＢテープ６の外部電極パッド９に半田
バンプ１３を接合するには、例えば外部電極パッド９
にフラックスを被着した後、あらかじめ球形に加工して
おいた半田ボール（Ｓｎ１０％−Ｐｂ９０％）を外部電
極パッド９に仮付けし、この半田ボールを加熱炉内で溶
融する方法、スクリーン印刷法などによって外部電極
パッド９にクリーム半田を被着した後、このクリーム半
田を加熱炉内で溶融する方法、ボールボンディング法
などによって外部電極パッド９に半田ボールを形成し、
この半田ボールを加熱炉内で溶融する方法などがある。
バンプ１３を接合するには、例えば外部電極パッド９
にフラックスを被着した後、あらかじめ球形に加工して
おいた半田ボール（Ｓｎ１０％−Ｐｂ９０％）を外部電
極パッド９に仮付けし、この半田ボールを加熱炉内で溶
融する方法、スクリーン印刷法などによって外部電極
パッド９にクリーム半田を被着した後、このクリーム半
田を加熱炉内で溶融する方法、ボールボンディング法
などによって外部電極パッド９に半田ボールを形成し、
この半田ボールを加熱炉内で溶融する方法などがある。
【００４８】また、このような方法で形成したＢＧＡ構
造のＬＳＩパッケージをプリント配線基板１４に実装す
るには、例えばスクリーン印刷法などによってプリント
配線基板１４のランド１５にクリーム半田（Ｓｎ６３％
−Ｐｂ３７％）を被着した後、ＬＳＩパッケージの半田
バンプ１３をランド１５に重ね合わせ、クリーム半田を
加熱炉内で溶融すればよい。
造のＬＳＩパッケージをプリント配線基板１４に実装す
るには、例えばスクリーン印刷法などによってプリント
配線基板１４のランド１５にクリーム半田（Ｓｎ６３％
−Ｐｂ３７％）を被着した後、ＬＳＩパッケージの半田
バンプ１３をランド１５に重ね合わせ、クリーム半田を
加熱炉内で溶融すればよい。
【００４９】ＬＳＩパッケージの半田バンプ１３とプリ
ント配線基板１４のランド１５を重ね合わせる際、前述
したＴＡＢテープ６の余白部６Ａに形成したガイド孔１
２を利用することにより、半田バンプ１３とランド１５
を正確に重ね合わせることができる。ガイド孔１２の利
用方法としては、例えばＬＳＩパッケージの上方から光
を照射し、ガイド孔１２を通過した光を余白部６Ａの裏
側から検出する方法や、ガイド孔１２にピンを挿入して
ＬＳＩパッケージをプリント配線基板１４上に仮固定す
る方法などがある。
ント配線基板１４のランド１５を重ね合わせる際、前述
したＴＡＢテープ６の余白部６Ａに形成したガイド孔１
２を利用することにより、半田バンプ１３とランド１５
を正確に重ね合わせることができる。ガイド孔１２の利
用方法としては、例えばＬＳＩパッケージの上方から光
を照射し、ガイド孔１２を通過した光を余白部６Ａの裏
側から検出する方法や、ガイド孔１２にピンを挿入して
ＬＳＩパッケージをプリント配線基板１４上に仮固定す
る方法などがある。
【００５０】本実施例のＬＳＩパッケージをプリント配
線基板１４に実装する第２の方法は、プリント配線基板
１４のランド１５上に半田バンプ１３を接続し、その上
にＬＳＩパッケージの外部電極パッド９を重ね合わせて
半田バンプ１３をリフローする方法である。この場合、
外部電極パッド９側にはバンプ電極を接合しないので、
ＬＳＩパッケージは、いわゆるランド・グリッド・アレ
イ(Land Grid Array;ＬＧＡ）構造となる。プリント配
線基板１４のランド１５上に半田バンプ１３を接続する
には、前述した外部電極パッド９に半田バンプ１３を接
合する各種の方法を利用することができる。このよう
に、本実施例のＬＳＩパッケージは、ＢＧＡパッケージ
として使用できるのみならず、ＬＧＡパッケージとして
使用することもできる。
線基板１４に実装する第２の方法は、プリント配線基板
１４のランド１５上に半田バンプ１３を接続し、その上
にＬＳＩパッケージの外部電極パッド９を重ね合わせて
半田バンプ１３をリフローする方法である。この場合、
外部電極パッド９側にはバンプ電極を接合しないので、
ＬＳＩパッケージは、いわゆるランド・グリッド・アレ
イ(Land Grid Array;ＬＧＡ）構造となる。プリント配
線基板１４のランド１５上に半田バンプ１３を接続する
には、前述した外部電極パッド９に半田バンプ１３を接
合する各種の方法を利用することができる。このよう
に、本実施例のＬＳＩパッケージは、ＢＧＡパッケージ
として使用できるのみならず、ＬＧＡパッケージとして
使用することもできる。
【００５１】上記のように構成された本実施例のＬＳＩ
パッケージによれば、次のような効果を得ることができ
る。
パッケージによれば、次のような効果を得ることができ
る。
【００５２】基板１を熱伝導率の大きいＡｌ材で構成
し、その主面に半導体チップ２を搭載したことにより、
半導体チップ２の熱が基板１を通じて速やかに外部に放
散されるので、熱抵抗の小さなＬＳＩパッケージを実現
することができる。
し、その主面に半導体チップ２を搭載したことにより、
半導体チップ２の熱が基板１を通じて速やかに外部に放
散されるので、熱抵抗の小さなＬＳＩパッケージを実現
することができる。
【００５３】基板１を剛性の高いＡｌ材で構成したこと
により、基板１の反りを抑制することができるので、基
板１をプリント配線基板１４に実装する際の半田バンプ
１３の接続信頼性を向上させることができる。
により、基板１の反りを抑制することができるので、基
板１をプリント配線基板１４に実装する際の半田バンプ
１３の接続信頼性を向上させることができる。
【００５４】基板１を硬質な材料で構成し、その表面に
ＴＡＢテープ６を接合したことにより、基板１の裏面全
体に外部電極パッド９を配置することができるので、多
ピン・高密度実装に好適なＬＳＩパッケージを実現する
ことができる。
ＴＡＢテープ６を接合したことにより、基板１の裏面全
体に外部電極パッド９を配置することができるので、多
ピン・高密度実装に好適なＬＳＩパッケージを実現する
ことができる。
【００５５】基板１の材料（Ａｌ）やキャップ３の材料
（合成樹脂）が安価に入手できることから、低コストの
ＬＳＩパッケージを実現することができる。
（合成樹脂）が安価に入手できることから、低コストの
ＬＳＩパッケージを実現することができる。
【００５６】（実施例２）図１１は、本実施例のＬＳＩ
パッケージの断面図である。前記実施例１のＬＳＩパッ
ケージとの相違は、半導体チップ２をモールド樹脂１６
で封止している点および外部電極パッド９に接続するバ
ンプ電極をＡｕボール１７で構成している点である。
パッケージの断面図である。前記実施例１のＬＳＩパッ
ケージとの相違は、半導体チップ２をモールド樹脂１６
で封止している点および外部電極パッド９に接続するバ
ンプ電極をＡｕボール１７で構成している点である。
【００５７】半導体チップ２を封止するモールド樹脂１
６は、例えばエポキシ樹脂で構成されている。半導体チ
ップ２の封止には、ＴＡＢの製造工程で使用されている
エポキシ系のポッティング樹脂を使用することもでき
る。また、外部電極パッド９に接続するバンプ電極に
は、Ｃｕボールを使用することもできる。外部電極パッ
ド９にＡｕボール１７（またはＣｕボール）を接合する
には、加熱、超音波または両者のエネルギーを利用した
周知のボールボンディング法を利用すればよい。
６は、例えばエポキシ樹脂で構成されている。半導体チ
ップ２の封止には、ＴＡＢの製造工程で使用されている
エポキシ系のポッティング樹脂を使用することもでき
る。また、外部電極パッド９に接続するバンプ電極に
は、Ｃｕボールを使用することもできる。外部電極パッ
ド９にＡｕボール１７（またはＣｕボール）を接合する
には、加熱、超音波または両者のエネルギーを利用した
周知のボールボンディング法を利用すればよい。
【００５８】図１１は、外部電極パッド９にＡｕボール
１７を一段接続した例であるが、図１２に示すように、
Ａｕボール１７を二段接続してもよく、必要に応じて三
段以上接続することもできる。
１７を一段接続した例であるが、図１２に示すように、
Ａｕボール１７を二段接続してもよく、必要に応じて三
段以上接続することもできる。
【００５９】例えば図１２に示すＢＧＡ構造のＬＳＩパ
ッケージをプリント配線基板１４に実装するには、まず
図１３に示すように、Ａｕボール１７の先端を平坦化
し、基板１の裏面に接続された全てのＡｕボール１７の
高さを均一に揃える。Ａｕボール１７の先端を平坦化す
るには、平坦なツール（図示せず）を全てのＡｕボール
１７に一括して押し付けて行う。
ッケージをプリント配線基板１４に実装するには、まず
図１３に示すように、Ａｕボール１７の先端を平坦化
し、基板１の裏面に接続された全てのＡｕボール１７の
高さを均一に揃える。Ａｕボール１７の先端を平坦化す
るには、平坦なツール（図示せず）を全てのＡｕボール
１７に一括して押し付けて行う。
【００６０】次に、スクリーン印刷法などによってプリ
ント配線基板１４のランド１５にクリーム半田（Ｓｎ６
３％−Ｐｂ３７％）２７を被着した後、図１４に示すよ
うに、ＬＳＩパッケージのＡｕボール１７をランド１５
に重ね合わせ、加熱炉内でクリーム半田２７を溶融すれ
ばよい。
ント配線基板１４のランド１５にクリーム半田（Ｓｎ６
３％−Ｐｂ３７％）２７を被着した後、図１４に示すよ
うに、ＬＳＩパッケージのＡｕボール１７をランド１５
に重ね合わせ、加熱炉内でクリーム半田２７を溶融すれ
ばよい。
【００６１】このように、本実施例によれば、基板１の
裏面のすべてのＡｕボール１７を同時に一括して平坦化
することにより、基板１の裏面の反りやうねりに起因す
るＡｕボール１７の高さのばらつきを吸収して全てのＡ
ｕボール１７の高さを高精度に揃えることができるの
で、基板１をプリント配線基板１４に実装する際、全て
のＡｕボール１７とランド１５を確実に接触させること
ができる。
裏面のすべてのＡｕボール１７を同時に一括して平坦化
することにより、基板１の裏面の反りやうねりに起因す
るＡｕボール１７の高さのばらつきを吸収して全てのＡ
ｕボール１７の高さを高精度に揃えることができるの
で、基板１をプリント配線基板１４に実装する際、全て
のＡｕボール１７とランド１５を確実に接触させること
ができる。
【００６２】また、外部電極パッド９にＡｕボール１７
を二段またはそれ以上接続した場合には、プリント配線
基板１４（および基板１）と垂直な方向のＡｕボール１
７の径が実質的に大きくなる。この結果、ＬＳＩパッケ
ージとプリント配線基板１４の熱特性の差に起因してＡ
ｕボール１７に印加されるストレスがＡｕボール１７の
変形によって吸収、緩和され易くなるので、Ａｕボール
１７の経時的な劣化を有効に抑制することができる。
を二段またはそれ以上接続した場合には、プリント配線
基板１４（および基板１）と垂直な方向のＡｕボール１
７の径が実質的に大きくなる。この結果、ＬＳＩパッケ
ージとプリント配線基板１４の熱特性の差に起因してＡ
ｕボール１７に印加されるストレスがＡｕボール１７の
変形によって吸収、緩和され易くなるので、Ａｕボール
１７の経時的な劣化を有効に抑制することができる。
【００６３】すなわち、本実施例によれば、ＬＳＩパッ
ケージとプリント配線基板１４との接続信頼性をさらに
向上させることができる。
ケージとプリント配線基板１４との接続信頼性をさらに
向上させることができる。
【００６４】（実施例３）図１５は、本実施例のＬＳＩ
パッケージの断面図である。
パッケージの断面図である。
【００６５】本実施例のＬＳＩパッケージの特徴は、基
板１を定電位（例えばＧＮＤ）に固定した点にある。基
板１を定電位、例えばＧＮＤに固定するには、ＧＮＤ用
の外部電極パッド９（ＧＮＤ）の裏面の絶縁フィルム７
ａにスルーホール１８を形成したＴＡＢテープ６を用意
し、このＴＡＢテープ６をＡｇペーストのような導電性
接着剤１９を使って基板１の裏面に接合することによ
り、スルーホール１８および導電性接着剤１９を通じて
基板１と外部電極パッド９（ＧＮＤ）を電気的に導通さ
せ、さらに、半導体チップ２のＧＮＤパッドと基板１の
主面とをワイヤ１０で電気的に接続する。この場合は、
基板１の表面も導電性でなければならないため、基板１
の材料には、例えば表面にＡｕのメッキを施したＣｕ板
などを使用する。
板１を定電位（例えばＧＮＤ）に固定した点にある。基
板１を定電位、例えばＧＮＤに固定するには、ＧＮＤ用
の外部電極パッド９（ＧＮＤ）の裏面の絶縁フィルム７
ａにスルーホール１８を形成したＴＡＢテープ６を用意
し、このＴＡＢテープ６をＡｇペーストのような導電性
接着剤１９を使って基板１の裏面に接合することによ
り、スルーホール１８および導電性接着剤１９を通じて
基板１と外部電極パッド９（ＧＮＤ）を電気的に導通さ
せ、さらに、半導体チップ２のＧＮＤパッドと基板１の
主面とをワイヤ１０で電気的に接続する。この場合は、
基板１の表面も導電性でなければならないため、基板１
の材料には、例えば表面にＡｕのメッキを施したＣｕ板
などを使用する。
【００６６】本実施例のＬＳＩパッケージによれば、半
導体チップ２のＧＮＤパッドを大面積のＧＮＤ固定され
た基板１に冗長なく接続することにより、ＧＮＤ電位を
安定化することができるので、半導体チップ２に形成さ
れたＬＳＩの動作信頼性を向上させることができる。
導体チップ２のＧＮＤパッドを大面積のＧＮＤ固定され
た基板１に冗長なく接続することにより、ＧＮＤ電位を
安定化することができるので、半導体チップ２に形成さ
れたＬＳＩの動作信頼性を向上させることができる。
【００６７】（実施例４）図１６は、本実施例のＬＳＩ
パッケージの断面図である。
パッケージの断面図である。
【００６８】本実施例のＬＳＩパッケージの特徴は、基
板１の一部にその主面から裏面に達する貫通孔２０を設
け、この貫通孔２０の底部に露出した外部電極パッド９
（または外部電極パッド９の裏面の絶縁フィルム７ａに
形成したスルーホール１８）と半導体チップ２とをワイ
ヤ１０で電気的に接続した点にある。
板１の一部にその主面から裏面に達する貫通孔２０を設
け、この貫通孔２０の底部に露出した外部電極パッド９
（または外部電極パッド９の裏面の絶縁フィルム７ａに
形成したスルーホール１８）と半導体チップ２とをワイ
ヤ１０で電気的に接続した点にある。
【００６９】本実施例のＬＳＩパッケージによれば、基
板１の主面上に搭載された半導体チップ２と基板１の裏
面側に配置された外部電極パッド９を最短距離で接続す
ることができる。これにより、ＬＳＩパッケージの配線
抵抗やインダクタンスを低減することができるので、高
速で動作するＬＳＩの実装に好適なＬＳＩパッケージを
実現することができる。
板１の主面上に搭載された半導体チップ２と基板１の裏
面側に配置された外部電極パッド９を最短距離で接続す
ることができる。これにより、ＬＳＩパッケージの配線
抵抗やインダクタンスを低減することができるので、高
速で動作するＬＳＩの実装に好適なＬＳＩパッケージを
実現することができる。
【００７０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００７１】図１７は、前記実施例１に示すＬＳＩパッ
ケージのキャップ３の端部にツバ状のカバー２１を設
け、基板１の側面で折り曲げたＴＡＢテープ６をカバー
２１で覆うようにした実施例である。この実施例によれ
ば、基板１の側面から横方向に張り出した軟らかいＴＡ
Ｂテープ６に傷が付いたりする不具合を確実に防止する
ことができる。
ケージのキャップ３の端部にツバ状のカバー２１を設
け、基板１の側面で折り曲げたＴＡＢテープ６をカバー
２１で覆うようにした実施例である。この実施例によれ
ば、基板１の側面から横方向に張り出した軟らかいＴＡ
Ｂテープ６に傷が付いたりする不具合を確実に防止する
ことができる。
【００７２】図１８は、ＴＡＢテープ６の一部を基板１
の主面の中央部まで延在し、その上に接合した半導体チ
ップ２とリード配線８をワイヤ１０で電気的に接続する
ことにより、半導体チップ２の直下のＴＡＢテープ６を
コンデンサ（例えば電源パスコン）として利用した実施
例である。
の主面の中央部まで延在し、その上に接合した半導体チ
ップ２とリード配線８をワイヤ１０で電気的に接続する
ことにより、半導体チップ２の直下のＴＡＢテープ６を
コンデンサ（例えば電源パスコン）として利用した実施
例である。
【００７３】図１９は、半導体チップ２のパッド上にＡ
ｕのバンプ電極２２を形成し、第２のＴＡＢテープ２３
のリード配線２４を使ってバンプ電極２２とＴＡＢテー
プ６のリード配線８とを接続した実施例である。この実
施例では、エリアＴＡＢ構造のＴＡＢテープ２３を使用
し、半導体チップ２の素子形成面の全体にバンプ電極２
２を配置することにより、多ピン化を実現している。ま
た、素子形成面の周辺部にバンプ電極２２を配置した半
導体チップ２を実装する場合は、図２０に示すように、
ＴＡＢテープ６のリード配線８をバンプ電極２２上に一
括ボンディングすることも可能である。
ｕのバンプ電極２２を形成し、第２のＴＡＢテープ２３
のリード配線２４を使ってバンプ電極２２とＴＡＢテー
プ６のリード配線８とを接続した実施例である。この実
施例では、エリアＴＡＢ構造のＴＡＢテープ２３を使用
し、半導体チップ２の素子形成面の全体にバンプ電極２
２を配置することにより、多ピン化を実現している。ま
た、素子形成面の周辺部にバンプ電極２２を配置した半
導体チップ２を実装する場合は、図２０に示すように、
ＴＡＢテープ６のリード配線８をバンプ電極２２上に一
括ボンディングすることも可能である。
【００７４】図２１は、特に発熱量の大きい半導体チッ
プ２の実装に好適なパッケージ構造である。この実施例
では、半導体チップ２を半田バンプ２５を介して基板１
の主面上にフェイスダウンボンディングすると共に、半
導体チップ２の裏面（上面）をＡｌ製のキャップ３の下
面に接着している。このキャップ３の上には、必要に応
じて放熱フィンを接合してもよいし、キャップ３それ自
体が放熱フィン形状を有していてもよい。また、基板１
を多層セラミック配線構造で構成し、基板１の内部配線
層２６を通じて半導体チップ２と一部の（例えばＧＮＤ
用の）外部電極パッド９を最短距離で接続している。
プ２の実装に好適なパッケージ構造である。この実施例
では、半導体チップ２を半田バンプ２５を介して基板１
の主面上にフェイスダウンボンディングすると共に、半
導体チップ２の裏面（上面）をＡｌ製のキャップ３の下
面に接着している。このキャップ３の上には、必要に応
じて放熱フィンを接合してもよいし、キャップ３それ自
体が放熱フィン形状を有していてもよい。また、基板１
を多層セラミック配線構造で構成し、基板１の内部配線
層２６を通じて半導体チップ２と一部の（例えばＧＮＤ
用の）外部電極パッド９を最短距離で接続している。
【００７５】前記実施例１では、ＴＡＢテープ６を基板
１に貼り合わせた後、半導体チップ２を接合（ダイボン
ディング）したが、基板１にＴＡＢテープ６を接合する
工程と半導体チップ２を接合する工程は、いずれが先で
あってもよい。例えば、図２２に示すように、あらかじ
めＴＡＢテープ６に基板１および半導体チップ２を接合
しておき、次にＴＡＢテープ６を折り曲げて半導体チッ
プ２を基板１の主面上に接合し、さらにＴＡＢテープ６
の一端（Ａ）のリード配線８と他端（Ｂ）のリード配線
８とを一括ボンディング方式で接続してもよい。
１に貼り合わせた後、半導体チップ２を接合（ダイボン
ディング）したが、基板１にＴＡＢテープ６を接合する
工程と半導体チップ２を接合する工程は、いずれが先で
あってもよい。例えば、図２２に示すように、あらかじ
めＴＡＢテープ６に基板１および半導体チップ２を接合
しておき、次にＴＡＢテープ６を折り曲げて半導体チッ
プ２を基板１の主面上に接合し、さらにＴＡＢテープ６
の一端（Ａ）のリード配線８と他端（Ｂ）のリード配線
８とを一括ボンディング方式で接続してもよい。
【００７６】前記実施例では、ロジックＬＳＩを搭載す
るＬＳＩパッケージに適用した場合について説明した
が、メモリＬＳＩを搭載するＬＳＩパッケージに適用す
ることもできる。この場合、例えばＴＡＢテープにバス
バーラインなどを含むリード配線を形成しておき、メモ
リＬＳＩを形成した複数の半導体チップをＴＡＢテープ
に実装した後、前記実施例で説明した方法でＴＡＢテー
プを基板に貼り合わせることにより、マルチチップ・モ
ジュール構造の大容量ＬＳＩパッケージを実現すること
ができる。
るＬＳＩパッケージに適用した場合について説明した
が、メモリＬＳＩを搭載するＬＳＩパッケージに適用す
ることもできる。この場合、例えばＴＡＢテープにバス
バーラインなどを含むリード配線を形成しておき、メモ
リＬＳＩを形成した複数の半導体チップをＴＡＢテープ
に実装した後、前記実施例で説明した方法でＴＡＢテー
プを基板に貼り合わせることにより、マルチチップ・モ
ジュール構造の大容量ＬＳＩパッケージを実現すること
ができる。
【００７７】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００７８】本発明によれば、半導体チップの熱が基板
を通じて速やかに外部に放散されるので、熱抵抗の小さ
なＬＳＩパッケージを実現することができる。
を通じて速やかに外部に放散されるので、熱抵抗の小さ
なＬＳＩパッケージを実現することができる。
【００７９】本発明によれば、基板の反りを抑制するこ
とができるので、基板をプリント配線基板に実装する際
のバンプ電極の接続信頼性を向上させることができる。
とができるので、基板をプリント配線基板に実装する際
のバンプ電極の接続信頼性を向上させることができる。
【００８０】本発明によれば、基板の全面に外部電極パ
ッドを配置することができるので、多ピン・高密度実装
に好適なＬＳＩパッケージを実現することができる。
ッドを配置することができるので、多ピン・高密度実装
に好適なＬＳＩパッケージを実現することができる。
【００８１】本発明によれば、基板の材料やキャップの
材料が安価に入手できることから、低コストのＬＳＩパ
ッケージを実現することができる。
材料が安価に入手できることから、低コストのＬＳＩパ
ッケージを実現することができる。
【００８２】本発明によれば、ＬＳＩパッケージとプリ
ント配線基板の熱特性の差に起因してバンプ電極に印加
されるストレスをバンプ電極の変形によって吸収、緩和
できるので、バンプ電極の経時的な劣化を有効に抑制す
ることができる。
ント配線基板の熱特性の差に起因してバンプ電極に印加
されるストレスをバンプ電極の変形によって吸収、緩和
できるので、バンプ電極の経時的な劣化を有効に抑制す
ることができる。
【００８３】本発明によれば、ＧＮＤ電位を安定化する
ことができるので、半導体チップに形成されたＬＳＩの
動作信頼性を向上させることができる。
ことができるので、半導体チップに形成されたＬＳＩの
動作信頼性を向上させることができる。
【００８４】本発明によれば、ＬＳＩパッケージの配線
抵抗やインダクタンスを低減することができ、これによ
り、高速で動作するＬＳＩの実装に好適なＬＳＩパッケ
ージを実現することができる。
抵抗やインダクタンスを低減することができ、これによ
り、高速で動作するＬＳＩの実装に好適なＬＳＩパッケ
ージを実現することができる。
【００８５】本発明によれば、絶縁フィルムの四隅の余
白部に設けたガイド孔を、ＬＳＩパッケージのバンプ電
極とプリント配線基板のランドを重ね合わせる際の位置
合わせガイドとして利用することができるので、バンプ
電極とランドを正確に重ね合わせることができる。
白部に設けたガイド孔を、ＬＳＩパッケージのバンプ電
極とプリント配線基板のランドを重ね合わせる際の位置
合わせガイドとして利用することができるので、バンプ
電極とランドを正確に重ね合わせることができる。
【図１】本発明の一実施例であるＬＳＩパッケージの平
面図である。
面図である。
【図２】図１に示すＬＳＩパッケージのキャップを取り
除いた状態を示す平面図である。
除いた状態を示す平面図である。
【図３】図１に示すIII-III 線に沿ったＬＳＩパッケー
ジの断面図である。
ジの断面図である。
【図４】図１に示すＬＳＩパッケージの組み立てに使用
するＴＡＢテープの平面図である。
するＴＡＢテープの平面図である。
【図５】図１に示すＬＳＩパッケージの組み立てに使用
するＴＡＢテープの平面図である。
するＴＡＢテープの平面図である。
【図６】図１に示すＬＳＩパッケージの組み立て方法を
説明する斜視図である。
説明する斜視図である。
【図７】図１に示すＬＳＩパッケージの組み立て方法を
説明する断面図である。
説明する断面図である。
【図８】図１に示すＬＳＩパッケージの組み立て方法を
説明する断面図である。
説明する断面図である。
【図９】本発明の一実施例であるＢＧＡ構造のＬＳＩパ
ッケージの断面図である。
ッケージの断面図である。
【図１０】図９に示すＬＳＩパッケージの実装方法を示
す断面図である。
す断面図である。
【図１１】本発明の他の実施例であるＢＧＡ構造のＬＳ
Ｉパッケージの断面図である。
Ｉパッケージの断面図である。
【図１２】本発明の他の実施例であるＢＧＡ構造のＬＳ
Ｉパッケージの断面図である。
Ｉパッケージの断面図である。
【図１３】図１２に示すＬＳＩパッケージの製作方法を
示す断面図である。
示す断面図である。
【図１４】図１２に示すＬＳＩパッケージの製作方法を
示す断面図である。
示す断面図である。
【図１５】本発明の他の実施例であるＬＳＩパッケージ
の断面図である。
の断面図である。
【図１６】本発明の他の実施例であるＬＳＩパッケージ
の断面図である。
の断面図である。
【図１７】本発明の他の実施例であるＬＳＩパッケージ
の断面図である。
の断面図である。
【図１８】本発明の他の実施例であるＬＳＩパッケージ
の断面図である。
の断面図である。
【図１９】本発明の他の実施例であるＬＳＩパッケージ
の断面図である。
の断面図である。
【図２０】本発明の他の実施例であるＬＳＩパッケージ
の断面図である。
の断面図である。
【図２１】本発明の他の実施例であるＬＳＩパッケージ
の断面図である。
の断面図である。
【図２２】本発明の他の実施例であるＬＳＩパッケージ
の組み立て方法を示す断面図である。
の組み立て方法を示す断面図である。
１ 基板 ２ 半導体チップ ３ キャップ ４ 接着剤 ５ 接着剤 ６ ＴＡＢテープ ７ａ 絶縁テープ ７ｂ 絶縁テープ ８ リード配線 ９ 外部電極パッド １０ ワイヤ １１ 接着剤 １２ ガイド孔 １３ 半田バンプ １４ プリント配線基板 １５ ランド １６ モールド樹脂 １７ Ａｕボール １８ スルーホール １９ 導電性接着剤 ２０ 貫通孔 ２１ カバー ２２ バンプ電極 ２３ ＴＡＢテープ ２４ リード配線 ２５ 半田バンプ ２６ 内部配線層 ２７ クリーム半田
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｒ Ｈ０１Ｌ 23/12 Ｑ (72)発明者 堀内 整 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小俣 誠 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (9)
- 【請求項１】 半導体チップを搭載する基板と、配線パ
ターンおよび前記配線パターンの一部を構成する外部電
極パッドを形成した絶縁テープとを備え、前記絶縁テー
プを前記外部電極パッドが前記基板の裏面側に位置する
ように配置すると共に、前記絶縁テープの周辺部を前記
基板の主面側に折り曲げ、前記基板の主面に搭載した前
記半導体チップと前記基板の主面側に位置する前記配線
パターンの一端とを電気的に接続したことを特徴とする
半導体集積回路装置。 - 【請求項２】 前記外部電極パッドにバンプ電極を接続
し、前記バンプ電極を介して前記基板をプリント配線基
板に実装可能に構成したことを特徴とする請求項１記載
の半導体集積回路装置。 - 【請求項３】 前記外部電極パッドに前記バンプ電極を
多段接続したことを特徴とする請求項２記載の半導体集
積回路装置。 - 【請求項４】 前記基板を金属で構成したことを特徴と
する請求項１、２または３記載の半導体集積回路装置。 - 【請求項５】 前記半導体チップをモールド樹脂または
樹脂製のキャップで封止したことを特徴とする請求項１
〜４のいずれか１項に記載の半導体集積回路装置。 - 【請求項６】 前記半導体チップと前記配線パターンの
一端とをボンディングワイヤまたはＴＡＢリードで電気
的に接続したことを特徴とする請求項１〜５のいずれか
１項に記載の半導体集積回路装置。 - 【請求項７】 前記基板を導電性材料で構成し、前記半
導体チップの定電位パッドおよび前記絶縁テープの定電
位外部電極パッドと電気的に接続することにより、前記
基板を定電位化したことを特徴とする請求項１〜６のい
ずれか１項に記載の半導体集積回路装置。 - 【請求項８】 前記基板にその主面から裏面に達する貫
通孔を設け、前記貫通孔の底部の前記外部電極パッドと
前記半導体チップとをワイヤで電気的に接続したことを
特徴とする請求項１〜７のいずれか１項に記載の半導体
集積回路装置。 - 【請求項９】 前記絶縁テープの四隅の余白部にガイド
孔を設けたことを特徴とする請求項１〜８のいずれか１
項に記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295476A JPH08153826A (ja) | 1994-11-30 | 1994-11-30 | 半導体集積回路装置 |
| KR1019950043333A KR960019683A (ko) | 1994-11-30 | 1995-11-23 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295476A JPH08153826A (ja) | 1994-11-30 | 1994-11-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153826A true JPH08153826A (ja) | 1996-06-11 |
Family
ID=17821102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6295476A Withdrawn JPH08153826A (ja) | 1994-11-30 | 1994-11-30 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08153826A (ja) |
| KR (1) | KR960019683A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237329B1 (ko) * | 1997-02-17 | 2000-01-15 | 김규현 | 칩 스케일 반도체 패키지의 구조 및 제조 방법 |
| US6297964B1 (en) | 1997-12-08 | 2001-10-02 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus |
| WO2009012726A1 (fr) * | 2007-07-26 | 2009-01-29 | Macmic Science & Technology Co., Ltd | Del non isolante |
| JP2012248877A (ja) * | 2005-02-11 | 2012-12-13 | Rambus Inc | 低速および高速信号経路を有する半導体パッケージ |
| JP5498604B1 (ja) * | 2013-04-17 | 2014-05-21 | エムテックスマツムラ株式会社 | 固体撮像素子用中空パッケージ |
-
1994
- 1994-11-30 JP JP6295476A patent/JPH08153826A/ja not_active Withdrawn
-
1995
- 1995-11-23 KR KR1019950043333A patent/KR960019683A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237329B1 (ko) * | 1997-02-17 | 2000-01-15 | 김규현 | 칩 스케일 반도체 패키지의 구조 및 제조 방법 |
| US6297964B1 (en) | 1997-12-08 | 2001-10-02 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus |
| JP2012248877A (ja) * | 2005-02-11 | 2012-12-13 | Rambus Inc | 低速および高速信号経路を有する半導体パッケージ |
| WO2009012726A1 (fr) * | 2007-07-26 | 2009-01-29 | Macmic Science & Technology Co., Ltd | Del non isolante |
| JP5498604B1 (ja) * | 2013-04-17 | 2014-05-21 | エムテックスマツムラ株式会社 | 固体撮像素子用中空パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019683A (ko) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| US6347037B2 (en) | Semiconductor device and method of forming the same | |
| US5352632A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP2792473B2 (ja) | マルチチップモジュール | |
| US6953709B2 (en) | Semiconductor device and its manufacturing method | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| JPH11251506A (ja) | 半導体装置およびその製造方法 | |
| US20040070948A1 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JPH10284544A (ja) | 半導体装置およびその製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH08148608A (ja) | 半導体装置及びその製造方法及び半導体装置用基板 | |
| JP2891426B2 (ja) | 半導体装置 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH05211257A (ja) | 半導体集積回路の実装方法 | |
| KR100610916B1 (ko) | 반도체패키지 | |
| JPH11186440A (ja) | 半導体装置 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0851180A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020205 |