JPH10308419A - 半導体パッケージ及びその半導体実装構造 - Google Patents

半導体パッケージ及びその半導体実装構造

Info

Publication number
JPH10308419A
JPH10308419A JP9114831A JP11483197A JPH10308419A JP H10308419 A JPH10308419 A JP H10308419A JP 9114831 A JP9114831 A JP 9114831A JP 11483197 A JP11483197 A JP 11483197A JP H10308419 A JPH10308419 A JP H10308419A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
lead
semiconductor element
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9114831A
Other languages
English (en)
Other versions
JP3011233B2 (ja
Inventor
Masayoshi Miyoshi
正義 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9114831A priority Critical patent/JP3011233B2/ja
Priority to FR9805511A priority patent/FR2762929B1/fr
Priority to US09/070,932 priority patent/US5895970A/en
Publication of JPH10308419A publication Critical patent/JPH10308419A/ja
Priority to US09/231,663 priority patent/US6358772B2/en
Application granted granted Critical
Publication of JP3011233B2 publication Critical patent/JP3011233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ベアチップ実装と同様な高密度実装を実現し
ながら、半導体素子の交換が可能な半導体パッケージを
提供すること。 【解決手段】 半導体素子１１に設けられた電極１２に
ＴＡＢリード１３が接続してあり、ＴＡＢは打ち抜きに
より適当な大きさに切断された後、ＴＡＢリード１３を
折り返しＴＡＢフィルム１４が半導体素子１１の裏面に
接着され、ＴＡＢリード１３からなるバネ性を有する入
出力端子が半導体素子１１の側面に構成されることを特
徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその半導体実装構造に関し、特に高速処理化、小型
化、高密度化が可能な半導体パッケージ及びその半導体
実装構造に関する。
【０００２】
【従来の技術】半導体素子の高密度実装構造としては、
半導体素子をパッケージに入れず直接基板に搭載するい
わゆるベアチップ実装が最も小型化、軽量化が可能であ
り、また配線長も短縮され高速化にも適している。
【０００３】一方、ＴＡＢ技術を応用したＴＣＰ（テー
プ・キャリア・パッケージ）は、工程途中で検査が可能
である。ＴＡＢ技術については、「ＴＡＢ技術入門」の
中に紹介されている。
【０００４】ＴＡＢは、図１４に示すように、厚さが
０．１ｍｍ程度のポリイミド、ガラエポ、ＢＴレジン、
ポリエステル材などの絶縁樹脂フィルム１４の中央にＬ
ＳＩ１１を搭載するためのデバイスホール１７が設けて
ある。デバイスホール１７は搭載するＬＳＩ１１の外形
より僅かに大きな寸法になっている。絶縁樹脂フィルム
１４上には、厚さ３０μｍ程度のＣｕの配線層があり、
前記デバイスホール１７にリード１３が突き出してい
る。リード表面にはＳｎメッキや、下地Ｎｉメッキの上
にＡｕメッキ、半田メッキ処理がなされている。デバイ
スホール１７に突き出したリード１３とＬＳＩ１１の電
極とが接続される。この接続をＩＬＢ（インナー・リー
ド・ボンディング）という。また、リード１３の終端に
は検査用パッド１８が設けてある。
【０００５】
【発明が解決しようとする課題】ベアチップ実装は、実
装前に検査して良・不良を選別するＫＧＤ（Ｋｎｏｗｎ
Ｇｏｏｄ Ｄｉｅ）技術が難しい。また、半導体素子を
基板に実装後、半導体素子を交換するには高度な技術を
要するか或いは不可能なため、半導体素子を実装後に検
査の結果不良が判明した場合は基板ごと廃棄することに
なり、高価な実装にしている。
【０００６】ＴＣＰの場合、検査により良品のみを基板
に搭載することは可能であるが、後にＬＳＩのアップデ
ートの必要が生じたときに、交換するのはやはり困難で
ある。
【０００７】それ故に、本発明の課題は、ベアチップ実
装と同様な高密度実装を実現しながら、ＬＳＩ交換が可
能なパッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明では、半導体素子
の電極に、ＴＡＢ技術を使ってリードを接続し、半導体
素子の同一辺に並ぶリードが絶縁樹脂フィルム（ＴＡＢ
フィルム）で整然と並んでつながった形状に打ち抜き、
リードを折り返して半導体素子の裏面に絶縁樹脂フィル
ムを固定することで、半導体素子の側面にバネ性を持つ
入出力端子を設けるように成っている。
【０００９】即ち、請求項１記載の発明によれば、厚さ
方向一端面に電極を有する半導体素子と、一端が前記電
極に接続されたリードと、該リードをつなげて固定する
絶縁樹脂とを含み、前記絶縁樹脂を折り返して前記半導
体素子の厚さ方向他端面に固定することにより、前記半
導体素子の側面に位置する前記リードを入出力端子とし
たことを特徴とする半導体パッケージが得られる。
【００１０】請求項２記載の発明によれば、前記半導体
素子と前記リードとの間に絶縁性の弾性材料を介在させ
たことを特徴とする請求項１記載の半導体パッケージが
得られる。
【００１１】請求項３記載の発明によれば、前記半導体
パッケージの厚さ方向一端面の内、少なくとも前記電極
と前記リードとが接続された箇所を樹脂材料により保護
したことを特徴とする請求項１又は２記載の半導体パッ
ケージが得られる。
【００１２】請求項４記載の発明によれば、請求項１記
載の半導体パッケージの実装構造であって、前記半導体
素子の側面に位置する前記リードの部分に対向する電極
を備えた枠を実装基板に設けたことを特徴とする半導体
実装構造が得られる。
【００１３】請求項５記載の発明によれば、前記枠内に
前記半導体パッケージを複数個収納できるようにしたこ
とを特徴とする請求項４記載の半導体実装構造が得られ
る。
【００１４】請求項６記載の発明によれば、請求項１記
載の半導体パッケージの実装構造であって、前記半導体
素子の側面に位置する前記リードの部分に対向する電極
を備えた掘込みを実装基板に設けたことを特徴とする半
導体実装構造が得られる。
【００１５】請求項７記載の発明によれば、前記堀込み
内に前記半導体パッケージを複数個収納できるようにし
たことを特徴とする請求項６記載の半導体実装構造が得
られる。
【００１６】
【作用】半導体素子の側面にリードより成る端子を設け
たことにより、半導体パッケージの実装はソケットに挿
入するだけで可能であり、容易に取り付け、取り外しが
行える。
【００１７】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して詳細に説明する。図１は本発明の第１の実施形
態による半導体パッケージを示し、（ａ）はその斜視
図、（ｂ）は（ａ）のａ−ａ線での断面図である。
【００１８】半導体素子（ＬＳＩ、チップ、ペレット）
１１の厚さ方向一端面（表面）に設けられた電極（接続
パッド、入出力端子）１２にリード１３の一端が接続さ
れている。
【００１９】リード１３の他端側は、半導体素子１１の
各辺毎に絶縁樹脂フィルム１４でつながった状態になっ
ており、リード１３を折り返して、絶縁樹脂フィルム１
４が半導体素子１１の厚さ方向他端面（裏面）に接着さ
れることで、リード１３は、半導体素子１１の側面に位
置する入出力端子の役割を果たすことになる。
【００２０】次に、本実施形態による半導体パッケージ
の組立方を説明する。図２は組立フローである。図２を
参照して、初めに、従来からあるＴＡＢ技術により、半
導体素子１１の電極１２にリード１３の一端をＩＬＢ
（インナー・リード・ボンディング）する。図３は図１
に示す半導体素子にＴＡＢがＩＬＢ接続された状態を示
し、（ａ）はその平面図、（ｂ）は（ａ）のｂ−ｂ線で
の断面図である。この状態で従来のＴＡＢと同様に樹脂
コート、検査を行なうことが可能である。
【００２１】次に打ち抜きを行なう。図４は図３に示す
ＴＡＢを打ち抜いた状態を示し、（ａ）はその平面図、
（ｂ）は（ａ）のｃ−ｃ線での断面図である。この状態
は従来のＴＡＢとは異なり、各辺毎のリード１３が絶縁
樹脂フィルム１４でつながってることを特徴とする。
【００２２】最後に、リード１３をつなげてる絶縁樹脂
フィルム１４を半導体素子１１の裏面に接着剤を用いて
固定することで本実施形態の半導体パッケージが完成す
る。接着剤としては、エポキシ系やシリコーン系が望ま
しい。
【００２３】次に図５を参照して本発明の第２の実施形
態による半導体パッケージについて説明する。本実施形
態の半導体パッケージでは、リード１３と電極１２とを
接続した箇所を樹脂で固めて補強してある。樹脂材料と
してはエポキシ系樹脂が望ましい。また、樹脂を塗布し
て固める工程はリード１３を折り曲げる前に行なうこと
で、折り曲げにより接続箇所にかかる応力を緩和する作
用が得られる。
【００２４】また、図６に示す第３の実施形態による半
導体パッケージのように、接続端子１２だけでなく、半
導体素子１１の回路面全体を樹脂で保護してもよい。
【００２５】次に図７を参照して本発明の第４の実施形
態による半導体パッケージについて説明する。本実施形
態の半導体パッケージでは、半導体素子１１の側面に弾
性材料１６を置き、この弾性材料１６を包み込む形でリ
ード１３を折り曲げるように成っており、こうすること
で、リード１３のバネ性の弱さを補う作用が得られる。
弾性材料１６としてはシリコーン樹脂が望ましい。
【００２６】次に図８を参照して本発明の第５の実施形
態による半導体パッケージについて説明する。本実施形
態の半導体パッケージでは、絶縁樹脂フィルム１４をリ
ード１３の折り曲げ部分まで残してある。この場合、絶
縁樹脂フィルム１４がリード１３の強度を補う作用を得
られる。
【００２７】また、図９、図１０に示す第６及び第７の
実施形態による半導体パッケージの様に絶縁樹脂フィル
ム１４が半導体素子１１の回路面全体を覆う形にするこ
とも可能であり、この場合、半導体素子１１を保護する
効果が得られる。
【００２８】次に図１１を参照して本発明の第１の実施
形態による半導体実装構造について説明する。図１１は
図１に示す半導体パッケージ１を実装基板に搭載した状
態を示している。実装基板２１には、半導体パッケージ
１のリード１３の入出力端子と成っている部分に対向す
る電極２４を備えた枠２２が設けてあり、この枠２２の
中に半導体パッケージ１を挿入するだけで、基板２１と
半導体パッケージ１の間は電気的に接続される。この場
合の基板２１や枠２２は、半導体パッケージ１の微細な
入出力端子に対応させるため、セラミック基板やビルド
アップＰＷＢを使うことが望ましい。電極２４は配線パ
ターン２５に接続されている。
【００２９】更に、本実施形態では、蓋２６を設けて半
導体パッケージ１を気密封止し、信頼性を向上させてい
る。また、蓋２６と半導体パッケージ１との間には、シ
リコーン樹脂２７、或いは板バネを入れることで、半導
体パッケージ１を物理的に保持すると共に、半導体素子
１１の発熱を蓋２６に逃がす作用が得られる。尚、図
中、２８は、内層パターンである。
【００３０】図１２は本発明の第２の実施形態による半
導体実装構造の断面図である。本実施形態では、枠２２
の代わりに、半導体パッケージ１のリード１３の入出力
端子と成っている部分に対向する電極２４を備えた埋込
み２３を実装基板２１に設け、この埋込み２３内に半導
体パッケージ１を搭載するようにしてした例である。こ
の場合、実装後の厚みが薄くなる特徴がある。
【００３１】基板２１に実装して動作を確認した後、半
導体パッケージ１の交換の必要がない場合には、半田付
けをすることで、長期間の間にバネ性が弱くなり、接続
信頼性が劣化するのを防止できる。この場合、基板２１
側の電極２４に予め半田メッキを施しておき、リフロー
を行なって半田付けを行なう。
【００３２】次に図１１に示す半導体実装構造の応用例
を図１３を使って説明する。本実施形態では、実装基板
２１に設けた枠２２を深くすることで、２個または３個
以上の半導体パッケージ１を積層している。この場合の
半導体パッケージとしては、メモリ等の共通端子の多い
ＬＳＩが特に適している。
【００３３】図１２に示す半導体実装構造においても、
図１３に示す半導体実装構造と同様に、埋込み２３を深
くすることで、２個または３個以上の半導体パッケージ
１を積層することができる。
【００３４】
【発明の効果】本発明の第一の効果は、半導体パッケー
ジの取り付け・取り外しが容易に行なえるということで
ある。これにより、半導体パッケージを実装後、半導体
パッケージの不良が発見された場合や、半導体パッケー
ジのアップデートの必要が生じた場合に速やかに半導体
パッケージの交換を行える。
【００３５】本発明の第二の効果は、ソケットを深くす
ることで多段積層が容易に行なえるということである。
これにより、同一面積の実装基板上に２個または３個以
上の半導体パッケージの実装が可能になる。
【００３６】本発明の第三の効果は、ＴＡＢ技術を応用
してるため、工程の途中で検査が可能なことである。こ
れにより、パッケージを実装基板に搭載する前に、良品
の選別を行なうことが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体パッケー
ジを示し、（ａ）はその斜視図、（ｂ）は（ａ）のａ−
ａ線での断面図である。
【図２】図１に示す半導体パッケージの組立てフロー図
である。
【図３】図１に示す半導体パッケージの組立途中を示
し、（ａ）はその平面図、（ｂ）は（ａ）のｂ−ｂ線で
の断面図である。
【図４】図１に示す半導体パッケージの組立途中を示
し、（ａ）はその斜視図、（ｂ）は（ａ）のｃ−ｃ線で
の断面図である。
【図５】本発明の第２の実施形態による半導体パッケー
ジの断面図である。
【図６】本発明の第３の実施形態による半導体パッケー
ジの断面図である。
【図７】本発明の第４の実施形態による半導体パッケー
ジの断面図である。
【図８】本発明の第５の実施形態による半導体パッケー
ジの断面図である。
【図９】本発明の第６の実施形態による半導体パッケー
ジの断面図である。
【図１０】本発明の第７の実施形態による半導体パッケ
ージの断面図である。
【図１１】本発明の第１の実施形態による半導体実装構
造の断面図である。
【図１２】本発明の第２の実施形態による半導体実装構
造の断面図である。
【図１３】本発明の第３の実施形態による半導体実装構
造の断面図である。
【図１４】従来の半導体パッケージの一例を示し、
（ａ）はその平面図、（ｂ）は（ａ）のｄ−ｄ線での断
面図である。
【符号の説明】
１ 半導体パッケージ １１ 半導体素子、ＬＳＩ、チップ、ペレット １２ 電極、接続端子、パッド、ＩＬＢパッド １３ リード、ＴＡＢリード １４ 絶縁樹脂フィルム、ＴＡＢフィルム １５ 保護樹脂 １６ 絶縁性弾性材料 １７ デバイスホール １８ 検査用パッド ２１ 実装基板 ２２ 枠 ２３ 堀込み ２４ 電極 ２５ 配線パターン ２６ 蓋 ２７ シリコーン樹脂 ２８ 内層パターン

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 厚さ方向一端面に電極を有する半導体素
    子と、一端が前記電極に接続されたリードと、該リード
    をつなげて固定する絶縁樹脂とを含み、前記絶縁樹脂を
    折り返して前記半導体素子の厚さ方向他端面に固定する
    ことにより、前記半導体素子の側面に位置する前記リー
    ドを入出力端子としたことを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】 前記半導体素子と前記リードとの間に絶
    縁性の弾性材料を介在させたことを特徴とする請求項１
    記載の半導体パッケージ。
  3. 【請求項３】 前記半導体パッケージの厚さ方向一端面
    の内、少なくとも前記電極と前記リードとが接続された
    箇所を樹脂材料により保護したことを特徴とする請求項
    １又は２記載の半導体パッケージ。
  4. 【請求項４】 請求項１記載の半導体パッケージの実装
    構造であって、前記半導体素子の側面に位置する前記リ
    ードの部分に対向する電極を備えた枠を実装基板に設け
    たことを特徴とする半導体実装構造。
  5. 【請求項５】 前記枠内に前記半導体パッケージを複数
    個収納できるようにしたことを特徴とする請求項４記載
    の半導体実装構造。
  6. 【請求項６】 請求項１記載の半導体パッケージの実装
    構造であって、前記半導体素子の側面に位置する前記リ
    ードの部分に対向する電極を備えた掘込みを実装基板に
    設けたことを特徴とする半導体実装構造。
  7. 【請求項７】 前記堀込み内に前記半導体パッケージを
    複数個収納できるようにしたことを特徴とする請求項６
    記載の半導体実装構造。
JP9114831A 1997-05-02 1997-05-02 半導体パッケージ及びその半導体実装構造 Expired - Fee Related JP3011233B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9114831A JP3011233B2 (ja) 1997-05-02 1997-05-02 半導体パッケージ及びその半導体実装構造
FR9805511A FR2762929B1 (fr) 1997-05-02 1998-04-30 Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur
US09/070,932 US5895970A (en) 1997-05-02 1998-05-01 Semiconductor package having semiconductor element, mounting structure of semiconductor package mounted on circuit board, and method of assembling semiconductor package
US09/231,663 US6358772B2 (en) 1997-05-02 1999-01-15 Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9114831A JP3011233B2 (ja) 1997-05-02 1997-05-02 半導体パッケージ及びその半導体実装構造

Publications (2)

Publication Number Publication Date
JPH10308419A true JPH10308419A (ja) 1998-11-17
JP3011233B2 JP3011233B2 (ja) 2000-02-21

Family

ID=14647793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9114831A Expired - Fee Related JP3011233B2 (ja) 1997-05-02 1997-05-02 半導体パッケージ及びその半導体実装構造

Country Status (3)

Country Link
US (2) US5895970A (ja)
JP (1) JP3011233B2 (ja)
FR (1) FR2762929B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142052A1 (ja) * 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP3602000B2 (ja) * 1999-04-26 2004-12-15 沖電気工業株式会社 半導体装置および半導体モジュール
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP3668066B2 (ja) * 1999-09-01 2005-07-06 富士通株式会社 半導体パッケージ用プリント配線板およびその製造方法
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6562641B1 (en) * 2000-08-22 2003-05-13 Micron Technology, Inc. Apparatus and methods of semiconductor packages having circuit-bearing interconnect components
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
JP2003298220A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 回路基板および電子機器、およびそれらの製造方法
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
ATE388488T1 (de) * 2003-03-07 2008-03-15 Nxp Bv Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7542304B2 (en) * 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
US7111566B2 (en) * 2003-12-09 2006-09-26 Cnh America Llc Seed planter including vertical positioner with locking member
JP4303609B2 (ja) * 2004-01-29 2009-07-29 富士通株式会社 スペーサ
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) * 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7606040B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US20060053345A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method
US7606049B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US20060049513A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method with thermal management
US7289327B2 (en) * 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7446410B2 (en) * 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US20060050492A1 (en) * 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7579687B2 (en) * 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7606050B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7468893B2 (en) * 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
DE102005004160B4 (de) * 2005-01-28 2010-12-16 Infineon Technologies Ag CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7511969B2 (en) * 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
WO2009066192A2 (en) * 2007-11-19 2009-05-28 Nxp B.V. Wafer level package device with an smd form factor
JP5115269B2 (ja) * 2008-03-26 2013-01-09 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US8217507B1 (en) 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
JP5636908B2 (ja) * 2010-11-24 2014-12-10 富士通株式会社 ソケットおよび電子装置
DE102011086707A1 (de) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Schaltungsanordnung für elektronische und/oder elektrische Bauteile
JP2018155999A (ja) * 2017-03-21 2018-10-04 株式会社ジャパンディスプレイ 表示装置
US10098224B1 (en) * 2017-09-29 2018-10-09 Apple Inc. Reinforcement components for electrical connections with limited accessibility and systems and methods for making the same
CN108054188B (zh) * 2017-12-20 2020-11-20 上海天马微电子有限公司 柔性显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3294988A (en) * 1964-09-24 1966-12-27 Hewlett Packard Co Transducers
JPS5996759A (ja) 1982-11-25 1984-06-04 Fuji Electric Corp Res & Dev Ltd 半導体装置
JPS6016449A (ja) * 1984-06-25 1985-01-28 Hitachi Ltd 小型電子部品
JPH02296345A (ja) * 1989-05-10 1990-12-06 Seiko Epson Corp 半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JP2833178B2 (ja) 1990-08-29 1998-12-09 三菱電機株式会社 半導体チップ用パッケージ
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
JP2671683B2 (ja) * 1991-12-26 1997-10-29 日本電気株式会社 半導体装置の製造方法
JPH05291361A (ja) 1992-04-14 1993-11-05 Nippon Steel Corp 半導体装置のリード構造
JP2999657B2 (ja) * 1993-09-06 2000-01-17 松下電器産業株式会社 半導体装置の製造方法
JPH0831868A (ja) * 1994-07-21 1996-02-02 Hitachi Cable Ltd Ｂｇａ型半導体装置
JPH08213424A (ja) * 1995-02-02 1996-08-20 Fujitsu Ltd 半導体装置
JPH08250545A (ja) 1995-03-07 1996-09-27 Matsushita Electron Corp 半導体装置およびその製造方法
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142052A1 (ja) * 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器
JP5423001B2 (ja) * 2006-06-06 2014-02-19 日本電気株式会社 半導体パッケージ、その製造方法、半導体装置、及び電子機器

Also Published As

Publication number Publication date
US6358772B2 (en) 2002-03-19
US5895970A (en) 1999-04-20
FR2762929A1 (fr) 1998-11-06
US20020001872A1 (en) 2002-01-03
JP3011233B2 (ja) 2000-02-21
FR2762929B1 (fr) 2005-01-07

Similar Documents

Publication Publication Date Title
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
JP3499202B2 (ja) 半導体装置の製造方法
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
EP0896368A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JPH08186151A (ja) 半導体装置及びその製造方法
US6032852A (en) Reworkable microelectronic multi-chip module
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH0558657B2 (ja)
JPS59222947A (ja) 半導体装置およびその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH08191128A (ja) 電子装置
JPH10303251A (ja) 半導体装置
JP2005340864A (ja) 半導体装置の製造方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JPH04111456A (ja) 電子部品搭載用基板
KR100320729B1 (ko) 반도체칩 모듈 및 그 제조방법
JPH0536275Y2 (ja)
JP2777114B2 (ja) テープキャリア

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991110

LAPS Cancellation because of no payment of annual fees