JP3214507B2 - 電子部品、電子回路素子搭載用基板及びその製造方法 - Google Patents
電子部品、電子回路素子搭載用基板及びその製造方法Info
- Publication number
- JP3214507B2 JP3214507B2 JP26076291A JP26076291A JP3214507B2 JP 3214507 B2 JP3214507 B2 JP 3214507B2 JP 26076291 A JP26076291 A JP 26076291A JP 26076291 A JP26076291 A JP 26076291A JP 3214507 B2 JP3214507 B2 JP 3214507B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- heat
- resin film
- resistant resin
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば、半導体集積
回路チップ（以下、単に「ＩＣチップ」と記す）のよう
な電子回路素子を搭載するための電子回路素子搭載用基
板、それを用いた半導体装置のような電子部品及びその
製造方法に関するものである。
回路チップ（以下、単に「ＩＣチップ」と記す）のよう
な電子回路素子を搭載するための電子回路素子搭載用基
板、それを用いた半導体装置のような電子部品及びその
製造方法に関するものである。
【０００２】
【従来の技術】この発明の対象となる一分野として半導
体技術分野を挙げ、以下、その分野について説明する。
この分野における現行技術の電子回路素子搭載用基板の
第１の例として、ＩＣチップを搭載する、最も普及して
いるリードフレームがあり、またＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）がある。前者はＦ
ｅ−Ｎｉ合金板或いはＣｕ板をエッチングし、リードを
形成した後、パンチングで切断し、アウターリードをフ
ォーミングして電気回路配線基板にマウントされる。ま
た、後者はテープ・フィルムに銅箔を接着し、エッチン
グでリードを形成した後、アウターリードを切断し、リ
ードをフォーミングして電気回路配線基板にマウントさ
れる。
体技術分野を挙げ、以下、その分野について説明する。
この分野における現行技術の電子回路素子搭載用基板の
第１の例として、ＩＣチップを搭載する、最も普及して
いるリードフレームがあり、またＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）がある。前者はＦ
ｅ−Ｎｉ合金板或いはＣｕ板をエッチングし、リードを
形成した後、パンチングで切断し、アウターリードをフ
ォーミングして電気回路配線基板にマウントされる。ま
た、後者はテープ・フィルムに銅箔を接着し、エッチン
グでリードを形成した後、アウターリードを切断し、リ
ードをフォーミングして電気回路配線基板にマウントさ
れる。
【０００３】
【発明が解決しようとする課題】ところが、これらの従
来技術には、それぞれ次のような欠点がある。即ち、 １．従来技術のリードフレームでは、 １）エッチング技術ではファインピッチで形成された細
いリードでは強度的に限界がある ２）複数のリードをまげるとめの工程が必要であり、そ
の加工後の精度保証が難しい ３）一体連続リードを切断する際、又はその後の物流方
法によっては、元の状態における精度を保つことが困難
である ４）このリードフレームを用いたＩＣチップを封止した
パッケージとアウターリードの形状によっては全体が厚
くなる 等の欠点があり、また、 ２．従来技術のＴＡＢでは、リードフレームに比べ、フ
ァインピッチ化できる利点はあるが、 １）電気回路配線基板に実装する場合に超音波を用いて
実装する場合もあり、このような実装方法では、銅箔と
テープ・フィルムとの間に介在する接着剤により電気回
路配線基板にアウターリードを接続し難く、信頼性が低
下する ２）アウターリードが細く、薄いために、電気回路配線
基板に実装する場合に精度良く、しかも半田のリフロー
で実装し難い ３）アウターリードにバンプを形成し難い ４）放熱効果がまだ悪い 等の欠点がある。この発明はこのような問題点を一掃し
ようとするものである。
来技術には、それぞれ次のような欠点がある。即ち、 １．従来技術のリードフレームでは、 １）エッチング技術ではファインピッチで形成された細
いリードでは強度的に限界がある ２）複数のリードをまげるとめの工程が必要であり、そ
の加工後の精度保証が難しい ３）一体連続リードを切断する際、又はその後の物流方
法によっては、元の状態における精度を保つことが困難
である ４）このリードフレームを用いたＩＣチップを封止した
パッケージとアウターリードの形状によっては全体が厚
くなる 等の欠点があり、また、 ２．従来技術のＴＡＢでは、リードフレームに比べ、フ
ァインピッチ化できる利点はあるが、 １）電気回路配線基板に実装する場合に超音波を用いて
実装する場合もあり、このような実装方法では、銅箔と
テープ・フィルムとの間に介在する接着剤により電気回
路配線基板にアウターリードを接続し難く、信頼性が低
下する ２）アウターリードが細く、薄いために、電気回路配線
基板に実装する場合に精度良く、しかも半田のリフロー
で実装し難い ３）アウターリードにバンプを形成し難い ４）放熱効果がまだ悪い 等の欠点がある。この発明はこのような問題点を一掃し
ようとするものである。
【０００４】
【課題を解決するための手段】それ故、この発明では、
耐熱性樹脂フィルムの一方の面に電子回路素子を接続す
る複数の内部導電性電極を、またその耐熱性樹脂フィル
ムの他方の面に電気回路配線基板に接続する複数の外部
導電性電極を、その耐熱性樹脂フィルムの厚さ方向に貫
通して設け、それぞれの内部導電性電極と外部導電性電
極とを前記耐熱性樹脂フィルムの一方の面で、又は他方
の面で導電性リードで接続し、前記導電性リードの熱膨
張係数が前記耐熱性樹脂フィルムのそれよりも小なる場
合は、前記導電性リードが存在しない面を電子回路素子
の搭載面とし、前記導電性リードの熱膨張係数が前記耐
熱性樹脂フィルムのそれよりも大なる場合は、前記導電
性リードが存在する面を電子回路素子の搭載面として電
子回路素子搭載用基板を構成した。そしてこの電子回路
素子搭載用基板の製造方法は微細加工方法で行われてい
る。
耐熱性樹脂フィルムの一方の面に電子回路素子を接続す
る複数の内部導電性電極を、またその耐熱性樹脂フィル
ムの他方の面に電気回路配線基板に接続する複数の外部
導電性電極を、その耐熱性樹脂フィルムの厚さ方向に貫
通して設け、それぞれの内部導電性電極と外部導電性電
極とを前記耐熱性樹脂フィルムの一方の面で、又は他方
の面で導電性リードで接続し、前記導電性リードの熱膨
張係数が前記耐熱性樹脂フィルムのそれよりも小なる場
合は、前記導電性リードが存在しない面を電子回路素子
の搭載面とし、前記導電性リードの熱膨張係数が前記耐
熱性樹脂フィルムのそれよりも大なる場合は、前記導電
性リードが存在する面を電子回路素子の搭載面として電
子回路素子搭載用基板を構成した。そしてこの電子回路
素子搭載用基板の製造方法は微細加工方法で行われてい
る。
【０００５】
【作用】従って、この発明によれば、各電極、リード等
を容易にファインピッチ化できると共に、 １）各電極、パッド部が耐熱性樹脂フィルムを貫通して
形成されているので放熱性が良い ２）耐熱性樹脂フィルムとその一方の面に形成された導
電性リードのバイメタル効果による圧着バネ作用によ
り、この発明の基板を電気回路配線基板に密着、接合し
易くなる ３）アウターリードが耐熱性樹脂フィルムに直接密着し
たままであるので、電気回路配線基板に正確に実装する
ことができる ４）アウターリードが耐熱性樹脂フィルムに直接密着
し、そして外部導電性電極が貫通露出しているので、実
装する前のテーピング状態で電子回路素子を測定検査で
きる ５）通常のリフロー炉を使用することができる 等の作用効果が得られる。
を容易にファインピッチ化できると共に、 １）各電極、パッド部が耐熱性樹脂フィルムを貫通して
形成されているので放熱性が良い ２）耐熱性樹脂フィルムとその一方の面に形成された導
電性リードのバイメタル効果による圧着バネ作用によ
り、この発明の基板を電気回路配線基板に密着、接合し
易くなる ３）アウターリードが耐熱性樹脂フィルムに直接密着し
たままであるので、電気回路配線基板に正確に実装する
ことができる ４）アウターリードが耐熱性樹脂フィルムに直接密着
し、そして外部導電性電極が貫通露出しているので、実
装する前のテーピング状態で電子回路素子を測定検査で
きる ５）通常のリフロー炉を使用することができる 等の作用効果が得られる。
【０００６】
【実施例】以下、図を用いて、この発明の電子部品、電
子回路素子搭載用基板及びその製造方法を説明する。先
ず、図１乃至図３を用いて、この発明の電子回路素子搭
載用基板及び電子部品の一つである半導体装置を説明す
る。図１はこの発明の電子回路素子搭載用基板に半導体
素子を搭載した、第１の実施例である半導体装置の上面
図であり、図２はその下面図であり、図３は図１のＸ−
Ｘ線上における断面図である。
子回路素子搭載用基板及びその製造方法を説明する。先
ず、図１乃至図３を用いて、この発明の電子回路素子搭
載用基板及び電子部品の一つである半導体装置を説明す
る。図１はこの発明の電子回路素子搭載用基板に半導体
素子を搭載した、第１の実施例である半導体装置の上面
図であり、図２はその下面図であり、図３は図１のＸ−
Ｘ線上における断面図である。
【０００７】図において、符号１は全体としてこの発明
の半導体装置を示す。また符号１０はこの発明の一つで
ある電子回路素子搭載用基板を示す。先ず後者の電子回
路素子搭載用基板１０について説明する。この電子回路
素子搭載用基板１０は、耐熱性樹脂フィルム１１（以
下、単に「フィルム１１」と記す）と、この一方の面１
１ａに形成された複数の導電性リード１２、それらの導
電性リード１２の内部導電性電極１３が相対向する中央
部にダイパッド１５及び前記導電性リード１２の外部導
電性電極１４とから構成されている。前記複数の内部導
電性電極１３の間隔は、例えば、数１０μｍのファイン
ピッチに形成されており、実施例の場合はＴＱＦＰ型半
導体装置が得られるように４セクションに分けて、それ
ぞれのセクションに導電性リード１２及びその内部導電
性電極１３、外部導電性電極１４が形成されている。導
電性リード１２は外方に向かうにしたがってピッチを大
きくし、外部導電性電極１４のピッチは内部導電性電極
１３のピッチよりも数倍大きくしてある。内部及び外部
導電性電極１３、１４及びダイパッド１５の一部貫通電
極１６は、前記フィルム１１を貫通して、そのフィルム
１１の他方の面１１ｂに露出している。これがこの発明
の一大特徴とする点である。なお、符号１７は送り孔で
あり、符号１８及び１９はそれぞれ抜き窓である。以上
がこの実施例の一単位の電子回路素子搭載用基板１０で
ある。
の半導体装置を示す。また符号１０はこの発明の一つで
ある電子回路素子搭載用基板を示す。先ず後者の電子回
路素子搭載用基板１０について説明する。この電子回路
素子搭載用基板１０は、耐熱性樹脂フィルム１１（以
下、単に「フィルム１１」と記す）と、この一方の面１
１ａに形成された複数の導電性リード１２、それらの導
電性リード１２の内部導電性電極１３が相対向する中央
部にダイパッド１５及び前記導電性リード１２の外部導
電性電極１４とから構成されている。前記複数の内部導
電性電極１３の間隔は、例えば、数１０μｍのファイン
ピッチに形成されており、実施例の場合はＴＱＦＰ型半
導体装置が得られるように４セクションに分けて、それ
ぞれのセクションに導電性リード１２及びその内部導電
性電極１３、外部導電性電極１４が形成されている。導
電性リード１２は外方に向かうにしたがってピッチを大
きくし、外部導電性電極１４のピッチは内部導電性電極
１３のピッチよりも数倍大きくしてある。内部及び外部
導電性電極１３、１４及びダイパッド１５の一部貫通電
極１６は、前記フィルム１１を貫通して、そのフィルム
１１の他方の面１１ｂに露出している。これがこの発明
の一大特徴とする点である。なお、符号１７は送り孔で
あり、符号１８及び１９はそれぞれ抜き窓である。以上
がこの実施例の一単位の電子回路素子搭載用基板１０で
ある。
【０００８】この一単位からなる電子回路素子搭載用基
板１０のフィルム面１１ｂの中央部に露出したダイパッ
ド１５の一部貫通電極１６に、電子回路素子であるＩＣ
チップ２を銀ペースト等で固定、搭載する。このＩＣチ
ップ２の複数の各電極（図示していない）と前記各内部
導電性電極１３とを金ワイヤ３で接続し、必要に応じて
そのＩＣチップ２を囲うようにガードリング４も固定、
設置するようにして、このガードリング４に中で前記Ｉ
Ｃチップ２を樹脂５で封止し、蓋６で密閉している。こ
れがこの実施例の一素子の電子部品である半導体装置１
である。
板１０のフィルム面１１ｂの中央部に露出したダイパッ
ド１５の一部貫通電極１６に、電子回路素子であるＩＣ
チップ２を銀ペースト等で固定、搭載する。このＩＣチ
ップ２の複数の各電極（図示していない）と前記各内部
導電性電極１３とを金ワイヤ３で接続し、必要に応じて
そのＩＣチップ２を囲うようにガードリング４も固定、
設置するようにして、このガードリング４に中で前記Ｉ
Ｃチップ２を樹脂５で封止し、蓋６で密閉している。こ
れがこの実施例の一素子の電子部品である半導体装置１
である。
【０００９】次に、前記電子回路素子搭載用基板１０及
び半導体装置１の製造方法を図４乃至図１１の各工程の
斜視図を用いて説明する。先ず、図４を用いて第１の工
程を説明する。耐熱性樹脂フィルム１１の一方の面１１
ａの全面に、例えば、Ｃｕのような導電性の金属を、例
えば、化学メッキ、スパッタリング、蒸着のような薄膜
形成技術で被着する。フィルム１１としては、幅３５ｍ
ｍ、厚さ１００μｍ程度のテープ状高耐熱性ポリイミド
フィルム（東レ株式会社製の商品名「カプトン」）を用
いた。このテープの両側縁には予め等間隔で送り孔１７
が開けられてある。Ｃｕの薄膜層の膜厚は約３μｍ程度
である。これを下地薄膜層２０とする。
び半導体装置１の製造方法を図４乃至図１１の各工程の
斜視図を用いて説明する。先ず、図４を用いて第１の工
程を説明する。耐熱性樹脂フィルム１１の一方の面１１
ａの全面に、例えば、Ｃｕのような導電性の金属を、例
えば、化学メッキ、スパッタリング、蒸着のような薄膜
形成技術で被着する。フィルム１１としては、幅３５ｍ
ｍ、厚さ１００μｍ程度のテープ状高耐熱性ポリイミド
フィルム（東レ株式会社製の商品名「カプトン」）を用
いた。このテープの両側縁には予め等間隔で送り孔１７
が開けられてある。Ｃｕの薄膜層の膜厚は約３μｍ程度
である。これを下地薄膜層２０とする。
【００１０】次の工程では、フィルム１１の他方の面１
１ｂの全面にフォトレジストをコーティングし、露光、
現像して、図５に示したように、内部導電性電極１３、
外部導電性電極１４及びパッド７の貫通電極１６を形成
するための窓１３ａ、１４ａ及び１６ａを有するマスク
２１とし、これらの窓から露出しているフィルム１１を
エッチングにより除去して、下地薄膜層（Ｃｕ）２０を
露出させる。
１ｂの全面にフォトレジストをコーティングし、露光、
現像して、図５に示したように、内部導電性電極１３、
外部導電性電極１４及びパッド７の貫通電極１６を形成
するための窓１３ａ、１４ａ及び１６ａを有するマスク
２１とし、これらの窓から露出しているフィルム１１を
エッチングにより除去して、下地薄膜層（Ｃｕ）２０を
露出させる。
【００１１】次の工程では、前記下地薄膜層２０の全表
面に、例えば、厚さ５０μｍ程度にフォトレジストをコ
ーティングし、露光、現像して、図６に示したように、
前記内部導電性電極１３と外部導電性電極１４とに跨が
るように重畳、位置決めされた導電性リード１２を形成
する複数の窓１２ａと、必要に応じて、前記中央電極に
も重畳、位置決めされた導電性ダイパッド１５を形成す
る窓１５ａを有するマスク２２を形成する。これらの窓
からは、下地薄膜層２０が露出することになる。
面に、例えば、厚さ５０μｍ程度にフォトレジストをコ
ーティングし、露光、現像して、図６に示したように、
前記内部導電性電極１３と外部導電性電極１４とに跨が
るように重畳、位置決めされた導電性リード１２を形成
する複数の窓１２ａと、必要に応じて、前記中央電極に
も重畳、位置決めされた導電性ダイパッド１５を形成す
る窓１５ａを有するマスク２２を形成する。これらの窓
からは、下地薄膜層２０が露出することになる。
【００１２】このように、下地薄膜層２０付フィルム１
１の両面にマスク２１及び２２が形成された状態で、例
えば、メッキによりＣｕを被着する。更に必要に応じ
て、それらの表面にＳｎをメッキすると半田付けし易く
なる。この状態を示した工程を図７に示した。同図Ａは
上面図であり、同図Ｂはその下面図である。
１の両面にマスク２１及び２２が形成された状態で、例
えば、メッキによりＣｕを被着する。更に必要に応じ
て、それらの表面にＳｎをメッキすると半田付けし易く
なる。この状態を示した工程を図７に示した。同図Ａは
上面図であり、同図Ｂはその下面図である。
【００１３】次に、次の工程で、前記両マスク２１、２
２を取り除く。そうすると図８Ａに示されたように、導
電性リード１２とダイパッド１５とが浮き上がり、また
その他方の面には、フィルム１１を貫通した内部導電性
電極１３と外部導電性電極１４及びダイパッド１５の貫
通電極１６とが若干の厚さで浮き上がる。これらの厚さ
は、Ｃｕをメッキする時の厚さをコントロールすること
により、フィルム１１の面とほぼ同一の面に仕上げるこ
ともできるし、若干フィルム１１の面から落ち込んだ面
で形成することもできる。
２を取り除く。そうすると図８Ａに示されたように、導
電性リード１２とダイパッド１５とが浮き上がり、また
その他方の面には、フィルム１１を貫通した内部導電性
電極１３と外部導電性電極１４及びダイパッド１５の貫
通電極１６とが若干の厚さで浮き上がる。これらの厚さ
は、Ｃｕをメッキする時の厚さをコントロールすること
により、フィルム１１の面とほぼ同一の面に仕上げるこ
ともできるし、若干フィルム１１の面から落ち込んだ面
で形成することもできる。
【００１４】次は、図８Ａのフィルム１１の面１１ａ上
に残っている下地薄膜層２０をエッチングして、図９Ａ
に示したように、各導電性リード１２とその中央部に存
在するダイパッド１５を電気的に分離する。導電性リー
ド１２やダイパッド１５の下部には一部下地薄膜層２０
がそのまま残った状態で存在するが、このような下地薄
膜層２０は、同じＣｕのような導電性材料で形成されれ
ば一体化されるので、同図Ａではそのような状態で示さ
れている。また、他方の面の各電極もエッチングされ
る。同図Ｂは各電極がエッチングされて、フィルム１１
の表面１１ｂと同一の面か若干浮き上がった状態を示し
ている。
に残っている下地薄膜層２０をエッチングして、図９Ａ
に示したように、各導電性リード１２とその中央部に存
在するダイパッド１５を電気的に分離する。導電性リー
ド１２やダイパッド１５の下部には一部下地薄膜層２０
がそのまま残った状態で存在するが、このような下地薄
膜層２０は、同じＣｕのような導電性材料で形成されれ
ば一体化されるので、同図Ａではそのような状態で示さ
れている。また、他方の面の各電極もエッチングされ
る。同図Ｂは各電極がエッチングされて、フィルム１１
の表面１１ｂと同一の面か若干浮き上がった状態を示し
ている。
【００１５】このようにして、貫通した複数の内部導電
性電極１３と外部導電性電極１４及びダイパッド１５の
一部貫通電極１６とが形成され、それらの端面がフィル
ム１１の面１１ｂに露出し、フィルム１１の面１１ａ
で、これらの複数の内部導電性電極１３と外部導電性電
極１４とをそれぞれ導電性リード１２で接続された電子
回路素子搭載用基板１０が得られる。このような電子回
路素子搭載用基板１０の、例えば、面１１ａ側にあるダ
イパッド１５に銀ペーストでＩＣチップ２を搭載し、そ
の各電極と内部導電性電極１３の各々とを金ワイヤ３で
接続し（図１０Ａ）、それらの内部導電性電極１３を囲
むようにガードリング４を載置、固定した後、図示して
いないが、樹脂５を注入して封止し、そして図１０Ｂに
示したように、蓋６で密閉する。このようにして、この
発明の一つである半導体装置１を得ることができる。こ
のガードリング４及び蓋６から食み出した導電性リード
１２の部分はアウターリードになる。
性電極１３と外部導電性電極１４及びダイパッド１５の
一部貫通電極１６とが形成され、それらの端面がフィル
ム１１の面１１ｂに露出し、フィルム１１の面１１ａ
で、これらの複数の内部導電性電極１３と外部導電性電
極１４とをそれぞれ導電性リード１２で接続された電子
回路素子搭載用基板１０が得られる。このような電子回
路素子搭載用基板１０の、例えば、面１１ａ側にあるダ
イパッド１５に銀ペーストでＩＣチップ２を搭載し、そ
の各電極と内部導電性電極１３の各々とを金ワイヤ３で
接続し（図１０Ａ）、それらの内部導電性電極１３を囲
むようにガードリング４を載置、固定した後、図示して
いないが、樹脂５を注入して封止し、そして図１０Ｂに
示したように、蓋６で密閉する。このようにして、この
発明の一つである半導体装置１を得ることができる。こ
のガードリング４及び蓋６から食み出した導電性リード
１２の部分はアウターリードになる。
【００１６】次に、このようなテープ上に形成された電
子部品である半導体装置１を電気回路配線基板３０（図
１２Ａ）にマウントする場合に、自動マウントし易いよ
うに、相隣る単一素子間を、図１１に示したようなＴ字
型抜き窓１８Ａ及び逆Ｔ字型抜き窓１８Ｂを一直線上に
揃えて打ち抜き、また必要に応じて直線状抜き窓１９
（図１）を打ち抜く。図１１Ｂは同図Ａを下面から見た
図である。このようなＴ字型及び逆Ｔ字型抜き窓１８Ａ
及び１８Ｂを形成することにより、後述するように、電
気回路配線基板３０にこの発明の半導体装置１を自動マ
ウントする場合、それらの部分ａ、ｂ、ｃ、ｄのいずれ
かの部分から、モニター・カメラで位置の監視、制御を
行うことができ、これらの半導体装置のような電子部品
のマウントの精度を向上させることにも使用することが
できる。このように電子部品である半導体装置１が次々
に搭載されたテープ状の電子回路素子搭載用基板１０を
巻取り、製造ラインに投入される。製造ラインに投入さ
れると、電子回路素子搭載用基板１０のまだ切断されず
に残っているフィルム・ブリッジ部を３点鎖線のライン
上で、及び図１１Ａのテープ両側縁の２点鎖線の部分で
切断される。
子部品である半導体装置１を電気回路配線基板３０（図
１２Ａ）にマウントする場合に、自動マウントし易いよ
うに、相隣る単一素子間を、図１１に示したようなＴ字
型抜き窓１８Ａ及び逆Ｔ字型抜き窓１８Ｂを一直線上に
揃えて打ち抜き、また必要に応じて直線状抜き窓１９
（図１）を打ち抜く。図１１Ｂは同図Ａを下面から見た
図である。このようなＴ字型及び逆Ｔ字型抜き窓１８Ａ
及び１８Ｂを形成することにより、後述するように、電
気回路配線基板３０にこの発明の半導体装置１を自動マ
ウントする場合、それらの部分ａ、ｂ、ｃ、ｄのいずれ
かの部分から、モニター・カメラで位置の監視、制御を
行うことができ、これらの半導体装置のような電子部品
のマウントの精度を向上させることにも使用することが
できる。このように電子部品である半導体装置１が次々
に搭載されたテープ状の電子回路素子搭載用基板１０を
巻取り、製造ラインに投入される。製造ラインに投入さ
れると、電子回路素子搭載用基板１０のまだ切断されず
に残っているフィルム・ブリッジ部を３点鎖線のライン
上で、及び図１１Ａのテープ両側縁の２点鎖線の部分で
切断される。
【００１７】図１６に、簡単に、そのマウントの様子を
分解して示した。電気回路配線基板３０には、予め、こ
の発明の半導体装置１のアウターリードに相当する必要
なアウターリード配線ランド３１と中央配線ランド３１
Ａが形成されており、これらのアウターリード配線ラン
ド３１に半田３２を、中央配線ランド３１Ａに接着剤３
２Ａを被着しておき、自動実装装置で、一素子の半導体
装置１をアウターリード配線ランド３１に位置決めする
と同時に、前記ブリッジ等を切断しながら接着、仮固定
する。次にその基板３０をリフロー炉へ送り込んで接合
する。これで一連の製造工程を終了したことになる。
分解して示した。電気回路配線基板３０には、予め、こ
の発明の半導体装置１のアウターリードに相当する必要
なアウターリード配線ランド３１と中央配線ランド３１
Ａが形成されており、これらのアウターリード配線ラン
ド３１に半田３２を、中央配線ランド３１Ａに接着剤３
２Ａを被着しておき、自動実装装置で、一素子の半導体
装置１をアウターリード配線ランド３１に位置決めする
と同時に、前記ブリッジ等を切断しながら接着、仮固定
する。次にその基板３０をリフロー炉へ送り込んで接合
する。これで一連の製造工程を終了したことになる。
【００１８】図１３乃至図１５はそれぞれ図１乃至図３
に対応する図であり、この発明の一つである第２の実施
例の半導体装置１Ａである。この実施例に用いている電
子回路素子搭載用基板１０は、図１乃至図３で説明した
構成と同一であるが、図１３に示した電子回路素子搭載
用基板１０は図２に示したものに相当し、図１４にしめ
した電子回路素子搭載用基板１０は図１に示したものに
相当する。即ち、電子回路素子搭載用基板１０を表裏反
転して使用している。図１３乃至図１５から明らかなよ
うに、ＩＣチップ２が耐熱性樹脂フィルム１１の一方の
面１１ａに形成された導電性ダイパッド１５及び導電性
リード１２の側に搭載している。図１５にこの実施例の
半導体装置１Ａの断面を示したが、この図からこの半導
体装置１Ａの構成が一層良く理解できるので、その他の
構成の説明は省略する。
に対応する図であり、この発明の一つである第２の実施
例の半導体装置１Ａである。この実施例に用いている電
子回路素子搭載用基板１０は、図１乃至図３で説明した
構成と同一であるが、図１３に示した電子回路素子搭載
用基板１０は図２に示したものに相当し、図１４にしめ
した電子回路素子搭載用基板１０は図１に示したものに
相当する。即ち、電子回路素子搭載用基板１０を表裏反
転して使用している。図１３乃至図１５から明らかなよ
うに、ＩＣチップ２が耐熱性樹脂フィルム１１の一方の
面１１ａに形成された導電性ダイパッド１５及び導電性
リード１２の側に搭載している。図１５にこの実施例の
半導体装置１Ａの断面を示したが、この図からこの半導
体装置１Ａの構成が一層良く理解できるので、その他の
構成の説明は省略する。
【００１９】何故、この発明の一つである電子回路素子
搭載用基板１０を表裏反転して使用できるのかといえ
ば、内部導電性電極１３、外部導電性電極１４及びダイ
パッド１５の電極１６がフィルム１１を貫通して形成さ
れている、この一大特徴にもよるが、フィルム１１と導
電性リード１２等の材料の熱膨張係数の関係により、積
極的に、第１の実施例の半導体装置１のように、またこ
の第２の実施例の半導体装置１Ａのように構成するとよ
い。即ち、フィルム１１の熱膨張係数が導電性リード１
２等のそれより大なる場合は、第１の実施例の半導体装
置１のように、ＩＣチップ２を図１に示したフィルム１
１の面１１ｂに形成したダイパッド１５の貫通電極１６
に搭載する。この場合、導電性リード１２としてＣｕを
用いると、フィルム１１の素材としては、前述の東レ株
式会社製の「カプトンＶ、カプトンＨ」（いずれも商品
名）がよく、この「カプトンＶ」の熱膨張係数が２５〜
２６「カプトンＨ」のそれが２０であるのに対し、Ｃｕ
のそれは１６．５程度である。従って、熱が電子回路素
子搭載用基板１０に加わると、図３に示した第１の実施
例の半導体装置１は、同図において、バイメタル効果に
より下方に屈曲しようとする力が働くので、この性質を
利用して、前述のようにＩＣチップ２をフィルム１１の
面１１ｂ側に搭載し、図１２Ａに示したように、電気回
路配線基板３０に対して導電性リード１２が形成された
フィルム１１の面１１ａ側を接合するようにすると、電
気回路配線基板３０に対する半導体装置１の密着性が一
層良好になる。リフロー炉により電気回路配線基板３０
にマウントする場合に効果的である。同様の理由から、
フィルム１１の熱膨張係数が導電性リード１２等の材料
のそれよりも小なる場合、熱が電子回路素子搭載用基板
１０に加わると、図１５に示した第２の実施例の半導体
装置１Ａは、同図において、下方に屈曲しようとする力
が働くので、この性質を利用して、前述のようにＩＣチ
ップ２をフィルム１１の面１１ａ側に搭載し、図１２Ｂ
に示したように、電気回路配線基板３０に対して導電性
リード１２が形成されていないフィルム１１の面１１ｂ
側を接合するようにすると、電気回路配線基板３０に対
する半導体装置１Ａの密着性が一層良好になる。
搭載用基板１０を表裏反転して使用できるのかといえ
ば、内部導電性電極１３、外部導電性電極１４及びダイ
パッド１５の電極１６がフィルム１１を貫通して形成さ
れている、この一大特徴にもよるが、フィルム１１と導
電性リード１２等の材料の熱膨張係数の関係により、積
極的に、第１の実施例の半導体装置１のように、またこ
の第２の実施例の半導体装置１Ａのように構成するとよ
い。即ち、フィルム１１の熱膨張係数が導電性リード１
２等のそれより大なる場合は、第１の実施例の半導体装
置１のように、ＩＣチップ２を図１に示したフィルム１
１の面１１ｂに形成したダイパッド１５の貫通電極１６
に搭載する。この場合、導電性リード１２としてＣｕを
用いると、フィルム１１の素材としては、前述の東レ株
式会社製の「カプトンＶ、カプトンＨ」（いずれも商品
名）がよく、この「カプトンＶ」の熱膨張係数が２５〜
２６「カプトンＨ」のそれが２０であるのに対し、Ｃｕ
のそれは１６．５程度である。従って、熱が電子回路素
子搭載用基板１０に加わると、図３に示した第１の実施
例の半導体装置１は、同図において、バイメタル効果に
より下方に屈曲しようとする力が働くので、この性質を
利用して、前述のようにＩＣチップ２をフィルム１１の
面１１ｂ側に搭載し、図１２Ａに示したように、電気回
路配線基板３０に対して導電性リード１２が形成された
フィルム１１の面１１ａ側を接合するようにすると、電
気回路配線基板３０に対する半導体装置１の密着性が一
層良好になる。リフロー炉により電気回路配線基板３０
にマウントする場合に効果的である。同様の理由から、
フィルム１１の熱膨張係数が導電性リード１２等の材料
のそれよりも小なる場合、熱が電子回路素子搭載用基板
１０に加わると、図１５に示した第２の実施例の半導体
装置１Ａは、同図において、下方に屈曲しようとする力
が働くので、この性質を利用して、前述のようにＩＣチ
ップ２をフィルム１１の面１１ａ側に搭載し、図１２Ｂ
に示したように、電気回路配線基板３０に対して導電性
リード１２が形成されていないフィルム１１の面１１ｂ
側を接合するようにすると、電気回路配線基板３０に対
する半導体装置１Ａの密着性が一層良好になる。
【００２０】これまでの第１及び第２の実施例の半導体
装置１及び１Ａでは、ガードリング４と蓋６とを用いて
ＩＣチップ２を密閉する構造について説明したが、特に
蓋６を付ける必要がない場合もあり、また図１７に示し
たように、ＩＣチップ２及び金ワイヤ３を覆うように樹
脂５をポティングするだけでもよく、薄型化、低コスト
化に適する。
装置１及び１Ａでは、ガードリング４と蓋６とを用いて
ＩＣチップ２を密閉する構造について説明したが、特に
蓋６を付ける必要がない場合もあり、また図１７に示し
たように、ＩＣチップ２及び金ワイヤ３を覆うように樹
脂５をポティングするだけでもよく、薄型化、低コスト
化に適する。
【００２１】以上の説明では、電子部品として半導体装
置を例に挙げて説明したが、半導体装置のみならず、抵
抗器やコンデンサー等を各導電性リードに接続すること
によりテーピング部品とすることができる。また、前記
の実施例に挙げた半導体装置は全てＱＦＰ型半導体装置
で示したが、ＱＦＰ型半導体装置のみならず、ＳＯＰ型
半導体装置等にも応用することができる。更にまた、半
導体装置を内部導電性電極に接続する場合に金ワイヤを
ボンディングして接続する実施例を示したが、バンプに
よる技術を応用することにより接続することもできる。
尚、本案とは逆に既に圧延銅箔が接着剤なしの２層耐熱
フィルムを形成した素材の場合は、接着層のある３層Ｔ
ＡＢの様にエッチングでも電極形成が可能であるが、貫
通電極は本案と同一製造法で行うことが出来る。
置を例に挙げて説明したが、半導体装置のみならず、抵
抗器やコンデンサー等を各導電性リードに接続すること
によりテーピング部品とすることができる。また、前記
の実施例に挙げた半導体装置は全てＱＦＰ型半導体装置
で示したが、ＱＦＰ型半導体装置のみならず、ＳＯＰ型
半導体装置等にも応用することができる。更にまた、半
導体装置を内部導電性電極に接続する場合に金ワイヤを
ボンディングして接続する実施例を示したが、バンプに
よる技術を応用することにより接続することもできる。
尚、本案とは逆に既に圧延銅箔が接着剤なしの２層耐熱
フィルムを形成した素材の場合は、接着層のある３層Ｔ
ＡＢの様にエッチングでも電極形成が可能であるが、貫
通電極は本案と同一製造法で行うことが出来る。
【００２２】
【発明の効果】以上の説明から明らかなように、この発
明によれば、内部導電性電極、外部導電性電極、或いは
またダイパッドの一部が耐熱性樹脂フィルムを貫通して
設けられているので、特にダイパッドの貫通電極によ
り、そこに搭載された発熱電子回路素子の熱放散を可能
にし、そのフィルムとその一面に形成された導電性リー
ド等の熱膨張係数の関係による圧着バネ作用により、電
子回路素子搭載用基板のいずれかの面に電子回路素子を
搭載して、電気回路配線基板により密着させてマウント
することができ、また、フィルムの表面に接着剤を介さ
ず、直接裏地導電層を被着したので、超音波によるマウ
ント装置でも電気回路配線基板にマウントすることがで
き、更にまた、外部導電性電極がフィルムで接続された
状態のままであるので、それらの各外部導電性電極が変
形することがなく、それらの間隔が一定間隔に保たれる
ので、高精度で電気回路配線基板にマウントすることが
でき、従って、既存の技術による自動実装装置、リフロ
ー装置等を使用することができる。そして更にまた、前
述のように外部導電性電極がフィルムにより一定間隔で
保持されているので、実装前後の電子部品、特に半導体
装置の測定検査、出荷検査が能率よく行うことができる
等、数々の優れた特長がある。
明によれば、内部導電性電極、外部導電性電極、或いは
またダイパッドの一部が耐熱性樹脂フィルムを貫通して
設けられているので、特にダイパッドの貫通電極によ
り、そこに搭載された発熱電子回路素子の熱放散を可能
にし、そのフィルムとその一面に形成された導電性リー
ド等の熱膨張係数の関係による圧着バネ作用により、電
子回路素子搭載用基板のいずれかの面に電子回路素子を
搭載して、電気回路配線基板により密着させてマウント
することができ、また、フィルムの表面に接着剤を介さ
ず、直接裏地導電層を被着したので、超音波によるマウ
ント装置でも電気回路配線基板にマウントすることがで
き、更にまた、外部導電性電極がフィルムで接続された
状態のままであるので、それらの各外部導電性電極が変
形することがなく、それらの間隔が一定間隔に保たれる
ので、高精度で電気回路配線基板にマウントすることが
でき、従って、既存の技術による自動実装装置、リフロ
ー装置等を使用することができる。そして更にまた、前
述のように外部導電性電極がフィルムにより一定間隔で
保持されているので、実装前後の電子部品、特に半導体
装置の測定検査、出荷検査が能率よく行うことができる
等、数々の優れた特長がある。
【図１】この発明の電子回路素子搭載用基板に半導体素
子を搭載した、第１の実施例である半導体装置の上面図
である。
子を搭載した、第１の実施例である半導体装置の上面図
である。
【図２】図１に示した半導体装置の下面図である。
【図３】図１のＸ−Ｘ線上における断面図である。
【図４】この発明の第１の実施例である電子回路素子搭
載用基板及び半導体装置の製造方法の第１の工程を説明
するための斜視図である。
載用基板及び半導体装置の製造方法の第１の工程を説明
するための斜視図である。
【図５】この発明は第１の実施例である電子回路素子搭
載用基板及び半導体装置の製造方法の第２の工程を説明
するための斜視図である。
載用基板及び半導体装置の製造方法の第２の工程を説明
するための斜視図である。
【図６】この発明の第１の実施例である電子回路素子搭
載用基板及び半導体装置の製造方法の第３の工程を説明
するための斜視図である。
載用基板及び半導体装置の製造方法の第３の工程を説明
するための斜視図である。
【図７】この発明の第１の実施例である電子回路素子搭
載用基板及び半導体装置の製造方法の第４の工程を説明
するための斜視図である。
載用基板及び半導体装置の製造方法の第４の工程を説明
するための斜視図である。
【図８】この発明の第１の実施例である電子回路素子搭
載用基板及び半導体装置の製造方法の第５の工程を説明
するための斜視図である。
載用基板及び半導体装置の製造方法の第５の工程を説明
するための斜視図である。
【図９】この発明の第１の実施例である電子回路素子搭
載用基板及び半導体装置の製造方法の第６の工程を説明
するための斜視図である。
載用基板及び半導体装置の製造方法の第６の工程を説明
するための斜視図である。
【図１０】この発明の第１の実施例である電子回路素子
搭載用基板及び半導体装置の製造方法の第７の工程を説
明するための斜視図である。
搭載用基板及び半導体装置の製造方法の第７の工程を説
明するための斜視図である。
【図１１】この発明の第１の実施例である電子回路素子
搭載用基板及び半導体装置の製造方法の第８の工程を説
明するための斜視図である。
搭載用基板及び半導体装置の製造方法の第８の工程を説
明するための斜視図である。
【図１２】この発明の電子回路素子搭載用基板及び半導
体装置を電気回路配線基板にマウントした状態を示す断
面図で、同図Ａは第１のの実施例を、同図Ｂは第２の実
施例をそれぞれ示している。
体装置を電気回路配線基板にマウントした状態を示す断
面図で、同図Ａは第１のの実施例を、同図Ｂは第２の実
施例をそれぞれ示している。
【図１３】この発明の電子回路素子搭載用基板に半導体
素子を搭載した、第２の実施例である半導体装置の上面
図である。
素子を搭載した、第２の実施例である半導体装置の上面
図である。
【図１４】図１３に示した半導体装置の下面図である。
【図１５】図１３のＸ−Ｘ線上における断面図である。
【図１６】この発明はの半導体装置を電気回路配線基板
にマウントする場合の説明に供する分解斜視図である。
にマウントする場合の説明に供する分解斜視図である。
【図１７】この発明はの半導体装置を樹脂で封止する場
合の他の実施例を示す断面図である。
合の他の実施例を示す断面図である。
１ 半導体装置 ２ ＩＣチップ ３ 金ワイヤ ４ ガードリング ５ 樹脂 ６ 蓋 １０ 電子回路素子搭載用基板 １１ 耐熱性樹脂フィルム（フィルム） １２ 導電性リード １３ 内部導電性電極 １４ 外部導電性電極 １５ ダイパッド １６ 貫通電極 １７ 送り孔 １８Ａ 抜き窓 １８Ｂ 抜き窓 １９ 抜き窓 ２０ 下地薄膜層 ２１ マスク ２２ マスク ３０ 電気回路配線基板 ３１ アウターリード配線ランド ３２ 半田
Claims (6)
- 【請求項１】 耐熱性樹脂フィルムの一方の面に電子回
路素子を接続する複数の内部導電性電極を、該耐熱性樹
脂フィルムの他方の面に電気回路配線基板に接続する複
数の外部導電性電極を、前記耐熱性樹脂フィルムの厚さ
方向に貫通して設け、該内部導電性電極と該外部導電性
電極とを前記耐熱性樹脂フィルムの一方の面で、又は他
方の面で導電性リードで接続し、前記導電性リードの熱
膨張係数が前記耐熱性樹脂フィルムのそれよりも小なる
場合は、前記導電性リードが存在しない面を電子回路素
子の搭載面とし、前記導電性リードの熱膨張係数が前記
耐熱性樹脂フィルムのそれよりも大なる場合は、前記導
電性リードが存在する面を電子回路素子の搭載面とする
ことを特徴とする電子回路素子搭載用基板。 - 【請求項２】 耐熱性樹脂フィルムの一方の面のほぼ中
央部に電子回路素子の前記耐熱性樹脂フィルムとの接合
面のほぼ中央部に接して該電子回路素子を搭載する放熱
用ダイパッドである中央電極と、該中央電極を挟んで該
電子回路素子を接続する複数の内部導電性電極を、該耐
熱性樹脂フィルムの他方の面に電気回路配線基板を接続
する複数の外部導電性電極を、それぞれ前記耐熱性樹脂
フィルムの厚さ方向に貫通して設け、該内部導電性電極
と該外部導電性電極とを前記耐熱性樹脂フィルムの一方
の面で、又は他方の面で導電性リードで接続し、前記導
電性リードの熱膨張係数が前記耐熱性樹脂フィルムのそ
れよりも小なる場合は、前記導電性リードが存在しない
面を電子回路素子の搭載面とし、前記導電性リードの熱
膨張係数が前記耐熱性樹脂フィルムのそれよりも大なる
場合は、前記導電性リードが存在する面を電子回路素子
の搭載面とすることを特徴とする電子回路素子搭載用基
板。 - 【請求項３】 耐熱性樹脂フィルムの一方の面に電子回
路素子を接続する複数の内部導電性電極を、該耐熱性樹
脂フィルムの他方の面に電気回路配線基板に接続する複
数の外部導電性電極を、前記耐熱性樹脂フィルムの厚さ
方向に貫通して設け、該内部導電性電極と該外部導電性
電極とを前記耐熱性樹脂フィルムの一方の面で、又は他
方の面で導電性リードで接続し、前記導電性リードの熱
膨張係数が前記耐熱性樹脂フィルムのそれよりも小なる
場合は、前記導電性リードが存在しない面に電子回路素
子を搭載し、前記導電性リードの熱膨張係数が前記耐熱
性樹脂フィルムのそれよりも大なる場合は、前記導電性
リードが存在する面に電子回路素子を搭載し、前記複数
の内部導電性電極間に電子回路素子を接続したことを特
徴とする電子部品。 - 【請求項４】 耐熱性樹脂フィルムの一方の面のほぼ中
央部に電子回路素子の前記耐熱性樹脂フィルムとの接合
面のほぼ中央部に接して該電子回路素子を搭載する放熱
用ダイパッドである中央電極と、該中央電極を挟んで該
電子回路素子を接続する複数の内部導電性電極を、該耐
熱性樹脂フィルムの他方の面に電気回路配線基板に接続
する複数の外部導電性電極を、それぞれ前記耐熱性樹脂
フィルムの厚さ方向に貫通して設け、該内部導電性電極
と該外部導電性電極とを前記耐熱性樹脂フィルムの一方
の面で、又は他方の面で導電性リードで接続し、前記導
電性リードの熱膨張係数が前記耐熱性樹脂フィルムのそ
れよりも小なる場合は、前記導電性リードが存在しない
面の前記中央電極に電子回路素子を搭載し、前記導電性
リードの熱膨張係数が耐熱性樹脂フィルムのそれよりも
大なる場合は、前記導電性リードが存在する面の前記中
央電極に電子回路素子を搭載し、該電子回路素子の各電
極を前記複数の内部導電性電極にそれぞれ接続したこと
を特徴とする電子部品。 - 【請求項５】 請求項３に記載の電子部品又は請求項４
に記載の電子部品を一単位として所定間隔で複数単位を
一体的に連結して形成し、打抜き窓のところで打抜いて
各単位に分割することを特徴とする電子部品。 - 【請求項６】 所定の厚さ及び幅を有する耐熱性樹脂フ
ィルムの一方の面には導電性物質を薄膜形成技術で被着
し、該耐熱性樹脂フィルムの他方の面には電子回路素子
を接続する複数の内部導電性電極と電気回路配線基板に
接続する複数の外部導電性電極とを、及び必要に応じて
前記両電極間に電子回路素子を搭載する中央電極を形成
するためのマスクを形成し、該マスクに覆われていない
部分の前記耐熱性樹脂フィルムをエッチングし、前記導
電性物質からなる下地薄膜層の表面に、この下地薄膜層
の厚さより厚く、前記内部導電性電極と前記外部導電性
電極とを接続する導電性リードを形成するためのマスク
を形成し、その後両マスクから露出している前記導電性
物質からなる下地薄膜層に導電性物質を被着し、次に前
記両マスクを取り除き、前記導電性リード用マスクで覆
われた部分の前記下地薄膜層を取り除くことにより、前
記複数の内部導電性電極、外部導電性電極及び導電性リ
ードを分離することを特徴とする電子回路素子搭載用基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26076291A JP3214507B2 (ja) | 1991-10-08 | 1991-10-08 | 電子部品、電子回路素子搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26076291A JP3214507B2 (ja) | 1991-10-08 | 1991-10-08 | 電子部品、電子回路素子搭載用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102249A JPH05102249A (ja) | 1993-04-23 |
| JP3214507B2 true JP3214507B2 (ja) | 2001-10-02 |
Family
ID=17352379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26076291A Expired - Fee Related JP3214507B2 (ja) | 1991-10-08 | 1991-10-08 | 電子部品、電子回路素子搭載用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214507B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3704864B2 (ja) | 1997-02-12 | 2005-10-12 | 株式会社デンソー | 半導体素子の実装構造 |
| JP6886043B2 (ja) * | 2017-11-29 | 2021-06-16 | Ｎｇｋエレクトロデバイス株式会社 | シート基板およびシート基板の製造方法 |
-
1991
- 1991-10-08 JP JP26076291A patent/JP3214507B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102249A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1020903B1 (en) | A semiconductor device using a lead frame and its manufacturing method | |
| US6646338B2 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| TW398063B (en) | Lead frame and its manufacturing method thereof | |
| KR0184588B1 (ko) | 일체식 회로 패키지용 다층 리드프레임 | |
| US6734535B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| EP0500750A1 (en) | METHOD FOR ENCODING AN ELECTRONIC ARRANGEMENT WITH CONDUCTIVE BAND AND THE PACKING THEREFOR. | |
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP7051508B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100473816B1 (ko) | 반도체장치 및 그 제조방법과 전자기기 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP3482850B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3214507B2 (ja) | 電子部品、電子回路素子搭載用基板及びその製造方法 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH0357617B2 (ja) | ||
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPS6359535B2 (ja) | ||
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |