JP3608205B2 - 半導体装置及びその製造方法並びに回路基板 - Google Patents
半導体装置及びその製造方法並びに回路基板 Download PDFInfo
- Publication number
- JP3608205B2 JP3608205B2 JP51551298A JP51551298A JP3608205B2 JP 3608205 B2 JP3608205 B2 JP 3608205B2 JP 51551298 A JP51551298 A JP 51551298A JP 51551298 A JP51551298 A JP 51551298A JP 3608205 B2 JP3608205 B2 JP 3608205B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- lead
- semiconductor chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000007747 plating Methods 0.000 claims description 49
- 239000011347 resin Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 28
- 238000004080 punching Methods 0.000 claims description 17
- 238000007789 sealing Methods 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 11
- 239000011888 foil Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 239000012778 molding material Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその製造方法並びに回路基 板に関し、特に、パッケージサイズがチップサイズに近い半導体装置及びその製造方法並びに回路基板に関する。
背景技術
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップの状態では、品質の保証及び取り扱いが難しい。そこで、ベアチップをパッケージ化するもののパッケージサイズがベアチップのサイズに近いパッケージとしてCSP(Chip Scale/Size Package)が開発されている。
そして各種形態にて開発されているCSP型の半導体装置の中で、1つの形態として、半導体チップの能動面側にフレキシブル基板が設けられており、このフレキシブル基板に複数の外部電極が形成されているものがある。このCSP型の半導体装置では、外部電極が半導体チップのエリア内に設けられる。従って、例えばQFP(Quad Flat Package)やTCP(Tape Carrier Package)のように、パッケージ本体の側面からリードが張りだしたいわゆる「アウタリード」を有していない。
また、フレキシブル基板を用いたCSP型の半導体装置において、例えば、国際公開WO95/08856号公報に記載されるように、半導体チップの能動面とフレキシブル基板との間に樹脂を注入して、熱ストレスの吸収を図ることも知られている。この樹脂によって、半導体チップの電極との接合部を全て覆えば、電極の腐食を防止することができる。
さらに、半導体チップをフレキシブル基板に実装するときに、フィルムキャリアテープを使用すれば、取り扱いが一層容易になり、量産性にも優れる。フィルムキャリアテープを用いる方式においては、半導体チップの樹脂封止を行ってから、個々の半導体装置がフィルムキャリアから切断される。
ここで、フィルムキャリアテープに形成される配線には、金メッキが施されている。金メッキは、電気メッキ(「電解メッキ」ともいう)の方法により施される。電気メッキ法においては、配線の全てを導通させて、半導体チップとの実装領域の外側まで配線を引き出しておくことが一般的であった。引き出された配線は、電気メッキのための電極として用いられた。なお従来はアウターリードが存在し、そのアウタリードをそのまま引き出すことにより、電気メッキ用の配線としても利用していた。また、既存のフレキシブル基板を用いる場合には、電気メッキ用のメッキリードを必要とする。通常、接続リードと直結してメッキリードは設けられており、この構造は従来のTCPに用いられるTAB(Tape Automated Bonding)用基板が知られている。
しかしながら、この従前から存在するTAB用基板をそのまま用いてCSP型の半導体装置に適用しようとした場合には、各接続リードがそのまま各メッキリードに直結していることから、通常アウタリードと呼ばれる箇所で切断すると各リード端面がパッケージ端面から突出してしまい、リード端面部は必ず露出してしまう。CSP型の半導体装置においては、パッケージ外形をチップサイズに近くすることで、チップ外形とパッケージ外形との距離が非常に狭まる。従って、パッケージ化して半導体チップを保護するとはいっても、従来のパッケージに比して、より半導体チップを取り巻く環境を含めた信頼性の向上に勤める必要がある。特に前述の従来構造をそのままCSP型の半導体装置に用いた場合、リードの切断面から半導体チップの電極までの距離が非常に短いこと、更にはリード端部は何も覆われずに露出してしまう構造であることから、リードを介して電極の腐食が進み易い。また、隣設するリード間の間隔もますます狭ピッチ化が進むことで、露出した切断面に例えば導電性の異物が介在する等によりリードのショートが発生し、機能が損なわれることもあり得る。
一方、フィルムキャリアテープから個々の半導体装置を切断し、その後に樹脂を注入すれば、この問題を避けることができる。しかし、この場合には、バラバラになった半導体装置を個別に扱わねばならず、フィルムキャリアテープを用いた方式の長所を活かすことができない。
本発明は、上述したような課題を解決するものであり、その目的は、フィルムキャリアテープを用いて製造され、パッケージサイズがチップサイズに近い半導体装置であって、半導体チップの信頼性を維持する為の構造並びにその製造方法、及びその周辺をとりまく回路基板 を提供することにある。
発明の開示
本発明に係る半導体装置の製造方法は、複数の接続リードを有し、各接続リードにおいて一方の端部が半導体チップの電極との接続に用いられ、他方の端部が外部との接続に用いられるフレキシブル基板を用いた樹脂封止型の半導体装置の製造方法であって、
フィルムキャリアテープの前記フレキシブル基板に相当する部位を前記半導体チップの上方に、且つ、前記接続リードの前記一方及び前記他方の端部が前記半導体チップの領域内に位置するように配置する第1の工程と、
前記第1の工程の後に、前記接続リードの前記一方の端部と前記半導体チップの電極とを接合する第2の工程と、
前記第2の工程の後に、前記接合された電極を含む前記半導体チップの能動面と、前記接続リードの前記一方の端部を含む領域と、を樹脂封止する第3の工程と、
前記第3の工程の後に、前記フィルムキャリアテープから個片に切り離す第4の工程と、
を含む。
ここで、前記第4の工程は、前記樹脂封止された領域の外側にて行われることが好ましい。
また、前記第1の工程の前に、前記フィルムキャリアテープを形成する工程を含んでもよい。
そして、前記フィルムキャリアテープを形成する工程は、
前記樹脂封止されるべき領域内に形成されて前記電極及び前記外部とを電気的に接続する前記複数の接続リードと、いずれかの前記接続リードに接続されて樹脂封止の領域外まで延長される複数の接続部と、前記接続部と前記樹脂封止の領域外にて接続された少なくとも一つのメッキリードと、該メッキリードが接続されるメッキ電極と、の全てを電気的に導通させた状態の導通パターンをフィルムに形成する工程と、
前記メッキ電極を通じて前記導通パターンに電気メッキを施す工程と、
各々の前記接続部の少なくとも一部を打ち抜く工程と、
を含んでもよい。
これによれば、半導体チップの電極と外部とに接合される接続リードが、樹脂封止の領域内に形成される。したがって、パッケージサイズをチップサイズに近づけることができる。また、フィルムキャリアテープを用いて半導体装置を製造するので、取り扱いが容易になる。
接続リードに電気メッキを施すときには、メッキリード及びメッキ電極が使用される。すなわち、接続リード、接続部、メッキリード及びメッキ電極は、全て導通した状態となっているので、メッキ電極を通じて接続リードに電気メッキを施すことができる。
なお、電気メッキをしたい部分以外はレジストで覆うようにすれば、メッキ処理に用いるメッキ材の無駄を省くことができる。ここでいうメッキをしたい部分は、具体的には接続リードやランド等にあたる。
ここで、接続部の少なくとも一部は、樹脂封止の領域内で打ち抜かれる。したがって、樹脂封止をすると、この打ち抜きにより形成された端面も樹脂で覆われる。これによって、この端面からの接続リードの腐食を防止し、さらに、半導体チップの電極の腐食を防止することができる。そして、高湿度環境においても優れたパッケージ性能を有することになり信頼性が向上する。
また、樹脂封止の領域の外側で、フィルムキャリアテープの最終的な型抜きが行われるので、最終製品としての半導体装置の外周に樹脂がはみだすことがない。また、外形の直線性を保つこともできる。
複数の前記接続部は、一括して打ち抜くことで工程を減らすことができる。
本発明に係る半導体装置は、複数の電極を有する半導体チップと、前記半導体チップ上において前記半導体チップと所定距離を隔てて且つ相重なるように位置するフレキシブル基板と、前記半導体チップと前記フレキシブル基板との間に位置し前記半導体チップの前記電極を有する面を封止する樹脂と、を有し、
前記フレキシブル基板上には、一方の端部が前記半導体チップの前記電極に接合されるとともに他方の端部が外部との接続に用いられる複数の接続リードを有し、
前記接続リードは、前記一方及び他方の端部が前記樹脂にて封止された領域内に位置しており、いずれかの端部は前記半導体チップの外周付近に位置するとともに側面部まで前記樹脂にて完全に覆われる。
ここで、前記フレキシブル基板には、前記接続リードにおける前記樹脂にて完全に覆われる前記端部が位置する部位に、円形及び楕円形状の何れか一方の形状の穴が設けられてもよい。
本発明に係る回路基板は、前記半導体装置が、バッド部を介して電位的に接続されて搭載されてなる。
【図面の簡単な説明】
図1は、本実施形態に係る半導体装置の製造方法を説明する図であり、図2は、本実施形態に係る半導体装置の製造方法を説明する図であり、図3は、本実施形態に係る半導体装置の製造方法を説明する図であり、図4は、本実施形態に係る半導体装置の製造方法を説明する図であり、図5は、本実施形態に係る半導体装置の製造方法を説明する図であり、図6は、本実施形態に係る半導体装置の製造方法を説明する図であり、図7は、本実施形態に係る半導体装置の製造方法を説明する図であり、図8は、図7のVIII−VIII線断面図であり、図9は、本実施形態の変形例を示す図であり、図10は、本実施形態の変形例を示す図であり、図11は、本実施形態を適用して製造された半導体装置を実装した回路基板を示す図である。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について図面を参照して説明する。
図1〜図7は、本実施形態に係る半導体装置の製造方法をフィルムキャリアテープの製造段階から説明する図である。特に図1〜図5においては、フィルムキャリアテープの製造工程を説明するものであり、図6及び図7の工程は図1〜図5の工程にて製造されたフィルムキャリアテープと半導体チップとをボンディングする以降の工程であり、必ずしも図1〜図5の工程に引き続き直ぐに(連続的に)行わなくてもよい。
まず、図1に示すように、母材となるフィルム10を用意する。フィルム10は、ポリイミドやポリエステル等の樹脂で形成されたテープ状(長尺状)のもので、搭載される半導体チップ(図示せず)の大きさに応じて幅が決定される。このフィルム10は、電気的に絶縁性を有するとともに可撓性を有する材料が適している。
このフィルム10に、図2に示すように、スプロケット孔12及びリード孔14を例えば打ち抜き加工やレーザー加工やケミカルエッチング加工等周知の穴あけ技術を用いて形成する。リード孔14は、図6に示すように、搭載される半導体チップ40の電極42に対応する領域に形成される。すなわち、リード孔14は、接続リード24と電極42とのボンディングを行うために形成される。
次に、フィルム10に接着剤を塗布しておき、電気的導通の図れる部材として金属箔、例えばその一例として銅箔16を、図示しないが熱ローラ等の加熱及び加圧手段で圧接しながら貼り付ける。図3は、フィルム10に銅箔16を貼りつけた状態を示している。
そして、湿式エッチングを行うことにより、箔状の銅箔16から図4に示すように所望の導電パターン20を形成する。
導電パターン20は、パッド部22、接続リード24、メッキリード26、メッキ電極28及び接続部29を含み、導電パターン20の段階では、全てが電気的に導通した状態となっている。パッド部22は、例えばハンダボール等のバンプを設けて外部電極を構成するためのものである。従って、パッド部22は平面的にみればその表面は平坦状で、且つ所定の面積(通常、接続リード24より幅広)を有している。なお、パッド部22自体が凸状に形成されて、予めバンプとしての機能を有していてもよい。また、パッド部22は半導体装置製造後においても図示された如く、ランドのままの状態であってもよい。但し、この場合には、実装される部材(実装基板)側に、ハンダ等の接合部材を設ける必要がある。パッド部22は、半導体チップがフィルムキャリアテープに搭載されたとき(図7を参照)に、半導体チップ40領域の内側で、かつ、モールド材36による樹脂封止の領域内に配置される。
接続リード24は、その一方の端部は外部電極を形成するためのパッド部22に接続されており、パッド部22と電気的導通が図られる。なお、パッド部22に比べて接続リード24は細く形成されている。接続リード24は電気的導通が良好に図られる程度の幅が確保されていればよく、狭ピッチを考えると必然的にパッド部22よりも細くなる。このことは接続リード24のみならず、接続リード24の延長上にある接続部29においても同様である。また、接続リード24の他方の端部は、図4に示されたようにリード孔14を通過している(跨いでいる)。接続リード24におけるこのリード孔14内に位置する部位にて半導体チップ40の電極42と接続される。接続リード24は、パッド部22と同様に、後述するモールド材36による樹脂封止の領域内(図7参照)に配置される。接続リード24は、リード孔14のメッキリード26側の辺からメッキリード26までの区間をつなぐ接続部29を介してメッキリード26と電気的に接続されている。ここで、メッキリード26は、樹脂封止の領域外に位置するように形成されている。つまり、接続部29は、樹脂封止の領域内の接続リード24から、樹脂封止の領域外のメッキリード26に至るまで形成されている。各々のメッキリード26は、テープ状フィルム10の短手方向に形成されるとともに、メッキ電極28に接続されている。メッキ電極28は、テープ状フィルム10の長手方向に形成されている。なお、図4に示す導電パターン20の両隣りには図示しないが、メッキ電極28に接続された同様の導電パターンが連続して形成されている。
次に、メッキ電極28を通じて、電気メッキ(電解メッキ)の方法によって、導電パターン20全体に金メッキを施す。なお、メッキ処理としては金メッキの他にスズやハンダによるメッキ処理でも良い。接合等の状況に応じて周知の方法を用いればよい。そして、図5に示すように、接続リード24とメッキリード26との間(すなわち、リード孔14のメッキリード側の辺とメッキリード26との間)に位置する接続部29の少なくとも一部を切削して、図4の導電パターン20から配線パターン(回路パターン)30を形成する。切削する方法は、機械的な方法でも化学的な方法でも問わず、周知の技術を用いることができる。また、切削される該当部は完全に打ち抜かなくても、例えば接続リード24とメッキリード26とが電気的に非導通状態、即ち接続リード24のみその端部が自由端にできればよく、該当部分(該当する位置のパターン)のみをハーフエッチングする等でもよい。言い換えると、ベースであるフィルム10は必ずしも完全に取り除かなくてもよい。こうして、所定の回路が形成された長尺状のフィルムキャリアテープ34が得られる。また、配線パターン30が形成された状態においては、接続部29におけるパッド部22と電気的に接続された側、即ちリード孔14と孔32との間に位置する配線も含めて接続リード24という。なお、配線パターン30が形成された工程以降において、単に接続リードといった場合には、リード孔14と孔32との間に位置する配線も含んでいる。
なお、接続部29を打ち抜く工程は、メッキ処理工程後であって、半導体チップ40の電極42に対するボンディング工程(図6参照)前に行われる。また、本例では接続部29を打ち抜くことで、孔32が形成される。孔32は、同図では細長い矩形の穴であるが、その形状はこれに限るものではない。孔32を形成する一対の長手辺のうちの一方は、図7に示すように、樹脂封止の領域内に位置し、他方は樹脂封止の領域外に位置させる。そして、打ち抜かれた接続部29の端面は、孔32を形成する長手辺の位置と面一になっており、孔32内側においてその端部は露出している。この露出した接続部29の端面は、樹脂にて被覆される。要するに、孔32は、所望の回路を形成するために加え、接続部29の露出端面を被覆するために形成されるものでもある。
次に、図6に示すように、半導体チップ40の上方にフィルムキャリアテープ34を配置する。より詳しくは、フィルムキャリアテープのうちでもフレキシブル基板に相当する部位が半導体チップ40の上方にて位置合わせされる。ここで、最終的にフィルムキャリアテープ34から離されて半導体装置個片になった時に、基板として残る部位がフレキシブル基板に相当する。
半導体チップ40の電極42は、フィルムキャリアテープ34のリード孔14を臨むように配置される。用いられる半導体チップの適正なサイズは、同図のようにリード孔の内側を形成する辺を超えた位置に半導体チップ端部が位置するものから、孔32におけるリード孔14側の辺に至るまでのサイズのものならば、そのサイズは問わない。また、半導体チップ40とフィルムキャリアテープ34との間に所定ギャップが形成されるようにする。このとき、半導体チップ40の電極42の上に、接続リード24が配置されるように位置決めを行う。そして、複数の電極42と複数の接続リード24とを一括または1箇所ずつボンディングする。ボンディングのために、電極42又は接続リード24のいずれか一方にバンプが形成されることが好ましい。
なお、本実施形態における配線パターン30の形成位置は、フィルムキャリアテープ34に半導体チップ40が配置されたときに、フィルムの半導体チップが相対向する面とは反対側の面に設けられている。したがって、配線パターン30の表面にソルダレジストなどの樹脂を塗布して、絶縁及び保護を図ることが好ましい。なお電気メッキをしたい部分以外は、予め上記樹脂で覆うようにすることも可能である。ここで電気メッキをしたい部分とは具体的には接続リードやランド等を指す。このようにすれば不要部分にメッキは塗布されないので、メッキ処理に用いるメッキ材の無駄を省くことができる。あるいは、配線パターン30を、半導体チップ40側に向けてフィルムキャリアテープ34を配置すれば、ソルダレジストなどの塗布を省略することができる。
次に、図7に示すように、モールド材によって半導体チップ40を封止する。なお、符号36がモールド材の位置する領域である。また、図8は、図7のVIII−VIII線断面図である。
詳しくは、モールド材36は、リード孔14から、半導体チップ40とフィルムキャリアテープ34との間のギャップに注入される。そして、モールド材36は、半導体チップ40の電極42を覆う。
また、フィルムキャリアテープ34の孔32にて端部が露出する接続部29の端面29a(即ち、接続リードの端部)も覆うように、モールド材36を充填する。こうすることで、半導体チップ40の電極42に接続される接続部29の端面29a(接続リードの端部)が樹脂により覆われて露出しないようになる。これによって、接続部29側から接続リード24、更には半導体チップ40の電極42への腐食が防止され絶縁も図られるので、半導体装置の信頼性が向上する。
こうして、モールド材36による封止が終わると、モールド材36の位置する領域の外側で母体となるフィルムキャリアテープ34から切り離す。切り離す場合に、一括で型抜きを行って、フィルムキャリアテープ34の母体から、パッケージに利用されたフィルムキャリアテープ34部分(すなわち、フレキシブル基板部位)を打ち抜く。打ち抜く位置に関しては、各実施態様が考えられる。例えば、切断位置を孔32領域内で、且つ樹脂封止された領域よりも外側にすれば、配線パターンの引き廻し方向(フィルムの長手方向)に関しては既に加工されており、今回の打ち抜き工程時に外的付加がかからない。
一方、孔32の更に外側で、孔にかからない位置にて打ち抜くことも可能である。このように、孔32を切り欠かないように打ち抜くことで、最終的な半導体装置の外形が、直線性を有するようになる。この場合には、その後の工程において、半導体装置の外形認識が容易になるという利点がある。
次に、図9及び図10は、上記実施形態の変形例を示す図であり、図7の部分拡大図に対応する。
図9に示すフィルムキャリアテープ50において、個々の接続部52が、円形穴54によってそれぞれ打ち抜かれ、メッキリード56から切断されている。すなわちこの円形穴は、接続部52の幅よりも広い直径を有する。接続部52を打ち抜く工程は、メッキ処理工程後であって、半導体チップの電極に対するボンディング工程前に行われる。円形を選択した理由は、樹脂の流れ込み性並びに密着性を考慮したものである。
そして、一点鎖線58の位置まで樹脂封止して、円形穴54から露出する接続部52の端面を樹脂にて覆うようにする。その後、二点鎖線59の位置で最終的な打ち抜きを行って、半導体装置を得る。半導体チップの電極と接続されている各接続リードの端部は、樹脂にて完全に覆われることになり、こうして得られた半導体装置も、上記実施形態と同様の効果を奏する。
また、図10に示すフィルムキャリアテープ60においては、個々の接続部62が、長穴64によってそれぞれ打ち抜かれ、メッキリード66から切断されている。長穴、すなわち、言い換えると楕円形状である。そして、一点鎖線68の位置まで樹脂を封止して、長穴64から露出する接続部62の端面を覆うようにする。その後、最終的な打ち抜きを行う位置は、長穴64の内側の二点鎖線69の位置である。つまり、最終的な打ち抜きを行うと、長穴64を切り欠いた形状となる。こうして、半導体装置を得ることができる。なお、第9図及び第10図での最終的な打ち抜き位置59、69は、この限りではない。この点は後に説明する。
図10では、同図に示すように長穴の長径の方向はパッケージの外周を形成する辺と略直交方向に設けてあり、このようにすれば接続部の界面は図9の例に比べて更にパッケージの外周から引き込まれたところに位置する。したがって、外気と接するまでの距離がより増すことで、リードの腐食防止効果をより高めることができる。また、長穴にすれば樹脂との接触領域を広げることも可能となり、樹脂と基板との接着強度が更に高められる。その際、長穴の長径の方向をパッケージの外周を形成する辺に対して略直交方向に設けたので、隣設する接続リードのピッチ間隔を狭ピッチに対応することができる。ただし、ある程度ピッチの制限が緩い場合には、長穴の長径の方向を気にする必要はなく、上記と同様にパッケージの外周を形成する辺と略直交方向に設けてもよいし、その直行方向(すなわち、パッケージの外周を形成する辺と略平行方向)に設けても差し支えはない。
また図9及び図10においては、樹脂封止位置58、68と、最終的な型抜き(切断)位置59、69とをずらしたことで、更により詳しくいうと、パッケージとしてみたときに樹脂封止位置の更に外側に切断(打ち抜き)位置を設けたことで、最終的な半導体装置の外形が、直線性を有するようになる。そして、その後の工程において、半導体装置の外形認識が容易になる。また切断工程にて樹脂封止部に損傷を与える心配がないことによる。
一方、必ずしも樹脂封止位置と切断(打ち抜き)位置とはずらさなければならない訳はなく、同じにしても良い。また、穴内の樹脂の位置よりは外側で且つ穴内に納まる位置にて切断しても良い。なお、打ち抜き位置と樹脂封止位置とを同じにするとしても、穴内において樹脂の引き込んだ形に改めて打ち抜く必要はなく、樹脂封止部の最外形直線状に打ち抜けばよい。いずれにしても、各接続リードにつながる各接続部の端部は、穴(円形穴、長穴等)が形成されていて、基板(フィルムキャリアテープ)の端部からは引き込まれた位置に設けられるため、接続部端部は樹脂にて覆われた状態が保たれていることになる。
上記実施形態において、メッキ処理を行うときに、電解メッキの他に周知の無電解メッキ法を用いてもよい。またフィルムキャリアテープ自体も本例のように導電パターン、接着剤、フィルムの3層からなるテープに限られるものでなく、例えば前述の構成から接着剤の除かれた2層のテープを用いてもよい。
なお、上記各実施形態においては、電極が2辺に形成されたチップを用いたが、4辺に電極が設けられた場合も同様に適用可能であることはいうまでもない。その際にはテープの4方向に矩形穴が設けられることになる。
また、本例では、外部電極が半導体チップ領域の内側方向に引き込まれる、いわゆるファンインタイプを説明したが、ファンインタイプとその逆のファンアウトタイプを融合させての適用も可能である。この場合にはファンインタイプは本例を用いてファンアウトタイプは従前の技術を用いて行えば可能である。
そして、図11は、上記実施形態を適用して製造された半導体装置110を実装した回路基板100を示す。詳細図は示さないが、半導体装置110のパッド部22と回路基板100上に形成された接続部(例えば、ランド)とが電気的に接続されている。接続部材としては、例えば周知のハンダが用いられて、両者(半導体装置110のパッド部と回路基板100の接続部)間に介在させて接続を図るというものである。接続部材としては、ハンダ以外にも、例えば異方性導電接着剤を用いる等、各種接続手段を用いることが可能である。
Claims (11)
- 複数の接続リードが形成され、各接続リードの一部が半導体チップの電極との接続に用いられ、第1の端部が外部電極を形成するためのパッド部に接続されるフィルムを用いた樹脂封止型の半導体装置の製造方法であって、
メッキリード及びメッキ電極並びに前記複数の接続リー ドの全てを電気的に導通させた状態の導通パターンを前 記フィルムに形成する工程と、
前記メッキ電極を通じて前記導通パターンに電気メッキ を施す工程と、
前記接続リードと前記メッキリードとが電気的に非導通 状態になるように前記導通パターンを切削する工程と、
前記フィルムを前記半導体チップの上方に、且つ、前記接続リードの前記電極との接続に用いられる前記一部及び前記第1の端部が前記半導体チップと対向する領域内に位置するように配置する第1の工程と、
前記第1の工程の後に、前記接続リードの前記一部と前記半導体チップの電極とを接合する第2の工程と、
前記第2の工程の後に、前記接合された電極を含む前記半導体チップの能動面と、前記接続リードの前記電極と接合された部分及び前記第1の端部とは別の第2の端部を樹脂封止する第3の工程と、
前記第3の工程の後に、前記フィルムを個片に切り離す第4の工程と、
を含み、
前記第4工程で、前記第2の端部が、前記第1の端部よりも、前記個片の外周近くに位置するように、前記フィルムを切り離す半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第4の工程は、前記樹脂封止された領域の外側にて行われる半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記接続リードと前記メッキリードとを電気的に非導通 状態にするために、前記フィルムを複数の前記導通パタ ーンとともに一括して打ち抜く半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記導通パターンを前記フィルムに形成する工程は、前記フィルムにリード孔を形成する工程と、前記フィルムの前記リード孔を含む領域に金属箔を形成する工程と、を含み、
前記金属箔から前記導通パターンを形成する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記接続リードと前記メッキリードとを電気的に非導通 状態にするために、前記フィルムを前記導通パターンと ともに円形穴によって打ち抜く半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記円形穴は楕円形状をなし、前記楕円形状の長径の方向は、半導体装置の外周を形成する辺と略直交する方向に向けられる半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記電気メッキを施す工程の前に、前記導電パターンにおける前記メッキ処理を行われる領域を除く領域に保護膜を設ける半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記保護膜は樹脂からなる半導体装置の製造方法。 - 複数の電極を有する半導体チップと、前記半導体チップ上方において前記半導体チップと所定距離を隔てて且つ相重なるように位置するフレキシブル基板と、前記半導体チップと前記フレキシブル基板との間に位置し前記半導体チップの前記電極を有する面を封止する樹脂と、を有し、
前記フレキシブル基板上方には、一部が前記半導体チップの前記電極に接合されるとともに第1の端部が外部電極を形成するためのパッド部に接続される複数の接続リードを有し、
前記半導体チップの前記電極に接合された前記一部と前記第1の端部が、前記半導体チップと対向する領域に設けられ、
前記接続リードの前記電極に接合された前記一部は、前 記フレキシブル基板に形成されたリード孔内に位置して前記樹脂にて封止され、
前記接続リードの第2の端部は、前記第1の端部よりも前記フレキシブル基板の外周付近であって、前記フレキ シブル基板上に保持されるとともに側面部まで前記樹脂にて完全に覆われる半導体装置。 - 請求項9記載の半導体装置において、
前記フレキシブル基板には、前記接続リードにおける前記樹脂にて完全に覆われる前記第2の端部に隣接して、円形及び楕円形状の何れか一方の形状の穴が設けられてなる半導体装置。 - 請求項9または請求項10記載の半導体装置が、該半導体装置の前記パッド部を介して電気的に接続されて搭載された回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29753196 | 1996-10-17 | ||
PCT/JP1997/003458 WO1998018161A1 (en) | 1996-10-17 | 1997-09-29 | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002089092A Division JP3824076B2 (ja) | 1996-10-17 | 2002-03-27 | フィルムキャリアテープの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3608205B2 true JP3608205B2 (ja) | 2005-01-05 |
Family
ID=17847745
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51551298A Expired - Fee Related JP3608205B2 (ja) | 1996-10-17 | 1997-09-29 | 半導体装置及びその製造方法並びに回路基板 |
JP51920098A Expired - Fee Related JP3584469B2 (ja) | 1996-10-17 | 1997-10-08 | フィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51920098A Expired - Fee Related JP3584469B2 (ja) | 1996-10-17 | 1997-10-08 | フィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板 |
Country Status (7)
Country | Link |
---|---|
US (4) | US6274405B1 (ja) |
JP (2) | JP3608205B2 (ja) |
KR (2) | KR100459968B1 (ja) |
CN (3) | CN1272837C (ja) |
AU (2) | AU4321997A (ja) |
TW (2) | TW358231B (ja) |
WO (2) | WO1998018161A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608205B2 (ja) * | 1996-10-17 | 2005-01-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法並びに回路基板 |
AU4571897A (en) * | 1996-10-22 | 1998-05-15 | Seiko Epson Corporation | Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, its manufacturing method, package substrate, and electronic appliance |
JP3446825B2 (ja) * | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
JP3558921B2 (ja) * | 1999-05-14 | 2004-08-25 | シャープ株式会社 | テープキャリア並びにテープキャリア型半導体装置の製造方法 |
JP3360723B2 (ja) * | 1999-06-08 | 2002-12-24 | 日本電気株式会社 | 半導体素子のチップサイズパッケージ |
JP3998878B2 (ja) * | 1999-11-25 | 2007-10-31 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 |
US6576496B1 (en) * | 2000-08-21 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for encapsulating a multi-chip substrate array |
JP3645511B2 (ja) * | 2001-10-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6674174B2 (en) * | 2001-11-13 | 2004-01-06 | Skyworks Solutions, Inc. | Controlled impedance transmission lines in a redistribution layer |
JP3726961B2 (ja) * | 2002-06-26 | 2005-12-14 | 三井金属鉱業株式会社 | Cofフィルムキャリアテープ及びその製造方法 |
JP4039298B2 (ja) * | 2003-04-08 | 2008-01-30 | 株式会社デンソー | 樹脂封止型半導体装置およびその製造方法ならびに成形型 |
DE10318688A1 (de) * | 2003-04-24 | 2004-11-25 | W. C. Heraeus Gmbh & Co. Kg | Verfahren zum Trennen der elektrischen Verbindungsknoten bei IC-Frames und Verfahren zur Herstellung eines elektronischen Bauteils sowie von Frames dafür |
US7496961B2 (en) * | 2003-10-15 | 2009-02-24 | Intel Corporation | Methods and apparatus to provide network traffic support and physical security support |
JP3829939B2 (ja) * | 2003-11-14 | 2006-10-04 | セイコーエプソン株式会社 | 半導体装置の製造方法及び製造装置 |
DE102004012979B4 (de) * | 2004-03-16 | 2009-05-20 | Infineon Technologies Ag | Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls |
JP2007150088A (ja) * | 2005-11-29 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
DE102005063272A1 (de) * | 2005-12-30 | 2007-07-05 | Robert Bosch Gmbh | Flexible Leiterplatte und Kontaktierverfahren |
TWI295845B (en) * | 2006-02-22 | 2008-04-11 | Advanced Semiconductor Eng | Punch type substrate strip |
DE102006031344A1 (de) * | 2006-07-06 | 2008-01-10 | Epcos Ag | Elektrisches Bauelement mit einem Sensorelement, Verfahren zur Verkapselung eines Sensorelements und Verfahren zur Herstellung einer Plattenanordnung |
CN101373748B (zh) * | 2007-08-20 | 2011-06-15 | 宏茂微电子(上海)有限公司 | 晶圆级封装结构及其制作方法 |
JP4344766B2 (ja) * | 2007-11-30 | 2009-10-14 | シャープ株式会社 | ソースドライバ、ソースドライバの製造方法、および液晶モジュール |
US7989266B2 (en) * | 2009-06-18 | 2011-08-02 | Aptina Imaging Corporation | Methods for separating individual semiconductor devices from a carrier |
EP2757583A1 (en) * | 2013-01-17 | 2014-07-23 | Funai Electric Co., Ltd. | Chip on film, and method of manufacture thereof |
KR102413224B1 (ko) * | 2015-10-01 | 2022-06-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자, 발광 소자 제조방법 및 발광 모듈 |
JP7341942B2 (ja) * | 2019-06-21 | 2023-09-11 | 旭化成株式会社 | 包装体及びその製造方法 |
CN112768368A (zh) * | 2021-02-26 | 2021-05-07 | 艾极倍特(上海)半导体设备有限公司 | 一种半导体大功率器件封装设备的制造方法 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5414676A (en) | 1977-07-06 | 1979-02-03 | Hitachi Ltd | Carrier tape and electronic parts using it |
US5391915A (en) * | 1978-11-20 | 1995-02-21 | Hatachi, Ltd. | Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate |
EP0213575B1 (en) * | 1985-08-23 | 1992-10-21 | Nec Corporation | Method of manufacturing a semiconductor device employing a film carrier tape |
JPS6286737A (ja) | 1985-10-11 | 1987-04-21 | Seiko Epson Corp | フエイスダウンボンデイング用基板 |
US5162896A (en) * | 1987-06-02 | 1992-11-10 | Kabushiki Kaisha Toshiba | IC package for high-speed semiconductor integrated circuit device |
US4935312A (en) * | 1987-06-25 | 1990-06-19 | Nippon Mining Co., Ltd. | Film carrier having tin and indium plated layers |
JPH0793485B2 (ja) * | 1988-05-16 | 1995-10-09 | カシオ計算機株式会社 | Icユニットの接続方法 |
JPH03169035A (ja) * | 1989-11-28 | 1991-07-22 | Nec Corp | フィルムキャリヤーテープ |
JP2525354Y2 (ja) | 1990-01-31 | 1997-02-12 | 株式会社秩父富士 | 半導体装置 |
JPH03283440A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 半導体装置 |
DE69114217T2 (de) * | 1990-08-22 | 1996-04-11 | Nec Corp | Träger für filmmontierte Halbleiter-Vorrichtung. |
JPH04330744A (ja) * | 1990-09-14 | 1992-11-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5521425A (en) * | 1990-12-21 | 1996-05-28 | Hewlett-Packard Company | Tape automated bonded (TAB) circuit |
JPH04260342A (ja) * | 1991-02-15 | 1992-09-16 | Hitachi Ltd | 半導体集積回路装置 |
JP2884271B2 (ja) * | 1991-06-27 | 1999-04-19 | 三井金属鉱業株式会社 | 両面tabの製造方法 |
JP2949969B2 (ja) | 1991-11-12 | 1999-09-20 | 日本電気株式会社 | フィルムキャリア半導体装置 |
JP2982450B2 (ja) * | 1991-11-26 | 1999-11-22 | 日本電気株式会社 | フィルムキャリア半導体装置及びその製造方法 |
JP2748759B2 (ja) | 1992-01-06 | 1998-05-13 | 日本電気株式会社 | フィルムキャリアテープの製造方法 |
JP2875122B2 (ja) * | 1992-11-20 | 1999-03-24 | 株式会社東芝 | リ−ド・キャリア |
US5477611A (en) | 1993-09-20 | 1995-12-26 | Tessera, Inc. | Method of forming interface between die and chip carrier |
JP2674536B2 (ja) | 1993-12-16 | 1997-11-12 | 日本電気株式会社 | チップキャリア半導体装置及びその製造方法 |
JP2852178B2 (ja) * | 1993-12-28 | 1999-01-27 | 日本電気株式会社 | フィルムキャリアテープ |
EP1213754A3 (en) * | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
JP2647001B2 (ja) | 1994-05-31 | 1997-08-27 | 日本電気株式会社 | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 |
JPH0817865A (ja) | 1994-06-29 | 1996-01-19 | Hitachi Ltd | 半導体装置 |
JP3866777B2 (ja) | 1994-08-29 | 2007-01-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
EP0706208B1 (en) * | 1994-10-03 | 2002-06-12 | Kabushiki Kaisha Toshiba | Method of manufacturing of a semiconductor package integral with semiconductor chip. |
US5748209A (en) * | 1994-10-31 | 1998-05-05 | Hewlett-Packard Company | Thermal ink jet tab circuit having a plurality of trace groups wherein adjacent traces in each group are staggered |
JPH08236586A (ja) * | 1994-12-29 | 1996-09-13 | Nitto Denko Corp | 半導体装置及びその製造方法 |
WO1996042107A1 (en) | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
JPH09260585A (ja) | 1996-03-25 | 1997-10-03 | Fuji Electric Co Ltd | 平型半導体素子 |
JP2825084B2 (ja) * | 1996-08-29 | 1998-11-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP3359824B2 (ja) | 1996-10-08 | 2002-12-24 | 株式会社三井ハイテック | Bga型半導体装置の製造方法 |
JP3608205B2 (ja) * | 1996-10-17 | 2005-01-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法並びに回路基板 |
JPH10256318A (ja) * | 1997-03-10 | 1998-09-25 | Seiko Epson Corp | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 |
US6002168A (en) * | 1997-11-25 | 1999-12-14 | Tessera, Inc. | Microelectronic component with rigid interposer |
JP3482850B2 (ja) * | 1997-12-08 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6066512A (en) * | 1998-01-12 | 2000-05-23 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same, and electronic apparatus |
-
1997
- 1997-09-29 JP JP51551298A patent/JP3608205B2/ja not_active Expired - Fee Related
- 1997-09-29 AU AU43219/97A patent/AU4321997A/en not_active Abandoned
- 1997-09-29 CN CNB031198171A patent/CN1272837C/zh not_active Expired - Fee Related
- 1997-09-29 CN CN97191451A patent/CN1124644C/zh not_active Expired - Fee Related
- 1997-09-29 KR KR10-1998-0704524A patent/KR100459968B1/ko not_active IP Right Cessation
- 1997-09-29 WO PCT/JP1997/003458 patent/WO1998018161A1/ja active IP Right Grant
- 1997-09-29 US US09/077,804 patent/US6274405B1/en not_active Expired - Lifetime
- 1997-10-04 TW TW086114535A patent/TW358231B/zh not_active IP Right Cessation
- 1997-10-08 WO PCT/JP1997/003599 patent/WO1998018162A1/ja active IP Right Grant
- 1997-10-08 US US09/091,127 patent/US6262473B1/en not_active Expired - Lifetime
- 1997-10-08 CN CN97191450A patent/CN1126163C/zh not_active Expired - Fee Related
- 1997-10-08 KR KR10-1998-0704526A patent/KR100496762B1/ko not_active IP Right Cessation
- 1997-10-08 JP JP51920098A patent/JP3584469B2/ja not_active Expired - Fee Related
- 1997-10-08 AU AU44713/97A patent/AU4471397A/en not_active Abandoned
- 1997-10-15 TW TW086115153A patent/TW365694B/zh not_active IP Right Cessation
-
2001
- 2001-06-19 US US09/883,390 patent/US6452257B2/en not_active Expired - Lifetime
-
2002
- 2002-04-12 US US10/120,534 patent/US6867068B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW358231B (en) | 1999-05-11 |
WO1998018161A1 (en) | 1998-04-30 |
US6262473B1 (en) | 2001-07-17 |
US6452257B2 (en) | 2002-09-17 |
CN1206496A (zh) | 1999-01-27 |
US6274405B1 (en) | 2001-08-14 |
CN1124644C (zh) | 2003-10-15 |
KR19990072172A (ko) | 1999-09-27 |
CN1126163C (zh) | 2003-10-29 |
CN1206494A (zh) | 1999-01-27 |
US20010029062A1 (en) | 2001-10-11 |
US20020110943A1 (en) | 2002-08-15 |
KR100496762B1 (ko) | 2005-09-30 |
TW365694B (en) | 1999-08-01 |
AU4471397A (en) | 1998-05-15 |
AU4321997A (en) | 1998-05-15 |
JP3584469B2 (ja) | 2004-11-04 |
US6867068B2 (en) | 2005-03-15 |
CN1516250A (zh) | 2004-07-28 |
KR100459968B1 (ko) | 2005-04-28 |
KR19990072170A (ko) | 1999-09-27 |
CN1272837C (zh) | 2006-08-30 |
WO1998018162A1 (en) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3608205B2 (ja) | 半導体装置及びその製造方法並びに回路基板 | |
US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
US5652461A (en) | Semiconductor device with a convex heat sink | |
US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
JP3424581B2 (ja) | Bga用テープキャリアおよびそれを用いた半導体装置 | |
JP3633364B2 (ja) | Bga型半導体装置の製造方法 | |
JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3824076B2 (ja) | フィルムキャリアテープの製造方法 | |
JP2803656B2 (ja) | 半導体装置 | |
JP4178744B2 (ja) | 半導体素子搭載用テープとそれを用いた半導体装置 | |
JP4062445B2 (ja) | 半導体装置の製造方法 | |
JPH09246416A (ja) | 半導体装置 | |
JPH11297740A (ja) | 半導体チップが実装されるキャリアテープ、および半導体装置 | |
JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
JP2748620B2 (ja) | 半導体装置 | |
KR100364844B1 (ko) | 반도체 패키지 제조 공정용 서키트 테이프 | |
KR950000457Y1 (ko) | 반도체 패키지 | |
KR100351038B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH04275443A (ja) | 半導体集積回路装置 | |
JPH11238843A (ja) | リードフレーム及び半導体装置 | |
JPH08316272A (ja) | 半導体装置、その製造方法、及び半導体装置用フレキシブル基板 | |
JP2000031321A (ja) | 半導体装置の構造と製造方法 | |
JPS62224033A (ja) | テ−プキヤリア装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |