TW393747B - Semiconductor device, film carrier tape, circuit board and the electronic device and their manunfacturing - Google Patents
Semiconductor device, film carrier tape, circuit board and the electronic device and their manunfacturing Download PDFInfo
- Publication number
- TW393747B TW393747B TW087120368A TW87120368A TW393747B TW 393747 B TW393747 B TW 393747B TW 087120368 A TW087120368 A TW 087120368A TW 87120368 A TW87120368 A TW 87120368A TW 393747 B TW393747 B TW 393747B
- Authority
- TW
- Taiwan
- Prior art keywords
- lead
- leads
- semiconductor device
- carrier tape
- external electrodes
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
A7 B7 五、發明說明(1 ) 〔發明領域〕 ~ --------------裝—— (請先閱讀背面之注意事項寫本頁) 本發明係爲關於半導體裝置及其製造方法、軟片型載 裝帶、電路基板以及電子機器。 〔先行技術〕 追求半導體的小型化則成對晶片實裝較爲理想,但由 於品質的保證及使用操作較難,所以利用加工成封裝形態 期予對應。特別是因應於要求多端子化之封裝形態_,近年 ’ B G A ( ball grid array )型封裝已被開發。BGA型 封裝係爲將爲外部端子之凸起呈區域陣列狀配置在基板, 而使其能實裝之封裝。 .線· 作爲B GA型封裝的1種,具有採用可撓性的基板之 封裝。在此樣B GA型封裝的製造,特別是必須實裝窄距 導片的半導體元件之需求、或能連續製造之優點,所以適 用 T A B ( Tape Automated Bonding )技術。 經濟部智慧財產局員工消費合作钍印製 例如’在日本專利特開平8 — 3 1 8 6 9號公報,已 揭示利用軟片型載裝帶製造B GA型封裝。在此軟片型載 裝帶,對應於各個封裝而個別形成有引線,全部的.引線並 不是全部導通。因此必須對對應於各封裝之每條引線施予 電鍍’過程煩瑣。另外就是使其導通全部的引線,也因貫 穿軟片型載裝帶則引線的端面露出,所以必須加強絕緣漏 電或耐濕信賴性等。 〔發明開示〕 -4- 本纸張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) 經濟部智慧財產局員工消费合作社印製 A7 —____B7____五、發明說明(2 ) •翁. "*»-7- 本發明係爲了解決此問題點;其目的係爲提供就是從 軟片的端面露出引線的端面也能防止降低信賴性之半導體 裝置及其製造方法、軟片型載裝帶、電路基板及電子機器 0 (1 )本發明之半導體裝置具有:備有裝置孔之絕緣 軟片,及 被形成在前述絕緣軟片之複數個外部電極,及 從前述絕緣軟片的外形端露出端面而分別被塞_接在前 述外部電極的1個之複數條第1引線,及 從前述裝置孔突出端部而分別被連接在前述外部電極 的1個之複數條第2引線,及 在前述裝置孔內被連接到前述第2引線的前述端部之 半導體元件; 對前述第1及第2引線,施予電鍍。 前述絕緣軟片,在含有前述第1引線的前述所露出的 端面之領域,形成爲具有切痕之外形。 依據本發明之半導體裝置,形成爲藉由被形成在絕緣 軟片之複數個外部電極就可以面實裝。另外在引線施予電 鍍。第1引線從絕緣軟片的外形端露出端面,但此絕緣軟 片的外形形成爲含有第1引線所露出的端面之領域被切痕 。因此就是手持絕緣軟片的外側也不致接觸到第1引線的 端面,所以能防止水分侵到內部所造成耐濕信賴性的劣化 〇 (2 )前述第1引線,被形成爲前述所露出的端面在 (請先閱讀背面之注意事項t寫本頁) 裝 •1_ --線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐〉 -5- A7 B7 五、發明說明(3 ) 複數個處所密集亦可。 --------------裝i — (請先閲讀背面之注意事項wCr寫本頁) 第1引線,因避開外部電極而被配置,所以被形成爲 密集在所定處所。然且當第1引線所露出的端面密集時, 可以整合各密集領域切入絕緣膜,以此方法就可以減少形 成切痕的處所。 (3 )本發明之半導體裝置具有:備有裝置孔之絕緣 軟片,及 被形成在前述絕緣軟片之複數個外部電極,及^ 從前述絕緣軟片的外形端露出端面而分別被連接在前 述外部電極的1個之複數條第1引線,及 從前述裝置孔突出端部而分別被連接在前述外部電極 的1個之複數條第2引線,及 在前述裝置孔內被連接在前述第2引線的前述端部之 半導體元件等; -.線· 對前述第1及第2引線,施予電鍍, 前述第1引線被形成爲至少前述所露出之端面爲相互 分散並排。 經濟部智慧財產局員工消費合作社印製 依據本發明之半導體裝置,被形成爲藉由被形成在絕 緣軟片之複數個外部電極就能面實裝。另外在引線施予電 鍍。第1引線從絕緣軟片的外形端露出端面,但此所露出 的端面爲相互分散並排。因此相鄰同類端面的間隔盡可能 加寬,所以能使兩者間所產生的電界減弱。然且因減弱電 界,所以就是在絕緣軟片的外形端附著水分*也不易發生 漏電,因此可以使信賴性提高。 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局具工消費合作社印製 A7 _ B7_ 五、發明說明(4 ) (4 )前述第1引線,以幾乎等間隔並排亦可。 經此過程就可以將第1引線的前述所露出的端面相互 分散並排。 (5 )本發明半導體裝置之製造方法,準備具有複數 個裝置孔,及複數個外部電極,及從前述裝置孔突出端部 而分別通過前述外部電極的1個之複數條引線,及連接前 述全部引線之電鍍引線等;介由前述電鍍引線而對前述引 線施予電鍍,介由各裝置孔而在前述引線的前述端_部連接 半導體元件之軟片型載裝帶; 以被形成有前述引線的領域被切痕之形狀,貫穿前述 軟片型載裝帶。 依據本發明,在具有外部電極及引線之軟片型載裝帶 搭載半導體元件後,貫穿軟片型載裝帶而製造半導體裝置 。此處,軟片型載裝帶貫穿使引線的形成領域被切痕。依 據經此方法所得有的半導體裝置,含有引線露出的端面之 領域被切痕,就是手持也不致接觸到引線的端面,所以能 防止水分侵入到內部所造成耐濕信賴性的劣化。 (6)前述引線被形成爲在複數個處所密集亦.可。 引線因避開外部電極而被配置,所以大多被形成爲在 所定處所密集;整合各密集領域將絕緣軟片切痕就可以減 少切痕處所。 - (7 )本發明軟片型載裝帶具有:複數個裝置孔、及 複數個外部電極、及從前述裝置孔突出端部而分別通過前 述外部電極的1個之複數條引線、及連接前述全部的引線 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐〉 ------ ------I-裝--- (請先閱讀背面之注意事項寫本頁> •5. -線· 經濟部智慧財產局員工消費合作钍印*'《 A7 B7__ 五、發明說明(5 ) ,- -iw 之電鍍引線等; 前述引線,介由前電鍍引線施予電鍍,在於前述外部 電極與前述電鍍引線之間的部位,被形成爲相互分散並排 〇 依據本發明,因在電鍍引線連接全部的引線,所以介 由電鍍引線在引線施予電鍍。另外依據軟片型載裝帶,在 於外部電極與電鍍引線之間的部位,引線相互分散並排。 因此,在此位置,貫穿軟片型載裝帶則引線的所霡比端面 相互分散並排》因此,相鄰導線的端面之間隔,盡可能加 寬,所以能弱減兩者間所產生的電界。然且因電界減弱所 以就是在絕緣軟片的外形端附著水分,也不易造成洩漏而 能得到高信賴性的半導體裝置。 (8 )前述引線以幾乎等間隔並排亦可。 以此方法,可以相互分散並排引線的前述所露出的端 面。 (9 )本發明之電路基板實裝上述半導體裝置。 (1 0 )本發明之電子機器具有上述電路基板。 〔圖面之簡單說明〕 第1圖係爲說明本發明第1實施形態半導體裝置的製 造過程之圖》 - 第2圖係爲表示第1實施形態所完成的半導體裝置之 圖。 第3圖係爲表示本發明第2實施形態的軟片型載裝帶 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 -8- -------------裝.1 — (請先閱讀背面之注意事項wCr寫本頁) 訂· -線· B7 五、發明說明(6 ) 之圖。 第4圖係爲表示本實施形態的電路基板之圖。 (請先閱讀背面之注意事項f寫本頁) 第5圖係爲表示具備使用本發明的方法所製造之半導 體裝置,在電路基板實裝該半導體基板的電子機器之圖。 第6圖係爲表示本發明軟片型載裝帶之槪略圖。 〔實施形態〕 經濟部智慧財產局員工消费合作社印*1"4 在說明本發明的實施形態之前,說明形成本發· _明的動 機之技術。第6圖係爲表示本發明者所提案的軟片型載裝 帶之槪略圖。針對同圖,在樹脂所形成帶狀之軟片1 0 0 ,形成裝置孔1 0 2及送帶導引口 1 0 4。另外在軟片 1 0 0經蝕刻銅箔而形成圓狀表面1 0 6、引線1 0 8和 1 1 0以及電鍍引線1 1 2。圓狀表面1 0 6係爲了設置 突起(未圖示)之領域。引線1 0 8,一方的端從裝置孔 1 0 2突出,他方的端部被連接到圓狀表面。在裝置孔 1 0 2的內側,引線1 0 8的端部接合到半導體晶片 1 1 4的電極(未圖示)。另外引線1 1 0係爲使其連接 引線1 0 6與電鍍引線1 1 2。 . 介由電鍍引線1 1 2導通全部的圓狀表面1 0 6及引 線108、110,所以能在這些施予電鍍。相反地,施 予電鍍使其全部導通這些爲不可缺。 — 然且,搭載半導體晶片1 1 4後,軟片1 0 0在二點 狀虛線1 2 0所示的領域貫穿, 依據經此方法所得之半導體裝置,在軟片1 0 0的所 -9- 本紙張尺度適用中國國家標準(CNSM4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7__ 五、發明說明(7 ) 隹- 被貫穿的端面,露出引線1 1 〇的端面。因此,以手持則 汗水等附著在此引線1 1 〇的露出面,則恐會^腐蝕引線 1 1 0並且水分侵入到內部而劣化耐濕信賴性之問題。 或者是如第6圖所示,在於複數個引線1 1 0所集中 的領域3 1 0,因同類引線接近所以電界增強。因此,水 分附著在引線1 1 0的露出面,則易於造成漏電。 本發明係爲用以解決上述技術的問題。以下,參照圖 面說明本發明的實施形態。 (第1實施形態) 第1圖係爲說明本發明第1實施形態半導體裝置的製 造過程之圖。第2圖係爲表示第1實施形態的所完成半導 體裝置之圖。 如第2圖所示,半導體裝置1 0係爲適用B GA封裝 之裝置。即是在於同圖,半導體裝置1 0具有絕緣軟片 1 2、及被形成在絕緣軟片1 2之複數個突起1 4、及半 導體晶片1 6等;藉由複數個突起1 4能面實裝。. 絕緣軟片12係爲衝壓第1圖所示長狀的軟片型載裝 帶3 0而得到,所以被形成爲比半導體晶片1 2還大。然 而軟片型載裝帶3 0以聚亞胺樹脂等所形成。在絕緣膜片 1 2被形成有裝置孔2 4,在其外側形成複數條引線2 0 、2 2及複數個圓狀表面2 1。 詳細上,在軟片型載裝帶3 0,預先被形成有裝置孔 2 4,並且在各裝置孔2 4的外側形成複數條引線2 0、 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -10- -------------裝i — (請先閱讀背面之注意事項一^寫本頁) 訂·- 線 A7 B7 五、發明說明(8 ) 22及複數條圓狀表面21。在引線20、 22及圓形面 --------------裝--- (請先閱讀背面之注意事項h寫本頁) 2 1全部施予電鍍。貫穿截取此軟片型載裝帶3 0而得到 絕緣軟片1 2。 突起1 4介由貫通絕緣軟片1 2之孔1 2 a,從與引 線20、 22及 '圓狀表面21相反側突出而被形成。以此 方法,成爲在形成突起14之側未露出引線20、 22及 圓狀表面2 1之構造。然而突起1 4,例如以焊點形成, 上部被形成爲球體狀。突起14,至孔12a內爲_止利用 焊點被一體形成亦可;其他導電構件至少被設在孔1 2 a 內且在其上部搭載以焊點等所形成之突起1 4亦可。另外 除了焊點以外,例如使用銅等亦可。 -線· 從裝置孔24,突出引線20 —方的端部20a,在 此端部2 0 a連接半導體晶片1 6的電極1 8。即是配置 半導體晶片1 6,使電極1 8位於形成絕緣軟片1 2中的 引線之側的面,且是在裝置孔2 4的內側後,接合引線 20的端部20a與電極18。 經濟部智慧財產局員工消費合作杜印製 引線4 0係爲使其連接半導體晶1 6的電極1. 8與圓 狀表面2 1。然且圓狀表面2 1,介由引線2 2,.被連接 到電鍍引線32 (參照第1圖。在電鍍引線32,連接全 部的引線22。引線22避開圓狀表面21而被形成。因 此,如第1圖所示,在於與電鍍引線3 2的連接部4Ό, 集中複數條引線2 2。然而電鍍引線3 2係爲在引線2 0 、22及圓狀表面21施予電鍍時被使用。 本實施形態的特徵係爲從軟片型載裝帶3 0所貫穿截 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -11 - A7 B7 五、發明說明(9 ) --------------裝--- (請先閱讀背面之注意事項寫本頁) 取而形成之絕緣軟片1 2的外形。即是在絕緣軟片1 2形 成有切痕。此切痕3 4係爲部分地使其凹陷全體外形爲矩 形之絕緣軟片1 2。此切痕3 4被形成在引線2 2的形成 領域。特別是在本實施形態,幾個引線2 2集中在連接部 40 ;在於此連接部40,形成切痕。 .在形成此切痕34下,引線22的端面22a,伸入 到內側。因此,就是手持半導體裝置1 0的外形,也不會 接觸到引線2 2的端面。然且因在此端面2 2 a不__易附著 汗水等,所以減少水分侵入到內部,提高信賴性。 然且,半導體晶片1 6與絕緣軟片1 2之間,以環氧 樹脂2 6的接合而被封包。另外,環氧樹脂2 6也充塡在 裝置2 4及半導體晶片1 6的外周。 --線· 經濟部智慧財產局員工消費合作钍印製 進而,在本實施形態,於與突起1 4相反側,在絕緣 軟片1 2設置平板2 8。平板2 8係爲以銅或不銹鋼或銅 系合金等所形成,具有能維持平面形狀之強度;介由絕緣 接著劑29,被貼著在引線20、 22及圓狀表面21之 上。另外平板28,避開半導體晶片16,被貼著在絕緣 軟片12 —方之面全體。以此方式,引線20、2.2及圓 狀表面2 1利用絕緣接著劑2 9及平板2 8而被保護。特 別是絕緣接著劑2 9形成爲與焊阻層同樣的保護層。 絕緣接著劑2 9,係爲以熱硬化性或熱可塑性的軟片 所形成,預先貼著在平片2 8亦可。然且可以將平板熱壓 著在具有絕緣軟片1 2之引線2 0、2 2及圓狀表面2 1 之面。 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 __B7____ 五、發明說明(1〇 ) - * 另外,在設置平板2 8下,消除絕緣軟片1 2的變形 、曲撓;突起1 4的高度形成一定而提高平面安定性,且 提高實裝到電路基板的良品率。 此平板28係爲將抗蝕層設置在引線20、 22及圓 狀表面2 1後,介由絕緣接著劑2 9貼著在其上面亦可。 經此過程,可以防止保持摻雜不純物的原狀貼著平板之情 況。 進而,在與半導體晶片1 6的實裝面相反側之_面,介 由銀糊等的熱傳導接著構件接著放熱板2 7。藉由此情況 ,可以提高半導體晶片16的放熱性。放熱板27被形成 爲比半導體晶片1 6還大,也被接著在平板2 8之上。 然而,在平板2 8與放熱板2 7之間存在有接著劑( 在第2圖未表示),藉此貼著兩者(平板28及放熱板 27)。因此,以此接著劑,接著放熱板27與半導體晶 片亦可。 另外,如第2圖所示,本實施形態,在設有絕緣軟片 1 2的突起1 4之面,形成焊阻層3 6,但省略此焊阻層 亦可。不過當引線20、 22被形成在突起14側诗,必 須塗敷焊阻層36使其覆蓋這些的引線20、 22。 本實施形態,如上述所構成:以下說明其製造方法。 首先,形成第1圖所示之軟片型載裝帶3 0。略述其 製造過程,則在長狀的軟片形成裝置孔24及孔12a ( 參照第2圖):貼著銅箔後蝕刻這些銅箔,而形成引線 20、 22及圓狀表面21及電鍍引線32。然且電鍍引 * ^1 ϋ I .1 ϋ 1 1· ·1 1 I n I (請先閲讀背面之注意事項tjc,寫本頁) *'SJ. -線. 本紙張尺度適用申國國家標準(CNS)A4規格<210 X 297公釐) • 13 · 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(11 ) 線32作爲電極,在引線20、 22及圓狀表面21施予 電鍍。其他的製成,由於是眾知所以省略說明》 其次,進行如下的製程;在引線2 0的端部2 〇 a接 合半導體晶片1 b的電極1 8之製程,及在絕緣軟片1 2 (軟片型載裝帶3 0 )貼著平板2 8之製程、及在半導體 晶片1 b與絕緣軟片1 2 (軟片型載裝帶3 0)之間設置 環氧樹脂26之製程、及將軟片型載裝帶30貫穿成絕緣 軟片1 2的形狀之製程、及在半導體晶片1 6接著_放熱板 2 7之製程。這些製程更換順序亦可。 此處,貫穿軟片型載裝帶3 0時,使連接電鍍引線 32與圓狀表表面21之引線22的端面22a (參照第 2圖)切痕,而形成切痕3 4。在本實施形態,複數條引 線2 2,如第1圖所示,集中在所定的領域,所以在此領 域40形成切痕34。 經過以上的製程,可以得到上述過的半導體裝置1 0 。依據本實施形態,藉由使引線2 2的端面2 2 a切痕, 形成爲凹陷的形狀,所以例如就是手持半導體裝置1 0也 不會接觸到引線2 2的端面2 2 a,所以能防止水.分侵入 到內部所造成耐濕信賴性的劣化。 (第2實施形態) - 第3圖係爲表示本發明第2實施形態軟片型載裝帶之 圖。同圖所示之軟片型載裝帶5 0,對於被形成有裝置孔 64,並且形成引線60、 62及圓狀表面61以及電鍍 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 14· — — — — — — — — — — — — — ·1111111 — — — — — — — <請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消费合作社印製 A7 B7_^_ 五、發明說明(12 ) 引線66之點,則是與第1圖所示的軟片型載裝帶30同 樣。不過,第3圖所示之軟片型載裝帶5 0 ,對於連接圓 狀表面6 1與電鍍引線6 6之引線6 2配置,則是與第1 圖所示之軟片型載裝帶3 0不同。 即是如第3圖所示,複數條引線6 2,以幾乎均等的 間隔,相互分散而被配列。然且軟片型載裝帶5 0,與過 去技術同樣地,貫穿成矩形狀後取得絕緣軟片5 2。詳細 情況上,沿著貫穿軟片型載裝帶5 0之直線,相亂引線 6 2的間隔形成爲幾乎均等。 依據本實施形態,貫穿以幾乎等間隔並排之複數條引 線6 2的部位,所以從絕緣軟片5 2的外形端露出之引線 62的端面62a,以等間隔相互分散並排。因此,相鄰 端面6 2 a之間隔盡可能加寬,所以能弱減兩者所產生電 位差的電界。然且,因減弱電界,所以就是在絕緣軟片 5 2的外形端附著不純物,也不易產生漏電,因此可以使 其提高耐濕性及信賴性。 使用此軟片型載裝帶5 0,藉由與第1實施形.態同樣 的製程(絕緣軟片12的貫穿形狀除外),可以製造與第 2圖所示的半導體裝置10同樣的半導體裝置(絕緣軟片 1 2的外形除外)。 依據本實施形態,以同過去同樣的形狀,貫穿軟片型 載裝帶5 0,所以只變更引線6 2的配置,就可以使用與 過去同樣的製造裝置。 本發明不限於上述實施形態,種種的變形爲可能。例 I-----lull- — — illllll ^«1 —---111^. (請先閱讀背面之注意事項寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 -15- 經濟部智慧財產局員工消費合作社印製 A7 B7____ 五、發明說明(13 ) 如,如第2圖所示,不限於半導體晶片1 6實裝在與凸起 1 4形成面相反側之背面TAB型;對於在凸起1 4形成 面側實裝半導體晶片16之表面TAB型也可以適用本發 明。另外,取代上述絕緣軟片1 2,改而使用在配線側一 體成突起之所謂B - ΤΑ B型的絕緣軟片亦可。或者是使 用無突起的軟片型載裝帶,進行單點接合亦可。 在第4圖表示實裝適用本發明的半導體裝置1 1 0 0 之電路基板1 000。在電路基板,例如,一般是·使用玻 璃環氧樹脂。在電路基板被形成有以銅所形成之配線圖案 而成爲所要的電路,機械性連接這些配線圖案與半導體裝 置的凸起,達成這些的電氣導通。此情況,若在上述的半 導體裝置,設置吸收因與外部熱膨脹差所產生的變形之構 造,則就是將本半導體裝置實裝在電路基板也可以提高連 接時及連接以後的信賴性。另外就是對半導體裝置的配線 也更加強,則可以使其提高連接時及連接後的信賴性》然 而實裝面積也可以減小以成對晶片所實裝的面積。因而若 將此電路基板用於電子機器則可達到電子機器本身的小型 化。另外在於同一面積可以更確保實裝空間,也能達到高 機能化。 然且在第5圖表示筆記型個人電腦1 2 0 0,作爲具 備此電路基板1000之電子機器。 - 然而,應用上述本發明,也可以製造與半導體裝置同 樣地必須多數個凸起之面實裝用的電子零件(不論是能動 元件或是受動元件)。作爲電子零件,例如具有電阻器、 --------------裝--- (請先閱讀背面之注意事項h寫本頁) 訂.- •線· 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐〉 -16- A7 B7__ 五、發明說明(14 ) -- 電容器、線圈、振盪器、濾波器、溫度感應器、熱敏電阻 、可變電阻、電位器、保線絲。 〔圖號說明〕 10:半導體裝置 12:絕緣軟片 14:突起(外部電極)16:半導體晶片(半導體元件) 2 0 :引線 2 0 a :端部 2 2 :引線 2 2 a :端面 一— 24:裝置孔 30:軟片型載裝帶 3 2 :電鍍引線 3 4 :切痕 --------------裝--- (請先閱讀背面之注意事項寫本頁) --1°· - --線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -17-
Claims (1)
- 軟片;及 從前 述外部電 從前 1個之複 在前 半導體元 在印J X IV 則述 端面之領 2 . 第1引線 述絕緣軟 極的1個 裝置孔突 數條第2 述裝置孔 件等; 述第1及 絕緣軟片 域,形成 如申請專 ,被形成 片的外形端露出端面而分別被連接在前 之複數條第1引線:及 出端部而分別被連接在前述外部電極的 引線;及 內被連接在前述第2引線的前述端部之 第2引線,施予電鍍; ,在含有前述第1引線的前述所露出的 具有切痕之外形。 利範圍第1項之半導體裝置,其中前述 爲前述所露出的端面密集在複數個處所 請 先 閲 % 背 之 注 意 事 項訂 經濟部智慧財產局貝工消費合作社印製 3 種半導體裝置,係爲具有:具有裝置孔之絕緣 軟片;及 被形成在前述絕緣軟片之複數個外部電極;及 從前述絕緣軟片的外形端露出端面而分別被連·接在前 述外部電極的1個之複數條第1引線:及 從前述裝置孔突出端面而分別被連接在前述外部電極 的1個之複數條第2引線;及 - 在前述裝置孔內被連接在前述第2引線的前述端部之 半導體元件等; 在前述1第及第2引線施予電鍍; 本紙張尺度遑用中國國家揉準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專巧範圍 前述第1及第2引線被形成爲至少前述所露出的端面 •相互分散並排。 4 .如申請專利範圍第3項之半導體裝置,其中前述 第1引線以幾乎等間隔並排。 5 . —種半導體裝置之製造方法,係爲準備具有複數 個裝置孔、及複數個外部電極、及從前述裝置孔突出端部 而分別通過前述外部電極的1個之複數條引線、及連接前 述全部的引線之電鍍引線等;且介由前述電鍍引線在前述 引線施予電鍍;介由各裝置孔,在前述引線的前述端部連 接半導體元件之軟片型載裝帶。 6·如申請專利範圍第5項半導體裝置之製造方法, 其中前述引線,被形成爲密集在複數個處所。 7 . —種軟片型載裝帶,係爲具有複數個裝置孔,及 複數個外部電極,及從前述裝置孔突出端部而分別通過前 述外部電極的1個之複數條引線,及連接前述全部的引線 .之電鍍引線; 前述引線介由前述電鍍引線施予電鎪,在於前述外部 電極與前述電鍍引線之間的部位,被形成爲相互散並排。 8 .如申請專利範圍第7項之軟片型載裝帶,其中前 述引線以幾乎等間隔並排。 9 . 一種電路基板,係爲實裝申請專利範圍第1-或2 項的半導體裝置之電路基板。 1 0 . —種電路基板,係爲實裝申請專利範圍第3或 4項的半導體裝置之電路基板。 (請先閲讀背面之注意事項^-Ni,寫本頁) .裝· 、1T 線 本紙張尺度逋用t國國家揉準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 + -*iw·1 1 . 一種電子機器,係爲具有申請專利範圍第9項 的電路基板之電子機器。 n ~"訂 (請先閲讀背面之注意事項hi,寫本頁) 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) -ZU-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35418097A JP3482850B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW393747B true TW393747B (en) | 2000-06-11 |
Family
ID=18435832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087120368A TW393747B (en) | 1997-12-08 | 1998-12-08 | Semiconductor device, film carrier tape, circuit board and the electronic device and their manunfacturing |
Country Status (5)
Country | Link |
---|---|
US (1) | US6297964B1 (zh) |
JP (1) | JP3482850B2 (zh) |
KR (1) | KR100372466B1 (zh) |
SG (1) | SG72904A1 (zh) |
TW (1) | TW393747B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI715590B (zh) * | 2015-06-10 | 2021-01-11 | 美商3M新設資產公司 | 組件載帶及其製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608205B2 (ja) * | 1996-10-17 | 2005-01-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法並びに回路基板 |
US6359334B1 (en) | 1999-06-08 | 2002-03-19 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method using the same |
US6404046B1 (en) * | 2000-02-03 | 2002-06-11 | Amkor Technology, Inc. | Module of stacked integrated circuit packages including an interposer |
KR100713637B1 (ko) * | 2000-02-21 | 2007-05-02 | 엘지.필립스 엘시디 주식회사 | 테이프 캐리어 팩키지 필름 |
JP2001332658A (ja) | 2000-03-14 | 2001-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3476442B2 (ja) * | 2001-05-15 | 2003-12-10 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
TWI300679B (en) * | 2006-02-22 | 2008-09-01 | Au Optronics Corp | Assembly of fpc and electric component |
US20110059579A1 (en) * | 2009-09-08 | 2011-03-10 | Freescale Semiconductor, Inc. | Method of forming tape ball grid array package |
TWI451549B (zh) * | 2010-11-12 | 2014-09-01 | Unimicron Technology Corp | 嵌埋半導體元件之封裝結構及其製法 |
CN104735906B (zh) * | 2013-12-24 | 2017-11-17 | 张逸 | 一种金手指线路板 |
US12002795B2 (en) | 2022-04-13 | 2024-06-04 | Google Llc | Pluggable CPU modules with vertical power |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0526746Y2 (zh) * | 1987-07-14 | 1993-07-07 | ||
US5036380A (en) * | 1988-03-28 | 1991-07-30 | Digital Equipment Corp. | Burn-in pads for tab interconnects |
JPH0373559A (ja) * | 1989-08-15 | 1991-03-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2751450B2 (ja) * | 1989-08-28 | 1998-05-18 | セイコーエプソン株式会社 | テープキャリアの実装構造及びその実装方法 |
JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
US5519332A (en) * | 1991-06-04 | 1996-05-21 | Micron Technology, Inc. | Carrier for testing an unpackaged semiconductor die |
US5355018A (en) * | 1992-06-26 | 1994-10-11 | Fierkens Richard H J | Stress-free semiconductor leadframe |
US5400219A (en) * | 1992-09-02 | 1995-03-21 | Eastman Kodak Company | Tape automated bonding for electrically connecting semiconductor chips to substrates |
JP2875122B2 (ja) * | 1992-11-20 | 1999-03-24 | 株式会社東芝 | リ−ド・キャリア |
JPH06338544A (ja) * | 1993-05-28 | 1994-12-06 | Minnesota Mining & Mfg Co <3M> | 改良されたtabテープ |
JP2606603B2 (ja) | 1994-05-09 | 1997-05-07 | 日本電気株式会社 | 半導体装置及びその製造方法及びその実装検査方法 |
US5527740A (en) * | 1994-06-28 | 1996-06-18 | Intel Corporation | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities |
KR100209782B1 (ko) * | 1994-08-30 | 1999-07-15 | 가나이 쓰도무 | 반도체 장치 |
JPH08153826A (ja) | 1994-11-30 | 1996-06-11 | Hitachi Ltd | 半導体集積回路装置 |
JPH08274214A (ja) | 1995-03-30 | 1996-10-18 | Seiko Epson Corp | 半導体装置 |
JPH098186A (ja) | 1995-06-22 | 1997-01-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5786631A (en) | 1995-10-04 | 1998-07-28 | Lsi Logic Corporation | Configurable ball grid array package |
-
1997
- 1997-12-08 JP JP35418097A patent/JP3482850B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-03 US US09/204,548 patent/US6297964B1/en not_active Expired - Lifetime
- 1998-12-07 KR KR10-1998-0053334A patent/KR100372466B1/ko not_active IP Right Cessation
- 1998-12-07 SG SG1998005234A patent/SG72904A1/en unknown
- 1998-12-08 TW TW087120368A patent/TW393747B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI715590B (zh) * | 2015-06-10 | 2021-01-11 | 美商3M新設資產公司 | 組件載帶及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6297964B1 (en) | 2001-10-02 |
SG72904A1 (en) | 2000-05-23 |
KR19990062839A (ko) | 1999-07-26 |
JPH11176885A (ja) | 1999-07-02 |
JP3482850B2 (ja) | 2004-01-06 |
KR100372466B1 (ko) | 2003-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW469614B (en) | Semiconductor device and the manufacturing method for the same and electronic machine | |
US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
TW393747B (en) | Semiconductor device, film carrier tape, circuit board and the electronic device and their manunfacturing | |
US6249046B1 (en) | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device | |
JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6483184B2 (en) | Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus | |
TW448514B (en) | Semiconductor device and its manufacture, circuit board and electronic apparatus | |
US6489668B1 (en) | Semiconductor device and method for manufacturing the same | |
TW411538B (en) | Semiconductor device, method of fabricating the same, and electronic apparatus | |
EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
JPH10284873A (ja) | 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム | |
JP2001007252A (ja) | 半導体装置およびその製造方法 | |
TW426870B (en) | Semiconductor device and the manufacturing method thereof | |
JP2013038359A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
JPH11251497A (ja) | 電子回路モジュール | |
JP2789563B2 (ja) | 集積回路装置 | |
TW393708B (en) | A manufacturing device of a semiconductor device and a practical method for assembling the semiconductor device and the circuit board | |
JP3593734B2 (ja) | 印刷配線板の追加部品実装構造 | |
JPH0430566A (ja) | 高出力用混成集積回路装置 | |
JPH0793402B2 (ja) | 半導体装置 | |
JP2771567B2 (ja) | 混成集積回路 | |
JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |