JPH0373559A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0373559A JPH0373559A JP1209578A JP20957889A JPH0373559A JP H0373559 A JPH0373559 A JP H0373559A JP 1209578 A JP1209578 A JP 1209578A JP 20957889 A JP20957889 A JP 20957889A JP H0373559 A JPH0373559 A JP H0373559A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- insulating film
- film
- protective films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 71
- 239000000853 adhesive Substances 0.000 claims abstract description 34
- 230000001070 adhesive effect Effects 0.000 claims abstract description 34
- 238000007789 sealing Methods 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3164—Partial encapsulation or coating the coating being a foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、Ｔ Ａ Ｂ （ｔａｐｅ ａｕｔｏｍａｔ
ｅｄ ｂｏｎｄｉｎｇ）法によりテープキャリアに半導
体チップが搭載された半導体装置及びその製造方法に関
する。
ｅｄ ｂｏｎｄｉｎｇ）法によりテープキャリアに半導
体チップが搭載された半導体装置及びその製造方法に関
する。
第１６Ａ図及び第１６Ｂ図はそれぞれ半導体チップが搭
載されたテープキャリアの平面図及び断面図である。テ
ープキャリアは、ポリイミド等の絶縁材料から形成され
たフィルム（１〉を有している。
載されたテープキャリアの平面図及び断面図である。テ
ープキャリアは、ポリイミド等の絶縁材料から形成され
たフィルム（１〉を有している。
このフィルム（１）にはその両側縁部に沿って複数のパ
ーフォレーション孔（６）が等間隔に配置されると共に
幅方向中央部には半導体チップ（２）を収容するための
矩形状のセンタデバイス孔（３）が形成されている。ま
た、センタデバイス孔（３）の周辺部には、複数のアウ
ターリード孔（５〉が形成されている。このフィルム（
１）上には銅からなる複数のリード（４）が固着されて
いる。これらのリード（４）は、センタデバイス孔（３
）とアウターリード孔（５）との間のサポート部（７）
により支持され、その先端部はインナーリード（４ａ）
としてセンタデバイス孔（３）に張り出し、中央部は外
部回路の電極に接続されるアウターリード（４ｂ）とし
てアウターリード孔（５〉の上に位置している。さらに
９各リード（４）の後端部にはテストバッド〈４ｃ）が
形成されている。尚、サポート部（７）は隣接するアウ
ターリード孔（５）間に位置するブリッジ部（８）によ
りフィルム（１）に連結されている。そして、第Ｉ６Ｂ
図に示すように、センタデバイス孔（３）内において各
リード（４〉のインナーリード（４ａ）に半導体チッ”
プ（２〉のバンプ電極（２１）が接続されている。
ーフォレーション孔（６）が等間隔に配置されると共に
幅方向中央部には半導体チップ（２）を収容するための
矩形状のセンタデバイス孔（３）が形成されている。ま
た、センタデバイス孔（３）の周辺部には、複数のアウ
ターリード孔（５〉が形成されている。このフィルム（
１）上には銅からなる複数のリード（４）が固着されて
いる。これらのリード（４）は、センタデバイス孔（３
）とアウターリード孔（５）との間のサポート部（７）
により支持され、その先端部はインナーリード（４ａ）
としてセンタデバイス孔（３）に張り出し、中央部は外
部回路の電極に接続されるアウターリード（４ｂ）とし
てアウターリード孔（５〉の上に位置している。さらに
９各リード（４）の後端部にはテストバッド〈４ｃ）が
形成されている。尚、サポート部（７）は隣接するアウ
ターリード孔（５）間に位置するブリッジ部（８）によ
りフィルム（１）に連結されている。そして、第Ｉ６Ｂ
図に示すように、センタデバイス孔（３）内において各
リード（４〉のインナーリード（４ａ）に半導体チッ”
プ（２〉のバンプ電極（２１）が接続されている。
このようなテープキャリアは、外力及び外部の環境から
半導体チップ（２〉及びリード（４）等を保護するため
、樹脂パッケージ等により封止される。
半導体チップ（２〉及びリード（４）等を保護するため
、樹脂パッケージ等により封止される。
例えば、第１．７Ａ図に示すように、テープキャリアが
上金型（１０ｍ）と下金型（１０ｂ）との間にセットさ
れる９このとき、半導体チップ（２）が下金型（１０ｂ
）のキャビティハーフ（１２ｂ）内に収容されるように
テープキャリアの位置合わせを行う。その後、上金型（
１０ａ）と下金型（１０ｂ）とを型締めし、上金型（１
０ｍ）のキャビティハーフ（１２ａ）と下金型ｃｉｏｂ
＞のキャビティハーフ（１２ｂ）とにより形成されるキ
ャビティ内にゲート（１３）を介して樹脂（１１）を注
入する。１１ｆ脂（１１）の硬化後、上金型（ｔＯａ）
及び下金型（１０ｂ）から第１７Ｂ図のような成型物を
取り出し、さらに各リード（４）をアウターリード（４
ｂ）とテストパッド（４ｃ）との間で切断すると共にフ
ィルム（１）のブリッジ部＜８）を切断することにより
半導体装置が形成される。
上金型（１０ｍ）と下金型（１０ｂ）との間にセットさ
れる９このとき、半導体チップ（２）が下金型（１０ｂ
）のキャビティハーフ（１２ｂ）内に収容されるように
テープキャリアの位置合わせを行う。その後、上金型（
１０ａ）と下金型（１０ｂ）とを型締めし、上金型（１
０ｍ）のキャビティハーフ（１２ａ）と下金型ｃｉｏｂ
＞のキャビティハーフ（１２ｂ）とにより形成されるキ
ャビティ内にゲート（１３）を介して樹脂（１１）を注
入する。１１ｆ脂（１１）の硬化後、上金型（ｔＯａ）
及び下金型（１０ｂ）から第１７Ｂ図のような成型物を
取り出し、さらに各リード（４）をアウターリード（４
ｂ）とテストパッド（４ｃ）との間で切断すると共にフ
ィルム（１）のブリッジ部＜８）を切断することにより
半導体装置が形成される。
しかしながら、樹脂封止時には半導体チップ（２〉は肉
薄のリード（４）によって支持されているだけであるの
で、金型のキャビティ内に樹脂（１１）を注入する際に
、その注入圧により半導体チップ（２）がキャビティ内
で位置ずれを起こすことがある。
薄のリード（４）によって支持されているだけであるの
で、金型のキャビティ内に樹脂（１１）を注入する際に
、その注入圧により半導体チップ（２）がキャビティ内
で位置ずれを起こすことがある。
その結果、金型から成型物を取り出したときに、第１８
Ａ図及び第１８Ｂ図に示すように半導体チップ（２）の
下面の全面あるいは一部が露出したり、第１８Ｃ図に示
すように半導体チップ（２）が樹脂（１１）内で傾く恐
れがあった。半導体チップ（２）がこのような位置ずれ
を起こすと、外部からパッケージ内に水分が侵入しやす
くなったりパッケージの外力に対する機械的な強度が低
下するために、半導体装置としての信頼性が低下すると
いう問題が生じる。
Ａ図及び第１８Ｂ図に示すように半導体チップ（２）の
下面の全面あるいは一部が露出したり、第１８Ｃ図に示
すように半導体チップ（２）が樹脂（１１）内で傾く恐
れがあった。半導体チップ（２）がこのような位置ずれ
を起こすと、外部からパッケージ内に水分が侵入しやす
くなったりパッケージの外力に対する機械的な強度が低
下するために、半導体装置としての信頼性が低下すると
いう問題が生じる。
また、これを防止するために半導体チップ（２）の上下
における樹脂（１１）の厚さを増加させると、薄型のパ
ッケージが得られるというＴＡＢ法の利点に反すること
となってしまう。
における樹脂（１１）の厚さを増加させると、薄型のパ
ッケージが得られるというＴＡＢ法の利点に反すること
となってしまう。
この発明はこのような問題点を解消するためになされた
もので、薄型でありながら高信頼性の半導体装置及びそ
の製造方法を提供することを目的とする。
もので、薄型でありながら高信頼性の半導体装置及びそ
の製造方法を提供することを目的とする。
この発明に係る半導体装置は、開口部を有する絶縁フィ
ルムと、絶縁フィルムの開口部内に位置すると共にその
上面に複数の電極が形成された半導体チップと、それぞ
れ絶縁フィルムの上面に支持されると共に一端部が半導
体チップの対応する電極に接続され且つ他端部が絶縁フ
ィルムの外部に延出している複数のリードと、絶縁フィ
ルムの上面及び下面にそれぞれ対向するように配置され
た第１及び第２の保護フィルムと、第１及び第２の保護
フィルム間を満たしてこれら保護フィルムを保持すると
共に半導体チップ及び、複数のリードの一端部を封止す
る接着剤とを備えたものである。
ルムと、絶縁フィルムの開口部内に位置すると共にその
上面に複数の電極が形成された半導体チップと、それぞ
れ絶縁フィルムの上面に支持されると共に一端部が半導
体チップの対応する電極に接続され且つ他端部が絶縁フ
ィルムの外部に延出している複数のリードと、絶縁フィ
ルムの上面及び下面にそれぞれ対向するように配置され
た第１及び第２の保護フィルムと、第１及び第２の保護
フィルム間を満たしてこれら保護フィルムを保持すると
共に半導体チップ及び、複数のリードの一端部を封止す
る接着剤とを備えたものである。
また、この発明に係る半導体装置の製造方法は、開口部
を有すると共にそれぞれ一端部が開口部に突出した複数
のリードを支持する絶縁フィルムの開口部内にその上面
に複数の電極が形成された半導体チ・ソブを位置させ、
複数のリードの一端部と半導体チップの対応するｔｒｉ
とを電気的に接続し、第１の保護フィルムの下面と絶縁
フィルムの上面及び半導体チップの上面との少なくとも
一方に接着剤を塗布し、第２の保護フィルムの上面と絶
縁フィルムの下面及び半導体チップの下面との少なくと
も一方に接着剤を塗布し、第１の保護フィルムの下面及
び第２の保護フィルムの上面をそれぞれ絶縁フィルムの
上面及び下面に押圧し接着剤を硬化させることにより接
着剤で半導体チップ及び複数のリードの一端部を封止す
る方法である。
を有すると共にそれぞれ一端部が開口部に突出した複数
のリードを支持する絶縁フィルムの開口部内にその上面
に複数の電極が形成された半導体チ・ソブを位置させ、
複数のリードの一端部と半導体チップの対応するｔｒｉ
とを電気的に接続し、第１の保護フィルムの下面と絶縁
フィルムの上面及び半導体チップの上面との少なくとも
一方に接着剤を塗布し、第２の保護フィルムの上面と絶
縁フィルムの下面及び半導体チップの下面との少なくと
も一方に接着剤を塗布し、第１の保護フィルムの下面及
び第２の保護フィルムの上面をそれぞれ絶縁フィルムの
上面及び下面に押圧し接着剤を硬化させることにより接
着剤で半導体チップ及び複数のリードの一端部を封止す
る方法である。
この発明に係る半導体装置においては、第１及び第２の
保護フィルムが半導体チップを挟み込み、これら保護フ
ィルムの間を満たす接着剤が半導体チップ及び半導体チ
ップの電極に接続された複数のリードの一端部を封止す
る。
保護フィルムが半導体チップを挟み込み、これら保護フ
ィルムの間を満たす接着剤が半導体チップ及び半導体チ
ップの電極に接続された複数のリードの一端部を封止す
る。
また、この発明に係る半導体装置の製造方法では、第１
の保護フィルムの下面と絶縁フィルムの上面及び半導体
チップの上面との少なくとも一方、及び第２の保護フィ
ルムの上面と絶縁フィルムの下面及び半導体チップの下
面との少なくとも一方にそれぞれ塗布された接着剤が半
導体チップ及び複数のリードの一端部を封止する。
の保護フィルムの下面と絶縁フィルムの上面及び半導体
チップの上面との少なくとも一方、及び第２の保護フィ
ルムの上面と絶縁フィルムの下面及び半導体チップの下
面との少なくとも一方にそれぞれ塗布された接着剤が半
導体チップ及び複数のリードの一端部を封止する。
以下、この発明の実施例を添付図面に基づいて説明する
。
。
第１図はこの発明の第１実施例に係る半導体装置を示す
断面図である。この半導体装置はポリイミド等の絶縁材
料からなる絶縁フィルム（１）を有している。絶縁フィ
ルム（１）の中央部には矩形状の開口部であるセンタデ
バイス孔（３）が形成され、このセンタデバイス孔（３
）の中に半導体チップ（２〉が位置している。また、フ
ィルム（１）の上面（１ａ）には銅からなる複数のリー
ド（４）が固着されている。各リード（４）の先端部は
インナーリード（４ａ）としてセンタデバイス孔（３）
に張り出し、後端部はアウターリード（４ｂ）としてフ
ィルム（１）の外方に延出している６半導体チップ（２
）の上面（２ａ）には複数のバンプ電極（２１）が形成
されており、各バンプ電極（２１）が対応するリード（
４）のインナーリード（４ａ）に接続されている。
断面図である。この半導体装置はポリイミド等の絶縁材
料からなる絶縁フィルム（１）を有している。絶縁フィ
ルム（１）の中央部には矩形状の開口部であるセンタデ
バイス孔（３）が形成され、このセンタデバイス孔（３
）の中に半導体チップ（２〉が位置している。また、フ
ィルム（１）の上面（１ａ）には銅からなる複数のリー
ド（４）が固着されている。各リード（４）の先端部は
インナーリード（４ａ）としてセンタデバイス孔（３）
に張り出し、後端部はアウターリード（４ｂ）としてフ
ィルム（１）の外方に延出している６半導体チップ（２
）の上面（２ａ）には複数のバンプ電極（２１）が形成
されており、各バンプ電極（２１）が対応するリード（
４）のインナーリード（４ａ）に接続されている。
絶縁フィルム（１〉の上面（１ｍ）及び下面（１ｂ）に
それぞれ対向するように第１及び第２の保護フィルム（
１７）及び（１８）が配置されており、これら保護フィ
ルム（１７〉及び（１８〉の間を接着剤（１９）が満た
している。この接着剤（１９）により半導体チップ（２
）及び各リード（４）のインナーリード（４ａ〉が封止
されている。
それぞれ対向するように第１及び第２の保護フィルム（
１７）及び（１８）が配置されており、これら保護フィ
ルム（１７〉及び（１８〉の間を接着剤（１９）が満た
している。この接着剤（１９）により半導体チップ（２
）及び各リード（４）のインナーリード（４ａ〉が封止
されている。
このような半導体装置は次のようにして製造することが
できる。まず、第２図に示すようにテープキャリアに半
導体チップ（２）を搭載する。テープキャリアは、ポリ
イミド等の絶縁材料がら形成された絶縁フィルム（１〉
とこの絶縁フィルム（１）上に固着された銅からなる複
数のリード（４）とがら形成されている。フィルム（１
）にはその両側縁部に沿って複数のパーフォレーション
孔（６）が等間隔に配置されると共に幅方向中央部には
半導体チップ（２〉を収容するための矩形状のセンタデ
バイス孔（３〉が形成されている。また、センタデバイ
ス孔（３）の周辺部には、複数のアウターリード孔（５
）が形成されている。各リード（４〉は、センタデバイ
ス孔（３）とアウターリード孔（５）との間のサポート
部（７）により支持され、その先端部はインナーリード
（４ａ）としてセンタデバイス孔（３）に張り出し、中
央部は外部回路の電極に接続されるアウターリード（４
ｂ）としてアウターリード孔（５）の上に位置している
。さらに、各リード（４）の後端部にはテストバッド（
４ｃ〉が形成されている。尚、サポート部（７）は隣接
するアウターリード孔（５）間に位置するブリッジ部（
８〉によりフィルム（１）に連結されている。
できる。まず、第２図に示すようにテープキャリアに半
導体チップ（２）を搭載する。テープキャリアは、ポリ
イミド等の絶縁材料がら形成された絶縁フィルム（１〉
とこの絶縁フィルム（１）上に固着された銅からなる複
数のリード（４）とがら形成されている。フィルム（１
）にはその両側縁部に沿って複数のパーフォレーション
孔（６）が等間隔に配置されると共に幅方向中央部には
半導体チップ（２〉を収容するための矩形状のセンタデ
バイス孔（３〉が形成されている。また、センタデバイ
ス孔（３）の周辺部には、複数のアウターリード孔（５
）が形成されている。各リード（４〉は、センタデバイ
ス孔（３）とアウターリード孔（５）との間のサポート
部（７）により支持され、その先端部はインナーリード
（４ａ）としてセンタデバイス孔（３）に張り出し、中
央部は外部回路の電極に接続されるアウターリード（４
ｂ）としてアウターリード孔（５）の上に位置している
。さらに、各リード（４）の後端部にはテストバッド（
４ｃ〉が形成されている。尚、サポート部（７）は隣接
するアウターリード孔（５）間に位置するブリッジ部（
８〉によりフィルム（１）に連結されている。
半導体チップ（２〉の上面には金あるいはハンダ等から
なる′ｆ！１．数のバンブ電極が形成されており、各バ
ンブ電極と対応するリード（４）のインナーリード（４
ａ）との位置が合うように半導体チップ（２）をテープ
キャリアのセンタデバイス孔（３）内に導入した後、バ
ンブ電極とインナーリード（４ａ）とを加熱圧着するこ
とによりこれらを電気的に接続する。
なる′ｆ！１．数のバンブ電極が形成されており、各バ
ンブ電極と対応するリード（４）のインナーリード（４
ａ）との位置が合うように半導体チップ（２）をテープ
キャリアのセンタデバイス孔（３）内に導入した後、バ
ンブ電極とインナーリード（４ａ）とを加熱圧着するこ
とによりこれらを電気的に接続する。
ここで、第３図に示すように、テープキャリアの絶縁フ
ィルム（１）と同じ幅を有すると共に絶縁フィルム（１
）のパーフォレーション孔（６）及びアウターリード孔
（５）と同じ位置に同じ大きさにそれぞれ形成されたパ
ーフォレーション孔（２６）及びアウターリード孔〈２
５）を有するポリイミド製の第１及び第２の保護フィル
ム（１７）及び（１８）を用意する。
ィルム（１）と同じ幅を有すると共に絶縁フィルム（１
）のパーフォレーション孔（６）及びアウターリード孔
（５）と同じ位置に同じ大きさにそれぞれ形成されたパ
ーフォレーション孔（２６）及びアウターリード孔〈２
５）を有するポリイミド製の第１及び第２の保護フィル
ム（１７）及び（１８）を用意する。
ただし、これらの保護フィルム（１７）及びり１８）で
は、アウターリード孔（２５）で囲まれ且つブリッジ部
（２８）により支持された中央部〈２７）にセンタデバ
イス孔のような開口部は設けられていない。
は、アウターリード孔（２５）で囲まれ且つブリッジ部
（２８）により支持された中央部〈２７）にセンタデバ
イス孔のような開口部は設けられていない。
次に、第４図に示すように、第１の保護フィルム（１７
）の中央部（２７）の下面全面及び第２の保護フィルム
（１８〉の中央部（２７）の上面全面にそれぞれエポキ
シ樹脂等の接着剤（１９）を塗布し、第１の保護フィル
ム（１７）の下面と絶縁フィルム（１）の上面、第２の
保護フィルム（１８〉の上面と絶縁フィルム（１）の下
面とがそれぞれ対向するように保護フィルム（１７）及
び（１８）とテープキャリアとを位置合わせする。その
後、第５図に示すように第１及び第２の保護フィルム（
１７）及び（１８）でテープキャリアを挾み込み、さら
に第６図のようにこれらの保護フィルム（１７）及び（
１８）を互いに押圧する。これにより、接着剤（１９）
は半導体チップ（２〉の回りに行きわたり、第１及び第
２の保護フィルム〈１７〉及び（１８）の間を満たすよ
うになる。
）の中央部（２７）の下面全面及び第２の保護フィルム
（１８〉の中央部（２７）の上面全面にそれぞれエポキ
シ樹脂等の接着剤（１９）を塗布し、第１の保護フィル
ム（１７）の下面と絶縁フィルム（１）の上面、第２の
保護フィルム（１８〉の上面と絶縁フィルム（１）の下
面とがそれぞれ対向するように保護フィルム（１７）及
び（１８）とテープキャリアとを位置合わせする。その
後、第５図に示すように第１及び第２の保護フィルム（
１７）及び（１８）でテープキャリアを挾み込み、さら
に第６図のようにこれらの保護フィルム（１７）及び（
１８）を互いに押圧する。これにより、接着剤（１９）
は半導体チップ（２〉の回りに行きわたり、第１及び第
２の保護フィルム〈１７〉及び（１８）の間を満たすよ
うになる。
このときの平面図を第７図に示す、この状態で接着剤〈
１９）を硬化させた後、各リード（４〉をアウターリー
ド（４ｂ）とテストバッド（４ｃ）との間で切断すると
共に絶縁フィルム（１）のブリッジ部（８）と保護フィ
ルム（１７）及び（１８）のブリッジ部（２８）を切断
することにより、第１図に示したような半導体装置が製
造される。
１９）を硬化させた後、各リード（４〉をアウターリー
ド（４ｂ）とテストバッド（４ｃ）との間で切断すると
共に絶縁フィルム（１）のブリッジ部（８）と保護フィ
ルム（１７）及び（１８）のブリッジ部（２８）を切断
することにより、第１図に示したような半導体装置が製
造される。
このように、接着剤（１９）が塗布された保護フィルム
（１７）及び（１８）でテープキャリア、を挟むことに
より半導体チップ（Ｚ）を封止するため、封止時に半導
体チップ（２）が位置ずれを起こす恐れが極めて小さく
なり、信頼性の高い半導体装置が得られる。また、第１
及び第２の保護フィルム（１７）及び（１８）はテープ
キャリアの絶縁フィルム（１）と同じ幅を有すると共に
同じ位置にパーフォレーション孔（２６）を有している
ので、半導体装置製造の自動化を容易に図ることができ
る。
（１７）及び（１８）でテープキャリア、を挟むことに
より半導体チップ（Ｚ）を封止するため、封止時に半導
体チップ（２）が位置ずれを起こす恐れが極めて小さく
なり、信頼性の高い半導体装置が得られる。また、第１
及び第２の保護フィルム（１７）及び（１８）はテープ
キャリアの絶縁フィルム（１）と同じ幅を有すると共に
同じ位置にパーフォレーション孔（２６）を有している
ので、半導体装置製造の自動化を容易に図ることができ
る。
この発明の第２実施例に係る半導体装置に用いられる第
１及び第２の保護フィルム（３７）及び（３８）を第８
Ａ図及び第８Ｂ図に示す、これらの保護フィルム（３７
）及び（３８）の中央部（３０）には凹部（３Ｉ〉が形
成されている。このような保護フィルム（３７）及び（
３８〉を用いて第９図のように半導体チップ（２）を封
止すると、半導体チップ（２〉及びインナーリード（４
ａ）と各保護フィルム（３７〉及び（３８〉との間隔が
広がり接着剤（１９）の厚さが大きくなるので、外力及
び水分の侵入等に対する信頼性がさらに向上する。
１及び第２の保護フィルム（３７）及び（３８）を第８
Ａ図及び第８Ｂ図に示す、これらの保護フィルム（３７
）及び（３８）の中央部（３０）には凹部（３Ｉ〉が形
成されている。このような保護フィルム（３７）及び（
３８〉を用いて第９図のように半導体チップ（２）を封
止すると、半導体チップ（２〉及びインナーリード（４
ａ）と各保護フィルム（３７〉及び（３８〉との間隔が
広がり接着剤（１９）の厚さが大きくなるので、外力及
び水分の侵入等に対する信頼性がさらに向上する。
この発明の第３実施例に係る製造方法に用いられる第１
及び第２の保護フィルム（４７〉及び（４８）を第１０
図に示す、複数のアウターリード孔（４０）がそれぞれ
中央部（４１）とは反対側に伸びており、テープキャリ
アの絶縁フィルム（１）のアウターリード孔（５〉より
広く形成されている。このため、第１１°図のように、
第１の保護フィルムク４７）の中央部（４１）の下面全
面及び第２の保護フィルム（４８）の中央部（４１）の
上面全面にそれぞれ接着剤（１９）を塗布し、これら保
護フィルム（４７〉及び（４８）でテープキャリアを挟
み込んで半導体チップ（２）を封止すると、第１２図に
示すように、各リード（４）のテストバッド（４ｃ）が
第１の保護フィルム（４７）のアウターリード孔（４０
）を介して外部に露出する。従って、これら露出したテ
ストバッド（４ｃ）にテスタの探針（図示せず〉を接続
することにより、封止後の半導体装置のテストを容易に
行うことができる。
及び第２の保護フィルム（４７〉及び（４８）を第１０
図に示す、複数のアウターリード孔（４０）がそれぞれ
中央部（４１）とは反対側に伸びており、テープキャリ
アの絶縁フィルム（１）のアウターリード孔（５〉より
広く形成されている。このため、第１１°図のように、
第１の保護フィルムク４７）の中央部（４１）の下面全
面及び第２の保護フィルム（４８）の中央部（４１）の
上面全面にそれぞれ接着剤（１９）を塗布し、これら保
護フィルム（４７〉及び（４８）でテープキャリアを挟
み込んで半導体チップ（２）を封止すると、第１２図に
示すように、各リード（４）のテストバッド（４ｃ）が
第１の保護フィルム（４７）のアウターリード孔（４０
）を介して外部に露出する。従って、これら露出したテ
ストバッド（４ｃ）にテスタの探針（図示せず〉を接続
することにより、封止後の半導体装置のテストを容易に
行うことができる。
また、この発明の第４実施例に係る製造方法を第１３〜
１５図に示す。この実施例では、接着剤（１９）を第１
の保護フィルム（４７）の中央部（４１）のｒ面に塗布
する代わりに、第１３図に示すようにテープキャリアの
半導体チップ（２）、リードク４）及び絶縁フィルム（
１）の上に塗布する。そして、第１・１図のように第１
及び第２の保護フィルム（４７〉及び（４８）でテープ
キャリアを挟み込み、さらに第１５図のように双方の保
護フィルム（４７）及び（４８）を押圧して半導体チッ
プ（２）を封止する。このようにすることにより、予め
半導体装ツブ（２）上に接着剤（１９）が塗布されるの
で、封止時に半導体チップ＜２）の周辺に気泡（ボイド
）が形成される恐れが少なく、こ刀ため水怜の侵入等に
対！１、てさらに高い信頼性を存する半導体装置が得ら
れろ）。尚、第１３図においては、第１２・ｙ）保護フ
ィルム〈４８）の中東部（４１）上に接着剤（１９）が
塗布されているが、この接着剤（１９）についても第２
の保護フィルム（４８）の代わりにテープキャリアの下
面に清缶することもできる。さらに、第１の保護フィル
ム（４７）の下面とテーアーＹヤリア２ハ上面の１ｙ、
方、 ：ｓび第２の保護フィルム（４８〉の上面とテー
プキャリアの下面の双方に接着剤（１９）を塗布しても
よい。
１５図に示す。この実施例では、接着剤（１９）を第１
の保護フィルム（４７）の中央部（４１）のｒ面に塗布
する代わりに、第１３図に示すようにテープキャリアの
半導体チップ（２）、リードク４）及び絶縁フィルム（
１）の上に塗布する。そして、第１・１図のように第１
及び第２の保護フィルム（４７〉及び（４８）でテープ
キャリアを挟み込み、さらに第１５図のように双方の保
護フィルム（４７）及び（４８）を押圧して半導体チッ
プ（２）を封止する。このようにすることにより、予め
半導体装ツブ（２）上に接着剤（１９）が塗布されるの
で、封止時に半導体チップ＜２）の周辺に気泡（ボイド
）が形成される恐れが少なく、こ刀ため水怜の侵入等に
対！１、てさらに高い信頼性を存する半導体装置が得ら
れろ）。尚、第１３図においては、第１２・ｙ）保護フ
ィルム〈４８）の中東部（４１）上に接着剤（１９）が
塗布されているが、この接着剤（１９）についても第２
の保護フィルム（４８）の代わりにテープキャリアの下
面に清缶することもできる。さらに、第１の保護フィル
ム（４７）の下面とテーアーＹヤリア２ハ上面の１ｙ、
方、 ：ｓび第２の保護フィルム（４８〉の上面とテー
プキャリアの下面の双方に接着剤（１９）を塗布しても
よい。
尚、各実施例における第１及び第２の保護フィルム（１
７） 、（１８） 、（３７） 、（３８） 、（４７
）及び（４８）の材質としては、ポリイミドに限るもの
ではなく、エポキシ樹脂含浸ガラス繊維、テフロン等の
可視性の絶縁材料を用いることができる。この他、へｌ
Ｎ、ＳｉＣ等のセラミックスのシートあるいはセラミッ
クスを被覆した可撓性の絶縁フィルムや金属フィルムを
用いれば成熟性の向上を図ることができる。また、特に
第２の保護フィルム（１８Ｌ（３８）及び（４８）とし
て導電性のフィルム、例えばＣｕ、＾ｅ等の金属あるい
は導電性高分子からなるフィルムを用い、これを半導体
チップ（２）の下面に電気的に接続すれば、この第２の
保護フィルムを介して半導体チップ（２）の裏面電位を
容易に取り出すことができる。
７） 、（１８） 、（３７） 、（３８） 、（４７
）及び（４８）の材質としては、ポリイミドに限るもの
ではなく、エポキシ樹脂含浸ガラス繊維、テフロン等の
可視性の絶縁材料を用いることができる。この他、へｌ
Ｎ、ＳｉＣ等のセラミックスのシートあるいはセラミッ
クスを被覆した可撓性の絶縁フィルムや金属フィルムを
用いれば成熟性の向上を図ることができる。また、特に
第２の保護フィルム（１８Ｌ（３８）及び（４８）とし
て導電性のフィルム、例えばＣｕ、＾ｅ等の金属あるい
は導電性高分子からなるフィルムを用い、これを半導体
チップ（２）の下面に電気的に接続すれば、この第２の
保護フィルムを介して半導体チップ（２）の裏面電位を
容易に取り出すことができる。
第２の保護フィルムと半導体チップ（２）との電気的な
接続については、半導体チップ（２）の下面に付着する
部分の接着剤（１９〉のみを導電性の接着剤とする等の
方法がある。さらに、第１及び第２の保護２ノイルムを
双方共金属フィルムとすれば、外部からの水分の侵入及
び外力等に対する信頼性は、より優れたものとなる。
接続については、半導体チップ（２）の下面に付着する
部分の接着剤（１９〉のみを導電性の接着剤とする等の
方法がある。さらに、第１及び第２の保護２ノイルムを
双方共金属フィルムとすれば、外部からの水分の侵入及
び外力等に対する信頼性は、より優れたものとなる。
「発明の効果〕
１オ上説明したよ−うに、に“０発明に係る半導体装置
は７開ロ部を有する絶縁フィルムと、絶縁フィルムの開
口部内に位置すると共にその上面に複数の電極が形成さ
れた半導体チ・ソブと、それぞれ絶縁フィルムの１面に
支持される辷共に一端部が半導体チ・ソブの対応する電
極に接続さハ扛・）他端部が絶縁フィルムの外部に延出
している複数のり−ドヒ、絶縁フィルムの１７面及び下
面にそれぞれ対向す□、ように配置された第】及び第２
の保護フィルムと、第１及び第２の保Ｎ ７ 、！ 、
／Ｉ、ム間を満たしてこれ＾保護フィルムを保持すると
共に半導体チップ及び複数のリードの一端部を封止する
接着剤とを備えζいるので、薄型でありながら優れた信
頼性を有する。
は７開ロ部を有する絶縁フィルムと、絶縁フィルムの開
口部内に位置すると共にその上面に複数の電極が形成さ
れた半導体チ・ソブと、それぞれ絶縁フィルムの１面に
支持される辷共に一端部が半導体チ・ソブの対応する電
極に接続さハ扛・）他端部が絶縁フィルムの外部に延出
している複数のり−ドヒ、絶縁フィルムの１７面及び下
面にそれぞれ対向す□、ように配置された第】及び第２
の保護フィルムと、第１及び第２の保Ｎ ７ 、！ 、
／Ｉ、ム間を満たしてこれ＾保護フィルムを保持すると
共に半導体チップ及び複数のリードの一端部を封止する
接着剤とを備えζいるので、薄型でありながら優れた信
頼性を有する。
ま！、コ この発明に係る半導体装置の製造方法は、
開口部を有すると共にそれぞれ−・端部が開［コ部に突
出した複数のリードを支持する絶縁フィルムの開口部内
にその］二面に複数の電極が形成された半導体チップを
位置させ、複数のリードの一端部と半導体チップの対応
する電極とを電気的に接続し第１の保護フィルムの下面
と絶縁フィルムカー上面及び半導体チップの上面との少
なくとも一方に接着剤を塗布し、第２の保護フィルムの
上面と絶縁フィルムの下面及び半導体チップの下面との
少なくとも一方に接着剤を塗布し、第１の保護フィ７レ
ムの下面及び第２の保護フィルムの上面をそれぞれ絶縁
フィルムの−Ｅ面及び下面に押圧し接着剤を硬化させる
ことにより接着剤で半導体チップ及び複数のリードの一
端部を封止するので、薄型て′ＦＬつ高信頼性の半導体
装置が得られる。
開口部を有すると共にそれぞれ−・端部が開［コ部に突
出した複数のリードを支持する絶縁フィルムの開口部内
にその］二面に複数の電極が形成された半導体チップを
位置させ、複数のリードの一端部と半導体チップの対応
する電極とを電気的に接続し第１の保護フィルムの下面
と絶縁フィルムカー上面及び半導体チップの上面との少
なくとも一方に接着剤を塗布し、第２の保護フィルムの
上面と絶縁フィルムの下面及び半導体チップの下面との
少なくとも一方に接着剤を塗布し、第１の保護フィ７レ
ムの下面及び第２の保護フィルムの上面をそれぞれ絶縁
フィルムの−Ｅ面及び下面に押圧し接着剤を硬化させる
ことにより接着剤で半導体チップ及び複数のリードの一
端部を封止するので、薄型て′ＦＬつ高信頼性の半導体
装置が得られる。
第１図はこの発明の第１実施例に係る半導体装置を示す
断面図、第２図及び第３図はそれぞれ第１実施例の半導
体装置を製造する際に用いられるテープキャリア及び第
１、第２の保護フィルムを示す平面図、第４図ないし第
６図は第１実施例の半導体装置を製造する方法を工程順
に示す断面図、第７図は第６図の平面図、第８Ａ図及び
第８Ｂ図はそれぞれ第２実施例の半導体装置を製造する
際に用いられる第１、第２の保護フィルムの平面図及び
断面図、第９図は第２実施例の半導体装置の製造工程を
示す断面図、第１０図は第３実施例に係る半導体装置の
製造方法で用いられる第１、第２の保護フィルムの平面
図、第１１図及び第Ｉ２図はそれぞれ第３実施例の製造
方法を工程順に示す断面図及び平面図、第１３図ないし
第１５図はそれぞれ第４実施例に係る半導体装置の製造
方法を工程順に示す断面図、第１６Ａ図及び第１６Ｂ図
はそれぞれ従来の半導体装置に用いられたテープキャリ
アの平面図及び断面図、第１７Ａ図及び第１７Ｂ図はそ
れぞれ従来の半導体装置を製造する工程を示す断面図、
第１８Ａ図ないし第１８Ｃ図はそれぞれ従来の半導体装
置の問題点を示す断面図である。 図において、（１）は絶縁フィルム、（２）は半導体チ
ップ、（３〉はセンタデバイス孔、（４）はリード、（
４ａ）はインナーリード、（４ｂ）はアウターリード、
（１７）は第１の保護フィルム、（１８）は第２の保護
フィルム、〈１９〉は接着剤、（２１）はバンプ電極で
ある。 なお、各図中同一符号は同一または相当部分を示す。
断面図、第２図及び第３図はそれぞれ第１実施例の半導
体装置を製造する際に用いられるテープキャリア及び第
１、第２の保護フィルムを示す平面図、第４図ないし第
６図は第１実施例の半導体装置を製造する方法を工程順
に示す断面図、第７図は第６図の平面図、第８Ａ図及び
第８Ｂ図はそれぞれ第２実施例の半導体装置を製造する
際に用いられる第１、第２の保護フィルムの平面図及び
断面図、第９図は第２実施例の半導体装置の製造工程を
示す断面図、第１０図は第３実施例に係る半導体装置の
製造方法で用いられる第１、第２の保護フィルムの平面
図、第１１図及び第Ｉ２図はそれぞれ第３実施例の製造
方法を工程順に示す断面図及び平面図、第１３図ないし
第１５図はそれぞれ第４実施例に係る半導体装置の製造
方法を工程順に示す断面図、第１６Ａ図及び第１６Ｂ図
はそれぞれ従来の半導体装置に用いられたテープキャリ
アの平面図及び断面図、第１７Ａ図及び第１７Ｂ図はそ
れぞれ従来の半導体装置を製造する工程を示す断面図、
第１８Ａ図ないし第１８Ｃ図はそれぞれ従来の半導体装
置の問題点を示す断面図である。 図において、（１）は絶縁フィルム、（２）は半導体チ
ップ、（３〉はセンタデバイス孔、（４）はリード、（
４ａ）はインナーリード、（４ｂ）はアウターリード、
（１７）は第１の保護フィルム、（１８）は第２の保護
フィルム、〈１９〉は接着剤、（２１）はバンプ電極で
ある。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- （１）開口部を有する絶縁フィルムと、 前記絶縁フィルムの開口部内に位置すると共にその上面
に複数の電極が形成された半導体チップと、 それぞれ前記絶縁フィルムの上面に支持されると共に一
端部が前記半導体チップの対応する電極に接続され且つ
他端部が前記絶縁フィルムの外部に延出している複数の
リードと、 前記絶縁フィルムの上面及び下面にそれぞれ対向するよ
うに配置された第１及び第２の保護フィルムと、 前記第１及び第２の保護フィルム間を満たしてこれら保
護フィルムを保持すると共に前記半導体チップ及び前記
複数のリードの一端部を封止する接着剤と を備えたことを特徴とする半導体装置。 - （２）開口部を有すると共にそれぞれ一端部が前記開口
部に突出した複数のリードを支持する絶縁フィルムの前
記開口部内にその上面に複数の電極が形成された半導体
チップを位置させ、 前記複数のリードの一端部と前記半導体チップの対応す
る電極とを電気的に接続し、 第１の保護フィルムの下面と前記絶縁フィルムの上面及
び前記半導体チップの上面との少なくとも一方に接着剤
を塗布し、 第２の保護フィルムの上面と前記絶縁フィルムの下面及
び前記半導体チップの下面との少なくとも一方に接着剤
を塗布し、 前記第１の保護フィルムの下面及び第２の保護フィルム
の上面をそれぞれ前記絶縁フィルムの上面及び下面に押
圧し前記接着剤を硬化させることにより前記接着剤で前
記半導体チップ及び前記複数のリードの一端部を封止す
る ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1209578A JPH0373559A (ja) | 1989-08-15 | 1989-08-15 | 半導体装置及びその製造方法 |
| US07/442,708 US5083191A (en) | 1989-08-15 | 1989-11-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1209578A JPH0373559A (ja) | 1989-08-15 | 1989-08-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0373559A true JPH0373559A (ja) | 1991-03-28 |
Family
ID=16575155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1209578A Pending JPH0373559A (ja) | 1989-08-15 | 1989-08-15 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5083191A (ja) |
| JP (1) | JPH0373559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0689243A3 (en) * | 1991-08-20 | 1996-06-12 | Toshiba Kk | Semiconductor device assembly |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104374A (ja) * | 1991-01-04 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 電子回路パッケージ並びにその導体の成形加工装置及び成形加工方法 |
| JPH081917B2 (ja) * | 1991-01-22 | 1996-01-10 | 株式会社東芝 | フィルムキャリアテ−プ |
| US5360946A (en) * | 1991-09-17 | 1994-11-01 | International Business Machines Corporation | Flex tape protective coating |
| US5350947A (en) * | 1991-11-12 | 1994-09-27 | Nec Corporation | Film carrier semiconductor device |
| JP2994171B2 (ja) * | 1993-05-11 | 1999-12-27 | 株式会社東芝 | 半導体装置の製造方法および封止用部材の製造方法 |
| KR0153387B1 (ko) * | 1993-12-16 | 1998-12-01 | 가네꼬 히사시 | 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법 |
| JP3378338B2 (ja) * | 1994-03-01 | 2003-02-17 | 新光電気工業株式会社 | 半導体集積回路装置 |
| JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| JPH0831988A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | テープキャリアパッケージの封止構造 |
| KR100248035B1 (ko) * | 1994-09-29 | 2000-03-15 | 니시무로 타이죠 | 반도체 패키지 |
| US5805427A (en) * | 1996-02-14 | 1998-09-08 | Olin Corporation | Ball grid array electronic package standoff design |
| US5863812A (en) * | 1996-09-19 | 1999-01-26 | Vlsi Technology, Inc. | Process for manufacturing a multi layer bumped semiconductor device |
| JP3482850B2 (ja) * | 1997-12-08 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US6066512A (en) * | 1998-01-12 | 2000-05-23 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same, and electronic apparatus |
| US6023094A (en) * | 1998-01-14 | 2000-02-08 | National Semiconductor Corporation | Semiconductor wafer having a bottom surface protective coating |
| JP3514101B2 (ja) * | 1998-01-28 | 2004-03-31 | セイコーエプソン株式会社 | 半導体装置及びその製造方法並びに電子機器 |
| JP2000077563A (ja) * | 1998-08-31 | 2000-03-14 | Sharp Corp | 半導体装置およびその製造方法 |
| US6130477A (en) * | 1999-03-17 | 2000-10-10 | Chen; Tsung-Chieh | Thin enhanced TAB BGA package having improved heat dissipation |
| TW466785B (en) * | 2000-10-11 | 2001-12-01 | Ultratera Corp | Thin-type photosensitive semiconductor device |
| US6646316B2 (en) * | 2001-01-24 | 2003-11-11 | Kingpak Technology, Inc. | Package structure of an image sensor and packaging |
| US6734532B2 (en) * | 2001-12-06 | 2004-05-11 | Texas Instruments Incorporated | Back side coating of semiconductor wafers |
| US7781873B2 (en) * | 2003-04-28 | 2010-08-24 | Kingston Technology Corporation | Encapsulated leadframe semiconductor package for random access memory integrated circuits |
| US7475964B2 (en) * | 2004-08-06 | 2009-01-13 | Hewlett-Packard Development Company, L.P. | Electrical contact encapsulation |
| US7871899B2 (en) * | 2006-01-11 | 2011-01-18 | Amkor Technology, Inc. | Methods of forming back side layers for thinned wafers |
| US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
| US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
| US7851904B2 (en) * | 2006-12-06 | 2010-12-14 | Panasonic Corporation | Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure |
| JP5095460B2 (ja) * | 2008-01-17 | 2012-12-12 | シャープ株式会社 | 半導体装置および表示装置 |
| JP5580719B2 (ja) * | 2009-12-24 | 2014-08-27 | 日東電工株式会社 | ダイシングテープ一体型半導体裏面用フィルム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
| US4772936A (en) * | 1984-09-24 | 1988-09-20 | United Technologies Corporation | Pretestable double-sided tab design |
-
1989
- 1989-08-15 JP JP1209578A patent/JPH0373559A/ja active Pending
- 1989-11-28 US US07/442,708 patent/US5083191A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0689243A3 (en) * | 1991-08-20 | 1996-06-12 | Toshiba Kk | Semiconductor device assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| US5083191A (en) | 1992-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0373559A (ja) | 半導体装置及びその製造方法 | |
| KR100256293B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6072243A (en) | Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof | |
| JP5745554B2 (ja) | 積層パッケージングの改良 | |
| EP0689243B1 (en) | Semiconductor device assembly | |
| JP3114403B2 (ja) | 半導体圧力センサ | |
| JPH02273946A (ja) | 半導体装置の実装構造および実装方法 | |
| KR20050093865A (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 플렉시블 기판 | |
| JPH0653390A (ja) | 半導体装置及びその製造方法 | |
| JPH08293524A (ja) | 半導体装置およびその製造方法 | |
| KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
| JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
| KR100274854B1 (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
| JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
| JP2815984B2 (ja) | 半導体装置 | |
| JPH06163746A (ja) | 混成集積回路装置 | |
| JPS62260343A (ja) | 半導体装置 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JP2606330B2 (ja) | 半導体装置 | |
| JPS5814610Y2 (ja) | 半導体装置 | |
| KR20000007325A (ko) | 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
| JPH04320362A (ja) | 樹脂封止型半導体装置 | |
| JPS60129897A (ja) | 小型電子機器 | |
| JPH0352244A (ja) | 半導体チップの実装構造 | |
| JP2805246B2 (ja) | 電子部品搭載用基板 |