JPH10243636A - 昇圧回路及び半導体記憶装置 - Google Patents
昇圧回路及び半導体記憶装置Info
- Publication number
- JPH10243636A JPH10243636A JP4224497A JP4224497A JPH10243636A JP H10243636 A JPH10243636 A JP H10243636A JP 4224497 A JP4224497 A JP 4224497A JP 4224497 A JP4224497 A JP 4224497A JP H10243636 A JPH10243636 A JP H10243636A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- signal
- voltage
- supplied
- booster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 昇圧回路の初段のトランジスタにおいて外部
電源電圧に向けて電流が逆流することがある。また、外
部電源電圧が変動することにより昇圧回路の出力電圧が
変動する。 【解決手段】 昇圧回路の初段のトランジスタのゲート
Ｍ１に、２段目のトランジスタＭ２のゲートに接続され
たキャパシタＣ１に供給されるクロックパルス信号φの
反転信号／φを供給する。
電源電圧に向けて電流が逆流することがある。また、外
部電源電圧が変動することにより昇圧回路の出力電圧が
変動する。 【解決手段】 昇圧回路の初段のトランジスタのゲート
Ｍ１に、２段目のトランジスタＭ２のゲートに接続され
たキャパシタＣ１に供給されるクロックパルス信号φの
反転信号／φを供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧回路及び半導
体記憶装置に関し、特にＥＥＰＲＯＭなどの不揮発性半
導体記憶装置に用いられる昇圧回路に係わる。
体記憶装置に関し、特にＥＥＰＲＯＭなどの不揮発性半
導体記憶装置に用いられる昇圧回路に係わる。
【０００２】
【従来の技術】図１２は、従来の昇圧回路の一例を示
す。図１３は、図１２に示した回路に用いられるクロッ
クパルス信号φ、／φ（以下、／は反転信号を表すもの
とする）の波形を示す。
す。図１３は、図１２に示した回路に用いられるクロッ
クパルス信号φ、／φ（以下、／は反転信号を表すもの
とする）の波形を示す。
【０００３】図１２に示す昇圧回路は、例えば４個のｎ
チャネルＭＯＳトランジスタ１〜４と、例えば３個のキ
ャパシタ５〜７により構成される。トランジスタ１の電
流経路の一端及びゲートには電源電圧Ｖｃｃが供給され
る。トランジスタ１の電流経路の他端は、トランジスタ
２の電流経路の一端及びゲートと、キャパシタ５の一端
に接続される。キャパシタ５の他端には信号φが供給さ
れる。トランジスタ２の電流経路の他端は、トランジス
タ３の電流経路の一端及びゲートと、キャパシタ６の一
端に接続される。キャパシタ６の他端には信号／φが供
給される。トランジスタ３の電流経路の他端は、トラン
ジスタ４の電流経路の一端及びゲートと、キャパシタ７
の一端に接続される。キャパシタ７の他端には信号φが
供給される。トランジスタ４の電流経路の他端は、昇圧
した電圧Ｖｏｕｔを出力する。
チャネルＭＯＳトランジスタ１〜４と、例えば３個のキ
ャパシタ５〜７により構成される。トランジスタ１の電
流経路の一端及びゲートには電源電圧Ｖｃｃが供給され
る。トランジスタ１の電流経路の他端は、トランジスタ
２の電流経路の一端及びゲートと、キャパシタ５の一端
に接続される。キャパシタ５の他端には信号φが供給さ
れる。トランジスタ２の電流経路の他端は、トランジス
タ３の電流経路の一端及びゲートと、キャパシタ６の一
端に接続される。キャパシタ６の他端には信号／φが供
給される。トランジスタ３の電流経路の他端は、トラン
ジスタ４の電流経路の一端及びゲートと、キャパシタ７
の一端に接続される。キャパシタ７の他端には信号φが
供給される。トランジスタ４の電流経路の他端は、昇圧
した電圧Ｖｏｕｔを出力する。
【０００４】クロックパルス信号φとその反転信号／φ
は、図１３に示すように例えば電源電圧Ｖｃｃと接地電
位である０Ｖの間で振動する。このクロック信号φ、／
φの周波数をｆとする。
は、図１３に示すように例えば電源電圧Ｖｃｃと接地電
位である０Ｖの間で振動する。このクロック信号φ、／
φの周波数をｆとする。
【０００５】ｎチャネルＭＯＳトランジスタ１〜４のし
きい値はいずれもＶＴであるとする。また、キャパシタ
５、６、７の容量はいずれも等しく、Ｃであるとする。
さらに、昇圧回路の段数Ｎは、昇圧回路のキャパシタの
数を指すものとする。図１２に示した昇圧回路では、Ｎ
は３である。
きい値はいずれもＶＴであるとする。また、キャパシタ
５、６、７の容量はいずれも等しく、Ｃであるとする。
さらに、昇圧回路の段数Ｎは、昇圧回路のキャパシタの
数を指すものとする。図１２に示した昇圧回路では、Ｎ
は３である。
【０００６】図１４は、図１２に示した昇圧回路の等価
回路を表す。電圧源８の負電極は接地され、電圧源８の
正電極は抵抗９の一端に接続される。抵抗９の他端は、
電圧Ｖｏｕｔを出力する。抵抗９を流れる電流をＩｏｕ
ｔとする。電圧源８の出力電圧Ｅは、（Ｎ＋１）×（Ｖ
ｃｃ−ＶＴ）で与えられる。抵抗９の抵抗値Ｒは、１／
（Ｃ×ｆ）と与えられる。
回路を表す。電圧源８の負電極は接地され、電圧源８の
正電極は抵抗９の一端に接続される。抵抗９の他端は、
電圧Ｖｏｕｔを出力する。抵抗９を流れる電流をＩｏｕ
ｔとする。電圧源８の出力電圧Ｅは、（Ｎ＋１）×（Ｖ
ｃｃ−ＶＴ）で与えられる。抵抗９の抵抗値Ｒは、１／
（Ｃ×ｆ）と与えられる。
【０００７】図１５は、図１４に示した等価回路におけ
る出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示
す。周波数ｆとキャパシタの容量Ｃを変えずに出力電流
Ｉｏｕｔを大きくするには、ＭＯＳトランジスタ１乃至
４の５極管しきい値ＶＴを０にすればよい。例えば、イ
ントリンシックなｎチャネルＭＯＳトランジスタ、すな
わちｐ型基板上に形成され、チャネル領域にチャネルイ
オン注入がなされていないようなｎチャネルＭＯＳトラ
ンジスタを使用すれば、しきい値ＶＴをほぼ０にするこ
とが可能である。
る出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示
す。周波数ｆとキャパシタの容量Ｃを変えずに出力電流
Ｉｏｕｔを大きくするには、ＭＯＳトランジスタ１乃至
４の５極管しきい値ＶＴを０にすればよい。例えば、イ
ントリンシックなｎチャネルＭＯＳトランジスタ、すな
わちｐ型基板上に形成され、チャネル領域にチャネルイ
オン注入がなされていないようなｎチャネルＭＯＳトラ
ンジスタを使用すれば、しきい値ＶＴをほぼ０にするこ
とが可能である。
【０００８】図１６は、従来の昇圧回路に、昇圧回路の
出力電圧を検知して昇圧回路を制御する回路を付加した
回路を示す。図１６において、昇圧回路１１は、図１２
に示した昇圧回路と同様のものであり、電源電圧Ｖｃ
ｃ、クロックパルス信号φ、／φが供給され、昇圧電圧
Ｖｃｐを出力する。この出力電圧Ｖｃｐは、例えば半導
体集積回路の内部電源電圧として使用される。
出力電圧を検知して昇圧回路を制御する回路を付加した
回路を示す。図１６において、昇圧回路１１は、図１２
に示した昇圧回路と同様のものであり、電源電圧Ｖｃ
ｃ、クロックパルス信号φ、／φが供給され、昇圧電圧
Ｖｃｐを出力する。この出力電圧Ｖｃｐは、例えば半導
体集積回路の内部電源電圧として使用される。
【０００９】昇圧電圧Ｖｃｐは抵抗１２の一端に供給さ
れ、抵抗１２の他端は抵抗１３の一端に接続され、抵抗
１３の他端は接地される。抵抗１２、１３の抵抗値をそ
れぞれＲ１、Ｒ２とする。
れ、抵抗１２の他端は抵抗１３の一端に接続され、抵抗
１３の他端は接地される。抵抗１２、１３の抵抗値をそ
れぞれＲ１、Ｒ２とする。
【００１０】演算増幅器１４の反転入力端子は上述の抵
抗１２と抵抗１３との接続点に接続される。この接続点
の電圧をＶＧとする。演算増幅器１４の非反転入力端子
には基準電圧ＶＲＥＦが供給される。演算増幅器１４
は、オシレータイネーブル信号ＯＳＣＥを出力する。リ
ングオシレータ１５は、信号ＯＳＣＥに応じてクロック
パルス信号φ、／φを生成して出力する。
抗１２と抵抗１３との接続点に接続される。この接続点
の電圧をＶＧとする。演算増幅器１４の非反転入力端子
には基準電圧ＶＲＥＦが供給される。演算増幅器１４
は、オシレータイネーブル信号ＯＳＣＥを出力する。リ
ングオシレータ１５は、信号ＯＳＣＥに応じてクロック
パルス信号φ、／φを生成して出力する。
【００１１】
【発明が解決しようとする課題】図１２において、例え
ばｎチャネルＭＯＳトランジスタ１のゲート及び電流経
路の第１の端子に電源電圧Ｖｃｃが印加されている。ト
ランジスタ１の電流経路の第２の端子における電圧は昇
圧されて、電源電圧Ｖｃｃよりも高くなっている。この
場合、トランジスタ１はオフしているので、上記の電流
経路の第２の端子側から第１の端子側に電流が逆流する
ことはないはずである。
ばｎチャネルＭＯＳトランジスタ１のゲート及び電流経
路の第１の端子に電源電圧Ｖｃｃが印加されている。ト
ランジスタ１の電流経路の第２の端子における電圧は昇
圧されて、電源電圧Ｖｃｃよりも高くなっている。この
場合、トランジスタ１はオフしているので、上記の電流
経路の第２の端子側から第１の端子側に電流が逆流する
ことはないはずである。
【００１２】しかし、例えばＭＯＳトランジスタ１をイ
ントリンシック型にすると、しきい値ＶＴは例えば−
０．１Ｖ程度になり、通常のｎチャネルＭＯＳトランジ
スタよりもしきい値が下がる。そのため、トランジスタ
１のゲートに電圧Ｖｃｃが印加されている状態で、トラ
ンジスタ１に電流が若干流れるようになり、昇圧された
電圧から電源電圧への電流の逆流が生じてしまう。さら
にトランジスタ１のバックゲート電圧が小さかったり、
電源電圧Ｖｃｃが低かったりすると、この逆流は顕著に
なる。
ントリンシック型にすると、しきい値ＶＴは例えば−
０．１Ｖ程度になり、通常のｎチャネルＭＯＳトランジ
スタよりもしきい値が下がる。そのため、トランジスタ
１のゲートに電圧Ｖｃｃが印加されている状態で、トラ
ンジスタ１に電流が若干流れるようになり、昇圧された
電圧から電源電圧への電流の逆流が生じてしまう。さら
にトランジスタ１のバックゲート電圧が小さかったり、
電源電圧Ｖｃｃが低かったりすると、この逆流は顕著に
なる。
【００１３】また、トランジスタが高温の環境で動作す
る場合も、しきい値ＶＴがＶＴ＜０に下がる。そのた
め、上述の逆流が発生する。さらに、トランジスタがエ
ンハンスメント型であっても、トランジスタの微細化に
伴ってしきい値が小さくなると、この逆流現象が生じ
る。
る場合も、しきい値ＶＴがＶＴ＜０に下がる。そのた
め、上述の逆流が発生する。さらに、トランジスタがエ
ンハンスメント型であっても、トランジスタの微細化に
伴ってしきい値が小さくなると、この逆流現象が生じ
る。
【００１４】このように、しきい値ＶＴが低いトランジ
スタを使用すると、そのバックゲート効果や温度効果に
より、常に出力から入力電源電圧Ｖｃｃへのリーク電流
が発生し、動作電流が増大してしまう。
スタを使用すると、そのバックゲート効果や温度効果に
より、常に出力から入力電源電圧Ｖｃｃへのリーク電流
が発生し、動作電流が増大してしまう。
【００１５】また、図１６に示した回路において、電源
電圧Ｖｃｃが昇圧回路１１の出力電圧Ｖｃｐよりも高い
場合を考える。図１７において、線１６は、この場合の
昇圧回路１１の負荷特性、すなわち昇圧回路１１の出力
電圧と出力電流との関係を表す。また、線１７は、直列
に接続された抵抗１２、１３の両端間に印加される電圧
と抵抗１２、１３に流れる電流との関係を示す。これら
の線１６、１７の交点における電圧が昇圧回路１１の出
力電圧Ｖｃｐである。ここで、Ｎは昇圧回路１１におけ
るキャパシタの数を表し、ＶＴは昇圧回路１１を構成す
るＭＯＳトランジスタのしきい値である。また、［（Ｒ
１＋Ｒ２）／Ｒ２］×ＶＲＥＦは所望の内部電源電圧で
ある。
電圧Ｖｃｃが昇圧回路１１の出力電圧Ｖｃｐよりも高い
場合を考える。図１７において、線１６は、この場合の
昇圧回路１１の負荷特性、すなわち昇圧回路１１の出力
電圧と出力電流との関係を表す。また、線１７は、直列
に接続された抵抗１２、１３の両端間に印加される電圧
と抵抗１２、１３に流れる電流との関係を示す。これら
の線１６、１７の交点における電圧が昇圧回路１１の出
力電圧Ｖｃｐである。ここで、Ｎは昇圧回路１１におけ
るキャパシタの数を表し、ＶＴは昇圧回路１１を構成す
るＭＯＳトランジスタのしきい値である。また、［（Ｒ
１＋Ｒ２）／Ｒ２］×ＶＲＥＦは所望の内部電源電圧で
ある。
【００１６】Ｖｃｃ−（Ｎ＋１）×ＶＴ＞［（Ｒ１＋Ｒ
２）／Ｒ２］×ＶＲＥＦである場合、昇圧回路１１は昇
圧動作をせず、電源電圧Ｖｃｃを降圧した電圧を内部電
源電圧として出力する。［Ｒ２／（Ｒ１＋Ｒ２）］×
［Ｖｃｃ−（Ｎ＋１）×ＶＴ］ＶＧ＞ＶＲＥＦであるか
ら、演算増幅器１４の出力信号ＯＳＣＥはローレベルと
なる。そのため、リングオシレータ１５は動作せず、信
号φ、／φはハイレベルあるいはローレベルのままにな
る。
２）／Ｒ２］×ＶＲＥＦである場合、昇圧回路１１は昇
圧動作をせず、電源電圧Ｖｃｃを降圧した電圧を内部電
源電圧として出力する。［Ｒ２／（Ｒ１＋Ｒ２）］×
［Ｖｃｃ−（Ｎ＋１）×ＶＴ］ＶＧ＞ＶＲＥＦであるか
ら、演算増幅器１４の出力信号ＯＳＣＥはローレベルと
なる。そのため、リングオシレータ１５は動作せず、信
号φ、／φはハイレベルあるいはローレベルのままにな
る。
【００１７】したがって、出力電圧Ｖｃｐは所望のレベ
ル［（Ｒ１＋Ｒ２）／Ｒ２］×ＶＲＥＦよりも高くな
る。この出力電圧と所望の電圧レベルとの差は、図１７
から分かるように外部電源電圧Ｖｃｃが高くなるほど大
きくなる。
ル［（Ｒ１＋Ｒ２）／Ｒ２］×ＶＲＥＦよりも高くな
る。この出力電圧と所望の電圧レベルとの差は、図１７
から分かるように外部電源電圧Ｖｃｃが高くなるほど大
きくなる。
【００１８】外部電源電圧Ｖｃｃが標準の３Ｖを超え、
例えば５Ｖまでなることを許容する場合、内部電源電圧
が外部電源電圧Ｖｃｃに従って大きくなると、周辺素子
やメモリセルの信頼性に問題が生じる。また、図１２に
示した昇圧回路と同様に、動作環境が高温になると昇圧
回路において電源電圧Ｖｃｃへ電流が逆流するという問
題がある。さらに、図１２に示した昇圧回路の場合と同
様の原因によってしきい値ＶＴが低下すると、内部電源
電圧Ｖｃｐが上昇し、周辺素子やメモリセルの信頼性に
悪影響を与える。
例えば５Ｖまでなることを許容する場合、内部電源電圧
が外部電源電圧Ｖｃｃに従って大きくなると、周辺素子
やメモリセルの信頼性に問題が生じる。また、図１２に
示した昇圧回路と同様に、動作環境が高温になると昇圧
回路において電源電圧Ｖｃｃへ電流が逆流するという問
題がある。さらに、図１２に示した昇圧回路の場合と同
様の原因によってしきい値ＶＴが低下すると、内部電源
電圧Ｖｃｐが上昇し、周辺素子やメモリセルの信頼性に
悪影響を与える。
【００１９】本発明は、上記課題に鑑みてなされたもの
で、外部電源電圧に向けて電流が逆流しない昇圧回路を
実現し、広い外部電源電圧マージンで定常な電圧を出力
する昇圧回路を実現することを目的とする。
で、外部電源電圧に向けて電流が逆流しない昇圧回路を
実現し、広い外部電源電圧マージンで定常な電圧を出力
する昇圧回路を実現することを目的とする。
【００２０】
【課題を解決するための手段】上記課題を解決するた
め、本発明の昇圧回路は、電圧入力端子、電圧出力端子
及び信号入力端子を有し、電圧入力端子が前段の昇圧ユ
ニットの電圧出力端子に接続される形で直列に接続さ
れ、信号入力端子に前段の昇圧ユニットの信号入力端子
に供給される信号の反転信号が供給される少なくとも１
つの昇圧ユニットと、電流経路の一端に電源電圧が供給
され、電流経路の他端が初段の昇圧ユニットの電圧入力
端子に接続され、ゲートに初段の昇圧ユニットの信号入
力端子に供給される信号の反転信号が供給されるｎ型Ｍ
ＯＳトランジスタとを具備する。
め、本発明の昇圧回路は、電圧入力端子、電圧出力端子
及び信号入力端子を有し、電圧入力端子が前段の昇圧ユ
ニットの電圧出力端子に接続される形で直列に接続さ
れ、信号入力端子に前段の昇圧ユニットの信号入力端子
に供給される信号の反転信号が供給される少なくとも１
つの昇圧ユニットと、電流経路の一端に電源電圧が供給
され、電流経路の他端が初段の昇圧ユニットの電圧入力
端子に接続され、ゲートに初段の昇圧ユニットの信号入
力端子に供給される信号の反転信号が供給されるｎ型Ｍ
ＯＳトランジスタとを具備する。
【００２１】また、上記課題を解決するため、本発明の
半導体記憶装置は、電圧入力端子、電圧出力端子及び信
号入力端子を有し、電圧入力端子が前段の昇圧ユニット
の電圧出力端子に接続される形で直列に接続され、信号
入力端子に前段の昇圧ユニットの信号入力端子に供給さ
れる信号の反転信号が供給される少なくとも１つの昇圧
ユニットと、電流経路の一端に電源電圧が供給され、電
流経路の他端が初段の昇圧ユニットの電圧入力端子に接
続され、ゲートに初段の昇圧ユニットの信号入力端子に
供給される信号の反転信号が供給されるｎ型ＭＯＳトラ
ンジスタとを有する昇圧回路を具備する。
半導体記憶装置は、電圧入力端子、電圧出力端子及び信
号入力端子を有し、電圧入力端子が前段の昇圧ユニット
の電圧出力端子に接続される形で直列に接続され、信号
入力端子に前段の昇圧ユニットの信号入力端子に供給さ
れる信号の反転信号が供給される少なくとも１つの昇圧
ユニットと、電流経路の一端に電源電圧が供給され、電
流経路の他端が初段の昇圧ユニットの電圧入力端子に接
続され、ゲートに初段の昇圧ユニットの信号入力端子に
供給される信号の反転信号が供給されるｎ型ＭＯＳトラ
ンジスタとを有する昇圧回路を具備する。
【００２２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施例を
示す。以下、同一の構成要素には同一の符号を付し、説
明を省略する。
施の形態を説明する。図１は、本発明の第１の実施例を
示す。以下、同一の構成要素には同一の符号を付し、説
明を省略する。
【００２３】図１に示した回路において、クロックパル
ス信号φはキャパシタＣ１の一端及びキャパシタＣ３の
一端に供給され、クロックパルス信号φの反転信号／φ
はｎチャネルＭＯＳトランジスタＭ１のゲート及びキャ
パシタＣ２の一端に供給される。ｎチャネルＭＯＳトラ
ンジスタＭ１の電流経路の一端に電源電圧Ｖｃｃが供給
され、ＭＯＳトランジスタＭ１の電流経路の他端は、ｎ
チャネルＭＯＳトランジスタＭ２の電流経路の一端とそ
のゲート、及びキャパシタＣ１の一端に接続されてい
る。この相互接続点を節点Ｎ１と呼ぶ。ＭＯＳトランジ
スタＭ２の電流経路の他端は、ｎチャネルＭＯＳトラン
ジスタＭ３の電流経路の一端とそのゲート、及びキャパ
シタＣ２の一端に接続されている。この相互接続点を節
点Ｎ２と呼ぶ。ＭＯＳトランジスタＭ３の電流経路の他
端は、ｎチャネルＭＯＳトランジスタＭ４の電流経路の
一端とそのゲート、及びキャパシタＣ３の一端に接続さ
れている。この相互接続点を節点Ｎ３と呼ぶ。ＭＯＳト
ランジスタＭ４の電流経路の他端は、出力電圧Ｖｏｕｔ
を出力する。
ス信号φはキャパシタＣ１の一端及びキャパシタＣ３の
一端に供給され、クロックパルス信号φの反転信号／φ
はｎチャネルＭＯＳトランジスタＭ１のゲート及びキャ
パシタＣ２の一端に供給される。ｎチャネルＭＯＳトラ
ンジスタＭ１の電流経路の一端に電源電圧Ｖｃｃが供給
され、ＭＯＳトランジスタＭ１の電流経路の他端は、ｎ
チャネルＭＯＳトランジスタＭ２の電流経路の一端とそ
のゲート、及びキャパシタＣ１の一端に接続されてい
る。この相互接続点を節点Ｎ１と呼ぶ。ＭＯＳトランジ
スタＭ２の電流経路の他端は、ｎチャネルＭＯＳトラン
ジスタＭ３の電流経路の一端とそのゲート、及びキャパ
シタＣ２の一端に接続されている。この相互接続点を節
点Ｎ２と呼ぶ。ＭＯＳトランジスタＭ３の電流経路の他
端は、ｎチャネルＭＯＳトランジスタＭ４の電流経路の
一端とそのゲート、及びキャパシタＣ３の一端に接続さ
れている。この相互接続点を節点Ｎ３と呼ぶ。ＭＯＳト
ランジスタＭ４の電流経路の他端は、出力電圧Ｖｏｕｔ
を出力する。
【００２４】また、これらのｎチャネルＭＯＳトランジ
スタＭ１〜Ｍ４のしきい値をＶＴとする。以下、図１に
示した回路の動作を説明する。
スタＭ１〜Ｍ４のしきい値をＶＴとする。以下、図１に
示した回路の動作を説明する。
【００２５】この回路では、初段のトランジスタＭ１の
ゲートに、次段のトランジスタＭ２のゲートに供給され
るパルス信号φと逆相の信号／φが供給される。信号／
φがハイレベルのとき、トランジスタＭ１は導通してい
る。このとき信号φはローレベルにあるのでトランジス
タＭ２はオフ状態にある。したがって、節点Ｎ１は、Ｖ
ｃｃ−ＶＴの電圧に充電される。
ゲートに、次段のトランジスタＭ２のゲートに供給され
るパルス信号φと逆相の信号／φが供給される。信号／
φがハイレベルのとき、トランジスタＭ１は導通してい
る。このとき信号φはローレベルにあるのでトランジス
タＭ２はオフ状態にある。したがって、節点Ｎ１は、Ｖ
ｃｃ−ＶＴの電圧に充電される。
【００２６】次に、信号／φがローレベルとなり、信号
φがハイレベルになったとき、トランジスタＭ１はオフ
し、トランジスタＭ２はオンする。このとき、節点Ｎ１
の電圧は、Ｖｃｃ−ＶＴ＋Ｖｃｃとなる。節点Ｎ２に蓄
積された電荷は、トランジスタＭ１がオフし電源電圧Ｖ
ｃｃへの放電経路がないため、放電されない。すなわ
ち、外部電源電圧Ｖｃｃへの無駄な放電を省くことがで
きる。
φがハイレベルになったとき、トランジスタＭ１はオフ
し、トランジスタＭ２はオンする。このとき、節点Ｎ１
の電圧は、Ｖｃｃ−ＶＴ＋Ｖｃｃとなる。節点Ｎ２に蓄
積された電荷は、トランジスタＭ１がオフし電源電圧Ｖ
ｃｃへの放電経路がないため、放電されない。すなわ
ち、外部電源電圧Ｖｃｃへの無駄な放電を省くことがで
きる。
【００２７】このように、本実施例によれば、昇圧回路
の内部から外部電源電圧Ｖｃｃへの無駄な放電を省き、
昇圧回路の動作効率を向上させることが可能となる。ま
た、トランジスタＭ１のゲートには従来例では電源電圧
Ｖｃｃが供給されていたのに対し本実施例では接地電位
が供給されるため、トランジスタＭ１のカットオフ電流
が大幅に減少する。そのため、トランジスタのカットオ
フ特性を考慮する必要がなくなり、チャネル長が短いｎ
チャネルＭＯＳトランジスタを昇圧回路に使用すること
ができる。その結果、トランスファーゲートの寄生抵抗
を減らし、トランジスタのしきい値を低下させ、回路の
レイアウト面積を縮小することが可能となる。
の内部から外部電源電圧Ｖｃｃへの無駄な放電を省き、
昇圧回路の動作効率を向上させることが可能となる。ま
た、トランジスタＭ１のゲートには従来例では電源電圧
Ｖｃｃが供給されていたのに対し本実施例では接地電位
が供給されるため、トランジスタＭ１のカットオフ電流
が大幅に減少する。そのため、トランジスタのカットオ
フ特性を考慮する必要がなくなり、チャネル長が短いｎ
チャネルＭＯＳトランジスタを昇圧回路に使用すること
ができる。その結果、トランスファーゲートの寄生抵抗
を減らし、トランジスタのしきい値を低下させ、回路の
レイアウト面積を縮小することが可能となる。
【００２８】図２は、本発明の第２の実施例を示す。図
２に示した回路は、図１に示した回路におけるトランジ
スタＭ１〜Ｍ４をそれぞれｐ型基板上に形成したイント
リンシックなｎチャネルＭＯＳトランジスタＭ５〜Ｍ８
にしている。それ以外の構成要素は図１に示した回路と
同様である。
２に示した回路は、図１に示した回路におけるトランジ
スタＭ１〜Ｍ４をそれぞれｐ型基板上に形成したイント
リンシックなｎチャネルＭＯＳトランジスタＭ５〜Ｍ８
にしている。それ以外の構成要素は図１に示した回路と
同様である。
【００２９】図２に示した回路の動作は、図１に示した
回路の動作と同様である。本実施例によれば、第１の実
施例と同様の効果を得ることができる。さらに、イント
リンシックなｎチャネルＭＯＳトランジスタのしきい値
は、第１の実施例で使用されるエンハンスメント型ＭＯ
Ｓトランジスタのしきい値よりも小さい。そのためトラ
ンスファーゲートの各段で発生する電圧降下が小さくな
り、第１の実施例よりも少ない段数で高い昇圧電圧を生
成することができ、昇圧回路の効率を向上させることが
可能となる。
回路の動作と同様である。本実施例によれば、第１の実
施例と同様の効果を得ることができる。さらに、イント
リンシックなｎチャネルＭＯＳトランジスタのしきい値
は、第１の実施例で使用されるエンハンスメント型ＭＯ
Ｓトランジスタのしきい値よりも小さい。そのためトラ
ンスファーゲートの各段で発生する電圧降下が小さくな
り、第１の実施例よりも少ない段数で高い昇圧電圧を生
成することができ、昇圧回路の効率を向上させることが
可能となる。
【００３０】図３は、本発明の第３の実施例を示す。図
３に示した回路では、図１に示した回路のｎチャネルＭ
ＯＳトランジスタＭ１のゲートに信号／φではなく、信
号／φとチャージポンプディスエーブル信号の反転信号
／ＣＰＤとの論理積信号が供給される。すなわち、アン
ドゲートＧ１の第１の入力端子に信号／φが供給され、
アンドゲートＧ１の第２の入力端子にチャージポンプデ
ィスエーブル信号の反転信号／ＣＰＤが供給され、アン
ドゲートＧ１の出力端子はトランジスタＭ１のゲートに
接続されている。それ以外の構成要素は図１に示した回
路と同様である。
３に示した回路では、図１に示した回路のｎチャネルＭ
ＯＳトランジスタＭ１のゲートに信号／φではなく、信
号／φとチャージポンプディスエーブル信号の反転信号
／ＣＰＤとの論理積信号が供給される。すなわち、アン
ドゲートＧ１の第１の入力端子に信号／φが供給され、
アンドゲートＧ１の第２の入力端子にチャージポンプデ
ィスエーブル信号の反転信号／ＣＰＤが供給され、アン
ドゲートＧ１の出力端子はトランジスタＭ１のゲートに
接続されている。それ以外の構成要素は図１に示した回
路と同様である。
【００３１】本実施例は、昇圧回路を動作させない状
態、例えばスタンバイ状態においては、信号／ＣＰＤは
ローレベルにある。このとき、初段のトランジスタＭ１
はオフになり、電源電圧Ｖｃｃへの逆流を防止すること
ができる。
態、例えばスタンバイ状態においては、信号／ＣＰＤは
ローレベルにある。このとき、初段のトランジスタＭ１
はオフになり、電源電圧Ｖｃｃへの逆流を防止すること
ができる。
【００３２】図４は、本発明の第４の実施例を示す。こ
の回路は、図２に示した回路のｎチャネルＭＯＳトラン
ジスタＭ５のゲートに信号／φではなく、信号／φとチ
ャージポンプディスエーブル信号の反転信号／ＣＰＤと
の論理積信号を供給している。すなわち、アンドゲート
Ｇ１の第１の入力端子に信号／φが供給され、アンドゲ
ートＧ１の第２の入力端子にチャージポンプディスエー
ブル信号の反転信号／ＣＰＤが供給され、アンドゲート
Ｇ１の出力端子はトランジスタＭ１のゲートに接続され
ている。アンドゲートＧ１の出力電圧をＶＧ１とする。
それ以外の構成要素は図２に示した回路と同様である。
の回路は、図２に示した回路のｎチャネルＭＯＳトラン
ジスタＭ５のゲートに信号／φではなく、信号／φとチ
ャージポンプディスエーブル信号の反転信号／ＣＰＤと
の論理積信号を供給している。すなわち、アンドゲート
Ｇ１の第１の入力端子に信号／φが供給され、アンドゲ
ートＧ１の第２の入力端子にチャージポンプディスエー
ブル信号の反転信号／ＣＰＤが供給され、アンドゲート
Ｇ１の出力端子はトランジスタＭ１のゲートに接続され
ている。アンドゲートＧ１の出力電圧をＶＧ１とする。
それ以外の構成要素は図２に示した回路と同様である。
【００３３】本実施例は、昇圧回路を動作させない状
態、例えばスタンバイ状態においては、信号／ＣＰＤは
ローレベルにある。このとき、初段のトランジスタＭ１
はオフになるため、電源電圧Ｖｃｃへの逆流を防止する
ことができる。
態、例えばスタンバイ状態においては、信号／ＣＰＤは
ローレベルにある。このとき、初段のトランジスタＭ１
はオフになるため、電源電圧Ｖｃｃへの逆流を防止する
ことができる。
【００３４】図５は、本発明の第５の実施例を示す。昇
圧回路５１は、例えば図１に示した回路と同じである。
昇圧回路５１の出力電圧Ｖｃｐは、昇圧レベル検知回路
５２の入力端子に供給される。
圧回路５１は、例えば図１に示した回路と同じである。
昇圧回路５１の出力電圧Ｖｃｐは、昇圧レベル検知回路
５２の入力端子に供給される。
【００３５】昇圧レベル検知回路５２において、昇圧回
路の出力電圧Ｖｃｐは抵抗Ｒ１の一端に供給される。抵
抗Ｒ１の他端は、抵抗Ｒ２の一端と演算増幅器５４の反
転入力端子に接続される。この接続点の電圧をＶＧとす
る。抵抗Ｒ２の他端は接地されている。演算増幅器５４
の非反転入力端子には基準電圧ＶＲＥＦが供給される。
基準電圧ＶＲＥＦは、例えばバンドギャップレファレン
ス回路から供給される。図６は、一般的なバンドギャッ
プレファレンス回路を示す。このバンドギャップレファ
レンス回路は、温度依存性、電源電圧依存性の少ない基
準電圧ＶＲＥＦを生成する。演算増幅器５４は、オシレ
ータイネーブル信号ＯＳＣＥを出力する。
路の出力電圧Ｖｃｐは抵抗Ｒ１の一端に供給される。抵
抗Ｒ１の他端は、抵抗Ｒ２の一端と演算増幅器５４の反
転入力端子に接続される。この接続点の電圧をＶＧとす
る。抵抗Ｒ２の他端は接地されている。演算増幅器５４
の非反転入力端子には基準電圧ＶＲＥＦが供給される。
基準電圧ＶＲＥＦは、例えばバンドギャップレファレン
ス回路から供給される。図６は、一般的なバンドギャッ
プレファレンス回路を示す。このバンドギャップレファ
レンス回路は、温度依存性、電源電圧依存性の少ない基
準電圧ＶＲＥＦを生成する。演算増幅器５４は、オシレ
ータイネーブル信号ＯＳＣＥを出力する。
【００３６】オシレータイネーブル信号ＯＳＣＥは、リ
ングオシレータ５３の入力端子に供給される。リングオ
シレータ５３は、昇圧回路５１に供給されるクロックパ
ルス信号φ、／φを生成する。クロックパルス信号φ、
／φの波形は、図１３に示したものと同一である。
ングオシレータ５３の入力端子に供給される。リングオ
シレータ５３は、昇圧回路５１に供給されるクロックパ
ルス信号φ、／φを生成する。クロックパルス信号φ、
／φの波形は、図１３に示したものと同一である。
【００３７】以下、本実施例の動作を説明する。演算増
幅器５４の反転入力端子の電圧ＶＧは、［Ｒ２／（Ｒ１
＋Ｒ２）］・Ｖｃｐである。昇圧レベル検知回路５２
は、昇圧回路５１の出力電圧Ｖｃｐをモニターしてい
る。出力電圧Ｖｃｐが所定のレベルよりも低い場合、す
なわちＶＧ＜ＶＲＥＦである場合、昇圧レベル検知回路
５２の出力信号ＯＳＣＥはハイレベルとなる。リングオ
シレータ５１は、活性化し、パルス信号φ、／φを発生
する。よって、昇圧回路５１は昇圧動作を行う。
幅器５４の反転入力端子の電圧ＶＧは、［Ｒ２／（Ｒ１
＋Ｒ２）］・Ｖｃｐである。昇圧レベル検知回路５２
は、昇圧回路５１の出力電圧Ｖｃｐをモニターしてい
る。出力電圧Ｖｃｐが所定のレベルよりも低い場合、す
なわちＶＧ＜ＶＲＥＦである場合、昇圧レベル検知回路
５２の出力信号ＯＳＣＥはハイレベルとなる。リングオ
シレータ５１は、活性化し、パルス信号φ、／φを発生
する。よって、昇圧回路５１は昇圧動作を行う。
【００３８】出力電圧Ｖｃｐが所定のレベルよりも高く
なると、すなわちＶＧ＞ＶＲＥＦとなると、昇圧レベル
検知回路５２の出力信号ＯＳＣＥはローレベルとなる。
そのため、リングオシレータ５１は非活性となり、パル
ス信号／φはハイレベルとなる。よって、昇圧回路が非
活性になるとともに、昇圧回路５１の初段のトランジス
タＭ１がオフ状態になる。
なると、すなわちＶＧ＞ＶＲＥＦとなると、昇圧レベル
検知回路５２の出力信号ＯＳＣＥはローレベルとなる。
そのため、リングオシレータ５１は非活性となり、パル
ス信号／φはハイレベルとなる。よって、昇圧回路が非
活性になるとともに、昇圧回路５１の初段のトランジス
タＭ１がオフ状態になる。
【００３９】そのため、本実施例では、電源電圧Ｖｃｃ
への電流の逆流を防ぐことが可能となる。また、外部電
源電圧Ｖｃｃが昇圧レベルより高くなったとき、すなわ
ちＶｃｃ−（Ｎ＋１）ＶＴ＞［（Ｒ１＋Ｒ２）／Ｒ２］
×ＶＲＥＦのとき、ＶＧ＞ＶＲＥＦであるので、昇圧回
路の初段のトランジスタＭ１がオフ状態になり、昇圧回
路は非活性となる。そのため、従来例と異なり、出力電
圧ＶｃｐがＶｃｃ−（Ｎ＋１）ＶＴまで過充電されるこ
とはない。このように、外部電源電圧Ｖｃｃが変動して
も内部電源電圧は変動しなくなり、［（Ｒ１＋Ｒ２）／
Ｒ２］×ＶＲＥＦ＋（Ｎ＋１）ＶＴ以上の高い外部電源
電圧Ｖｃｃまで昇圧回路を安定して動作させることが可
能となる。
への電流の逆流を防ぐことが可能となる。また、外部電
源電圧Ｖｃｃが昇圧レベルより高くなったとき、すなわ
ちＶｃｃ−（Ｎ＋１）ＶＴ＞［（Ｒ１＋Ｒ２）／Ｒ２］
×ＶＲＥＦのとき、ＶＧ＞ＶＲＥＦであるので、昇圧回
路の初段のトランジスタＭ１がオフ状態になり、昇圧回
路は非活性となる。そのため、従来例と異なり、出力電
圧ＶｃｐがＶｃｃ−（Ｎ＋１）ＶＴまで過充電されるこ
とはない。このように、外部電源電圧Ｖｃｃが変動して
も内部電源電圧は変動しなくなり、［（Ｒ１＋Ｒ２）／
Ｒ２］×ＶＲＥＦ＋（Ｎ＋１）ＶＴ以上の高い外部電源
電圧Ｖｃｃまで昇圧回路を安定して動作させることが可
能となる。
【００４０】このように、本実施例では電源電圧Ｖｃｃ
が高くなっても内部の素子には一定の電圧が印加され、
素子の信頼性が向上する。図７は、本発明の第６の実施
例を示す。
が高くなっても内部の素子には一定の電圧が印加され、
素子の信頼性が向上する。図７は、本発明の第６の実施
例を示す。
【００４１】この回路は、図５に示した回路における昇
圧回路５１を図２に示した昇圧回路５５に置き換えたも
のである。その他の構成要素は、図５に示した回路と同
一である。
圧回路５１を図２に示した昇圧回路５５に置き換えたも
のである。その他の構成要素は、図５に示した回路と同
一である。
【００４２】この回路の動作は、図５に示した回路と同
一である。本実施例は、第５の実施例及び第２の実施例
と同一の効果を有する。すなわち、外部電源電圧Ｖｃｃ
の変動に対する内部電源電圧の変動を抑えて、素子の信
頼性を向上させることができる。また、昇圧回路の内部
から電源電圧Ｖｃｃへの電流の逆流を防止できる。さら
に、昇圧回路５５のトランジスタをイントリンシック型
ｎチャネルＭＯＳトランジスタで構成するため、昇圧回
路の効率の向上が可能となる。
一である。本実施例は、第５の実施例及び第２の実施例
と同一の効果を有する。すなわち、外部電源電圧Ｖｃｃ
の変動に対する内部電源電圧の変動を抑えて、素子の信
頼性を向上させることができる。また、昇圧回路の内部
から電源電圧Ｖｃｃへの電流の逆流を防止できる。さら
に、昇圧回路５５のトランジスタをイントリンシック型
ｎチャネルＭＯＳトランジスタで構成するため、昇圧回
路の効率の向上が可能となる。
【００４３】図８は、本発明の第７の実施例を示す。昇
圧回路６１は、図３に示した昇圧回路と同じである。昇
圧回路６１の出力電圧Ｖｃｐは、昇圧レベル検知回路６
２の入力端子に供給される。
圧回路６１は、図３に示した昇圧回路と同じである。昇
圧回路６１の出力電圧Ｖｃｐは、昇圧レベル検知回路６
２の入力端子に供給される。
【００４４】昇圧レベル検知回路６２において、昇圧回
路の出力電圧Ｖｃｐは抵抗Ｒ１の一端に供給される。抵
抗Ｒ１の他端は、抵抗Ｒ２の一端と演算増幅器６４の反
転入力端子に接続される。この接続点の電圧をＶＧとす
る。抵抗Ｒ２の他端は接地されている。演算増幅器６４
の非反転入力端子には基準電圧ＶＲＥＦが供給される。
基準電圧ＶＲＥＦは、例えばバンドギャップレファレン
ス回路から供給される。演算増幅器６４にはチャージポ
ンプディスエーブル信号ＣＰＤが供給される。演算増幅
器６４は、オシレータイネーブル信号ＯＳＣＥを出力す
る。
路の出力電圧Ｖｃｐは抵抗Ｒ１の一端に供給される。抵
抗Ｒ１の他端は、抵抗Ｒ２の一端と演算増幅器６４の反
転入力端子に接続される。この接続点の電圧をＶＧとす
る。抵抗Ｒ２の他端は接地されている。演算増幅器６４
の非反転入力端子には基準電圧ＶＲＥＦが供給される。
基準電圧ＶＲＥＦは、例えばバンドギャップレファレン
ス回路から供給される。演算増幅器６４にはチャージポ
ンプディスエーブル信号ＣＰＤが供給される。演算増幅
器６４は、オシレータイネーブル信号ＯＳＣＥを出力す
る。
【００４５】オシレータイネーブル信号ＯＳＣＥは、リ
ングオシレータ６３の入力端子に供給される。また、リ
ングオシレータ６３にはチャージポンプディスエーブル
信号ＣＰＤが供給される。リングオシレータ６３は、パ
ルス信号φ、／φを生成する。
ングオシレータ６３の入力端子に供給される。また、リ
ングオシレータ６３にはチャージポンプディスエーブル
信号ＣＰＤが供給される。リングオシレータ６３は、パ
ルス信号φ、／φを生成する。
【００４６】図９は、本実施例における信号ＣＰＤ、
φ、／φ、ＶＧ１、ＯＳＣＥの状態を表す。信号ＣＰＤ
がハイレベルの場合、演算増幅器６４は動作を停止し、
信号ＯＳＣＥはローレベルとなる。また、リングオシレ
ータ６２は、信号ＣＰＤ及び信号ＯＳＣＥがローレベル
であるため、動作を停止し、信号φ、／φはハイレベル
あるいはローレベルのいずれかの状態のままとなる。信
号／ＣＰＤはハイレベルとなるため、アンドゲートＧ１
の出力信号はローレベルとなる。そのため、昇圧回路６
１の初段のトランジスタＭ１はオフし、電源電圧Ｖｃｃ
への電流の逆流を防止することが可能となる。
φ、／φ、ＶＧ１、ＯＳＣＥの状態を表す。信号ＣＰＤ
がハイレベルの場合、演算増幅器６４は動作を停止し、
信号ＯＳＣＥはローレベルとなる。また、リングオシレ
ータ６２は、信号ＣＰＤ及び信号ＯＳＣＥがローレベル
であるため、動作を停止し、信号φ、／φはハイレベル
あるいはローレベルのいずれかの状態のままとなる。信
号／ＣＰＤはハイレベルとなるため、アンドゲートＧ１
の出力信号はローレベルとなる。そのため、昇圧回路６
１の初段のトランジスタＭ１はオフし、電源電圧Ｖｃｃ
への電流の逆流を防止することが可能となる。
【００４７】信号ＣＰＤがローレベルの場合、図１０に
示した回路は上述の第５の実施例と同様に動作する。本
実施例は、上述の第５の実施例及び第３の実施例と同一
の効果を有する。すなわち、昇圧回路を動作させない状
態では、昇圧回路の初段のトランジスタＭ１はオフにな
り、電源電圧Ｖｃｃへの逆流を防止することができる。
また、昇圧回路を動作する状態では、外部電源電圧Ｖｃ
ｃの変動に対する内部電源電圧の変動を抑えて素子の信
頼性を向上させることができ、さらに昇圧回路の内部か
ら電源電圧Ｖｃｃへの電流の逆流を防止できる。
示した回路は上述の第５の実施例と同様に動作する。本
実施例は、上述の第５の実施例及び第３の実施例と同一
の効果を有する。すなわち、昇圧回路を動作させない状
態では、昇圧回路の初段のトランジスタＭ１はオフにな
り、電源電圧Ｖｃｃへの逆流を防止することができる。
また、昇圧回路を動作する状態では、外部電源電圧Ｖｃ
ｃの変動に対する内部電源電圧の変動を抑えて素子の信
頼性を向上させることができ、さらに昇圧回路の内部か
ら電源電圧Ｖｃｃへの電流の逆流を防止できる。
【００４８】図１０は、本発明の第８の実施例を示す。
この回路は、図８に示した回路における昇圧回路６１を
図４に示した昇圧回路６５に置き換えたものである。そ
の他の構成要素は、図８に示した回路と同一である。
この回路は、図８に示した回路における昇圧回路６１を
図４に示した昇圧回路６５に置き換えたものである。そ
の他の構成要素は、図８に示した回路と同一である。
【００４９】この回路は、上述の第７の実施例と同様に
動作する。本実施例は、第５の実施例及び第４の実施例
と同一の効果を有する。すなわち、昇圧回路を動作させ
ない状態では、昇圧回路の初段のトランジスタＭ１はオ
フになり、電源電圧Ｖｃｃへの逆流を防止することがで
きる。また、昇圧回路を動作する状態では、外部電源電
圧Ｖｃｃの変動に対する内部電源電圧の変動を抑えて素
子の信頼性を向上させることができ、さらに昇圧回路の
内部から電源電圧Ｖｃｃへの電流の逆流を防止できる。
また、昇圧回路６５のトランジスタはイントリンシック
型ｎチャネルＭＯＳトランジスタで構成されているた
め、昇圧効率を向上させることができる。
動作する。本実施例は、第５の実施例及び第４の実施例
と同一の効果を有する。すなわち、昇圧回路を動作させ
ない状態では、昇圧回路の初段のトランジスタＭ１はオ
フになり、電源電圧Ｖｃｃへの逆流を防止することがで
きる。また、昇圧回路を動作する状態では、外部電源電
圧Ｖｃｃの変動に対する内部電源電圧の変動を抑えて素
子の信頼性を向上させることができ、さらに昇圧回路の
内部から電源電圧Ｖｃｃへの電流の逆流を防止できる。
また、昇圧回路６５のトランジスタはイントリンシック
型ｎチャネルＭＯＳトランジスタで構成されているた
め、昇圧効率を向上させることができる。
【００５０】図１１は、本発明の昇圧回路を有する不揮
発性半導体メモリの全体図を示す。昇圧回路４１は、昇
圧電圧Ｖｃｐを発生する。基準電圧発生回路４２は、基
準電圧ＶＲＥＦを発生する。中間電圧発生回路４３は、
プログラムモードやベリファイモードなどの各モードに
対応して、基準電圧ＶＲＥＦを基準に昇圧電圧Ｖｃｐか
ら所定の出力電圧ＶＯＵＴを発生する。
発性半導体メモリの全体図を示す。昇圧回路４１は、昇
圧電圧Ｖｃｐを発生する。基準電圧発生回路４２は、基
準電圧ＶＲＥＦを発生する。中間電圧発生回路４３は、
プログラムモードやベリファイモードなどの各モードに
対応して、基準電圧ＶＲＥＦを基準に昇圧電圧Ｖｃｐか
ら所定の出力電圧ＶＯＵＴを発生する。
【００５１】内部アドレス信号（又は外部アドレス信
号）Ａ０〜Ａｎは、アドレスレジスタ２４を経由してロ
ウデコーダ２５及びカラムデコーダ２６に供給される。
また、中間電圧発生回路４３の出力電圧ＶＯＵＴは、ロ
ウデコーダ２５を経由して、アドレス信号Ａ０〜Ａｎに
より選択された所定のワード線に印加される。
号）Ａ０〜Ａｎは、アドレスレジスタ２４を経由してロ
ウデコーダ２５及びカラムデコーダ２６に供給される。
また、中間電圧発生回路４３の出力電圧ＶＯＵＴは、ロ
ウデコーダ２５を経由して、アドレス信号Ａ０〜Ａｎに
より選択された所定のワード線に印加される。
【００５２】なお、プログラムモード時においては、デ
ータは、入出力バッファ３２、書き込み回路２７及び選
択回路２８を経由して、メモリセルアレイ２９の所定の
メモリセルに与えられる。
ータは、入出力バッファ３２、書き込み回路２７及び選
択回路２８を経由して、メモリセルアレイ２９の所定の
メモリセルに与えられる。
【００５３】また、リードモード時においては、データ
は、選択回路２８及びセンスアンプ３０を経由してベリ
ファイに使用されるか、又はさらに入出力バッファ３２
を経由してチップ外部に出力される。
は、選択回路２８及びセンスアンプ３０を経由してベリ
ファイに使用されるか、又はさらに入出力バッファ３２
を経由してチップ外部に出力される。
【００５４】また、イレースモード時においては、消去
切換回路３１によってメモリセルのソースに印加される
電圧が切り換えられる。本実施例では、本発明の昇圧回
路４１を用いることで上述の実施例に対応した効果を得
ることができる。すなわち、昇圧回路４１において電源
電圧Ｖｃｃへ電流が逆流しないようにすることができ
る。また、外部電源電圧Ｖｃｃの変動に対する内部電源
電圧の変動を抑えて素子の信頼性を向上させることがで
きる。なお、この昇圧回路は、不揮発性半導体記憶装置
に搭載されるだけでなく他の半導体記憶装置に用いるこ
とも当然可能である。
切換回路３１によってメモリセルのソースに印加される
電圧が切り換えられる。本実施例では、本発明の昇圧回
路４１を用いることで上述の実施例に対応した効果を得
ることができる。すなわち、昇圧回路４１において電源
電圧Ｖｃｃへ電流が逆流しないようにすることができ
る。また、外部電源電圧Ｖｃｃの変動に対する内部電源
電圧の変動を抑えて素子の信頼性を向上させることがで
きる。なお、この昇圧回路は、不揮発性半導体記憶装置
に搭載されるだけでなく他の半導体記憶装置に用いるこ
とも当然可能である。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
昇圧回路の２段目のトランジスタをブートする信号の逆
相の信号によって昇圧回路の初段のトランジスタをオン
／オフするため、昇圧回路の内部から電源への電流の逆
流を防止して昇圧回路の効率を向上できるとともに、電
源電圧が大きく変動しても出力電圧が変動しなくなり周
辺素子やメモリセルの信頼性を向上させ外部電源電圧の
許容レンジを広げることが可能となる。
昇圧回路の２段目のトランジスタをブートする信号の逆
相の信号によって昇圧回路の初段のトランジスタをオン
／オフするため、昇圧回路の内部から電源への電流の逆
流を防止して昇圧回路の効率を向上できるとともに、電
源電圧が大きく変動しても出力電圧が変動しなくなり周
辺素子やメモリセルの信頼性を向上させ外部電源電圧の
許容レンジを広げることが可能となる。
【図１】本発明の第１の実施例を示す図。
【図２】本発明の第２の実施例を示す図。
【図３】本発明の第３の実施例を示す図。
【図４】本発明の第４の実施例を示す図。
【図５】本発明の第５の実施例を示す図。
【図６】バンドギャップレファレンス回路を示す図。
【図７】本発明の第６の実施例を示す図。
【図８】本発明の第７の実施例を示す図。
【図９】図８に示した実施例における各信号の状態を示
す図。
す図。
【図１０】本発明の第８の実施例を示す図。
【図１１】本発明の昇圧回路を用いた不揮発性半導体メ
モリの全体図。
モリの全体図。
【図１２】従来の昇圧回路を示す図。
【図１３】クロックパルス信号の波形を示す図。
【図１４】図１２に示した回路の等価回路を示す図。
【図１５】図１２に示した回路の負荷特性を示す図。
【図１６】昇圧レベル検知回路付きの昇圧回路の従来例
を示す図。
を示す図。
【図１７】図１６に示した回路の負荷特性を示す図。
Ｍ１〜Ｍ４…ｎチャネルＭＯＳトランジスタ、 Ｍ５〜Ｍ８…イントリンシックｎチャネルＭＯＳトラン
ジスタ、 Ｃ１〜Ｃ３…キャパシタ、 Ｖｃｃ…電源電圧、 Ｖｏｕｔ…出力電圧、 φ、／φ…クロックパルス信号、 Ｇ１…アンドゲート、 ＣＰＤ…チャージポンプディスエーブル信号、 ５１、５５、６１、６５…昇圧回路、 ５２、６２…昇圧レベル検知回路、 ５３、６３…リングオシレータ、 ５４、６４…差動増幅器、 Ｒ１、Ｒ２…抵抗。
ジスタ、 Ｃ１〜Ｃ３…キャパシタ、 Ｖｃｃ…電源電圧、 Ｖｏｕｔ…出力電圧、 φ、／φ…クロックパルス信号、 Ｇ１…アンドゲート、 ＣＰＤ…チャージポンプディスエーブル信号、 ５１、５５、６１、６５…昇圧回路、 ５２、６２…昇圧レベル検知回路、 ５３、６３…リングオシレータ、 ５４、６４…差動増幅器、 Ｒ１、Ｒ２…抵抗。
Claims (11)
- 【請求項１】 電圧入力端子、電圧出力端子及び信号入
力端子を有し、前記電圧入力端子が前段の昇圧ユニット
の電圧出力端子に接続される形で直列に接続され、信号
入力端子に前記前段の昇圧ユニットの信号入力端子に供
給される信号の反転信号が供給される少なくとも１つの
昇圧ユニットと、 電流経路の一端に電源電圧が供給され、電流経路の他端
が初段の前記昇圧ユニットの電圧入力端子に接続され、
ゲートに前記初段の昇圧ユニットの信号入力端子に供給
される信号の反転信号が供給されるｎ型ＭＯＳトランジ
スタとを具備することを特徴とする昇圧回路。 - 【請求項２】 電圧入力端子、電圧出力端子及び信号入
力端子を有し、前記電圧入力端子が前段の昇圧ユニット
の電圧出力端子に接続される形で直列に接続され、信号
入力端子に前記前段の昇圧ユニットの信号入力端子に供
給される信号の反転信号が供給される少なくとも１つの
昇圧ユニットと、 電流経路の一端に電源電圧が供給され、電流経路の他端
が初段の前記昇圧ユニットの電圧入力端子に接続され、
ゲートに前記初段の昇圧ユニットの信号入力端子に供給
される信号の反転信号と昇圧回路活性化信号とのアンド
信号が供給されるｎ型ＭＯＳトランジスタとを具備する
ことを特徴とする昇圧回路。 - 【請求項３】 前記ｎ型ＭＯＳトランジスタは、前記初
段の昇圧ユニットの動作時にオフすることを特徴とする
請求項１、２記載の昇圧回路。 - 【請求項４】 電圧入力端子、電圧出力端子及び信号入
力端子を有し、前記電圧入力端子が前段の昇圧ユニット
の電圧出力端子に接続される形で直列に接続され、信号
入力端子に前記前段の昇圧ユニットの信号入力端子に供
給される信号の反転信号が供給される少なくとも１つの
昇圧ユニットと、 電流経路の一端に電源電圧が供給され、電流経路の他端
が初段の前記昇圧ユニットの電圧入力端子に接続され、
ゲートに前記初段の昇圧ユニットの信号入力端子に供給
される信号の反転信号が供給されるｎ型ＭＯＳトランジ
スタと、 最終段の前記昇圧ユニットの電圧出力端子の電圧値とあ
らかじめ設定された値とを比較し、その結果に応じて発
振回路活性化信号を出力する検知回路と、 前記発振回路活性化信号に応じて前記昇圧ユニットの信
号入力端子に供給される信号を発生する発振回路とを具
備することを特徴とする昇圧回路。 - 【請求項５】 電圧入力端子、電圧出力端子及び信号入
力端子を有し、前記電圧入力端子が前段の昇圧ユニット
の電圧出力端子に接続される形で直列に接続され、信号
入力端子に前記前段の昇圧ユニットの信号入力端子に供
給される信号の反転信号が供給される少なくとも１つの
昇圧ユニットと、 電流経路の一端に電源電圧が供給され、電流経路の他端
が初段の前記昇圧ユニットの電圧入力端子に接続され、
ゲートに前記初段の昇圧ユニットの信号入力端子に供給
される信号の反転信号と昇圧回路活性化信号とのアンド
信号が供給されるｎ型ＭＯＳトランジスタと、 最終段の前記昇圧ユニットの電圧出力端子の電圧値とあ
らかじめ設定された値とを比較し、その結果と前記昇圧
回路活性化信号に応じて発信回路活性化信号を出力する
検知回路と、 前記発振回路活性化信号と前記昇圧回路活性化信号に応
じて前記昇圧ユニットの信号入力端子に供給される信号
を発生する発振回路とを具備することを特徴とする昇圧
回路。 - 【請求項６】 前記ｎ型ＭＯＳトランジスタは、前記初
段の昇圧ユニットの動作時にオフすることを特徴とする
請求項４、５記載の昇圧回路。 - 【請求項７】 前記ｎ型ＭＯＳトランジスタは、イント
リンシック型のｎ型ＭＯＳトランジスタであることを特
徴とする請求項１乃至６記載の昇圧回路。 - 【請求項８】 前記昇圧ユニットは、電流経路の一端と
ゲートが前記電圧入力端子に接続され、電流経路の他端
が前記電圧出力端子に接続されたｎ型ＭＯＳトランジス
タと、一端が前記電圧入力端子に接続され、他端が前記
信号入力端子に接続されたキャパシタより構成されるこ
とを特徴とする請求項１乃至６記載の昇圧回路。 - 【請求項９】 前記昇圧ユニットを構成するｎ型ＭＯＳ
トランジスタは、イントリンシック型のｎ型ＭＯＳトラ
ンジスタであることを特徴とする請求項８記載の昇圧回
路。 - 【請求項１０】 電圧入力端子、電圧出力端子及び信号
入力端子を有し、前記電圧入力端子が前段の昇圧ユニッ
トの電圧出力端子に接続される形で直列に接続され、信
号入力端子に前記前段の昇圧ユニットの信号入力端子に
供給される信号の反転信号が供給される少なくとも１つ
の昇圧ユニットを有する昇圧回路を具備する半導体記憶
装置において、初段の昇圧ユニットの電圧入力端子に請
求項１乃至３のいずれか１項のｎ型ＭＯＳトランジスタ
が記載されてなることを特徴とする半導体記憶装置。 - 【請求項１１】 電圧入力端子、電圧出力端子及び信号
入力端子を有し、前記電圧入力端子が前段の昇圧ユニッ
トの電圧出力端子に接続される形で直列に接続され、信
号入力端子に前記前段の昇圧ユニットの信号入力端子に
供給される信号の反転信号が供給される少なくとも１つ
の昇圧ユニットと、最終段の前記昇圧ユニットの電圧出
力端子の電圧値とあらかじめ設定された値とを比較し、
その結果に応じて発振回路活性化信号を出力する検知回
路と、前記発振回路活性化信号に応じて前記昇圧ユニッ
トの信号入力端子に供給される信号を発生する発振回路
とを有する昇圧回路を具備する半導体記憶装置におい
て、初段の昇圧ユニットの電圧入力端子に請求項４乃至
６のいずれか１項記載のｎ型ＭＯＳトランジスタが接続
されてなることを特徴とする半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04224497A JP3378457B2 (ja) | 1997-02-26 | 1997-02-26 | 半導体装置 |
| TW087101869A TW408477B (en) | 1997-02-26 | 1998-02-11 | Voltage boost circuit and semiconductor memory |
| US09/028,221 US6041011A (en) | 1997-02-26 | 1998-02-23 | Booster circuit and semiconductor memory device having the same |
| KR1019980005924A KR100285184B1 (ko) | 1997-02-26 | 1998-02-25 | 승압 회로 및 반도체 기억 장치 |
| US09/502,045 US6195307B1 (en) | 1997-02-26 | 2000-02-11 | Booster circuit and semiconductor memory device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04224497A JP3378457B2 (ja) | 1997-02-26 | 1997-02-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10243636A true JPH10243636A (ja) | 1998-09-11 |
| JP3378457B2 JP3378457B2 (ja) | 2003-02-17 |
Family
ID=12630625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04224497A Expired - Fee Related JP3378457B2 (ja) | 1997-02-26 | 1997-02-26 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6041011A (ja) |
| JP (1) | JP3378457B2 (ja) |
| KR (1) | KR100285184B1 (ja) |
| TW (1) | TW408477B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000331489A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体装置及びマイクロコンピュータ |
| JP2001326567A (ja) * | 2000-03-10 | 2001-11-22 | Rohm Co Ltd | Ｍｏｓｆｅｔ駆動回路 |
| US7514984B2 (en) | 2004-11-11 | 2009-04-07 | Samsung Sdi Co., Ltd. | Charge pumping circuit and direct current converting apparatus using the same |
| JP2009260072A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体装置 |
| JP2011115019A (ja) * | 2009-11-30 | 2011-06-09 | Elpida Memory Inc | 半導体装置 |
| JP2017042009A (ja) * | 2015-08-21 | 2017-02-23 | 新日本無線株式会社 | チャージポンプ回路 |
| CN108964444A (zh) * | 2016-05-25 | 2018-12-07 | 力旺电子股份有限公司 | 电荷泵电路及电荷泵单元 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781439B2 (en) * | 1998-07-30 | 2004-08-24 | Kabushiki Kaisha Toshiba | Memory device pump circuit with two booster circuits |
| US6229385B1 (en) * | 1999-01-29 | 2001-05-08 | Linear Technology Corporation | Control feature for IC without using a dedicated pin |
| JP3713401B2 (ja) * | 1999-03-18 | 2005-11-09 | 株式会社東芝 | チャージポンプ回路 |
| US6407593B1 (en) * | 1999-06-30 | 2002-06-18 | Denso Corporation | Electromagnetic load control apparatus having variable drive-starting energy supply |
| JP3954245B2 (ja) * | 1999-07-22 | 2007-08-08 | 株式会社東芝 | 電圧発生回路 |
| US6278317B1 (en) * | 1999-10-29 | 2001-08-21 | International Business Machines Corporation | Charge pump system having multiple charging rates and corresponding method |
| US6275096B1 (en) | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
| EP1113450B1 (en) * | 1999-12-30 | 2007-04-25 | STMicroelectronics S.r.l. | Voltage boost device for nonvolatile memories, operating in a low consumption standby condition |
| GB2363498B (en) * | 2000-06-16 | 2005-06-01 | Marconi Caswell Ltd | Transponder device for generating a data bearing output |
| JP2002091604A (ja) | 2000-09-19 | 2002-03-29 | Mitsubishi Electric Corp | クロック発生回路 |
| KR100399437B1 (ko) | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 내부 전원전압 발생장치 |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP3687597B2 (ja) * | 2001-11-30 | 2005-08-24 | ソニー株式会社 | 表示装置および携帯端末装置 |
| US6809605B2 (en) * | 2002-01-10 | 2004-10-26 | Fujitsu Limited | Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit |
| JP2004236432A (ja) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
| KR100498505B1 (ko) * | 2003-07-15 | 2005-07-01 | 삼성전자주식회사 | 승압전압 발생회로 및 승압전압 발생방법 |
| JP4400336B2 (ja) * | 2003-08-27 | 2010-01-20 | 株式会社デンソー | 電子制御装置 |
| US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| EP3958468B1 (en) | 2008-02-28 | 2024-01-31 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
| JP2011528870A (ja) | 2008-07-18 | 2011-11-24 | ペレグリン セミコンダクター コーポレーション | 低ノイズ高効率バイアス生成回路及び方法 |
| US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| US8963623B2 (en) * | 2012-02-29 | 2015-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low voltage and high driving charge pump |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10050621B2 (en) | 2016-09-29 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company Limited | Low static current semiconductor device |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6070965A (ja) * | 1983-09-26 | 1985-04-22 | Oki Electric Ind Co Ltd | 電圧昇圧回路 |
| JPS63160087U (ja) * | 1987-04-09 | 1988-10-19 | ||
| JPS63268196A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 半導体集積回路 |
| JPH06245489A (ja) * | 1993-02-15 | 1994-09-02 | Mitsubishi Electric Corp | 定電位発生回路 |
| JPH06261538A (ja) * | 1993-03-08 | 1994-09-16 | Motorola Inc | 高電圧チャ−ジ・ポンプ |
| JPH06311732A (ja) * | 1993-04-22 | 1994-11-04 | Toshiba Corp | 昇圧回路 |
| JPH07231647A (ja) * | 1994-02-15 | 1995-08-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0923639A (ja) * | 1995-07-07 | 1997-01-21 | Seiko Epson Corp | 電圧変換装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0740437B2 (ja) * | 1986-11-19 | 1995-05-01 | 日本電気株式会社 | 遅延回路 |
| JP3107556B2 (ja) * | 1990-06-01 | 2000-11-13 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
| FR2696598B1 (fr) * | 1992-10-01 | 1994-11-04 | Sgs Thomson Microelectronics | Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé. |
| JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
| DE69412360T2 (de) * | 1993-05-27 | 1999-04-22 | Fujitsu Ltd | Energieleitungsverbindungsschaltung und entsprechender Schalter mit integrierter Schaltung |
| JP3167904B2 (ja) * | 1994-12-27 | 2001-05-21 | 日本鋼管株式会社 | 電圧昇圧回路 |
| JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH09198887A (ja) * | 1996-01-12 | 1997-07-31 | Nec Corp | 高電圧発生回路 |
| US5841703A (en) * | 1996-12-31 | 1998-11-24 | Intel Corporation | Method and apparatus for removal of VT drop in the output diode of charge pumps |
-
1997
- 1997-02-26 JP JP04224497A patent/JP3378457B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-11 TW TW087101869A patent/TW408477B/zh not_active IP Right Cessation
- 1998-02-23 US US09/028,221 patent/US6041011A/en not_active Expired - Lifetime
- 1998-02-25 KR KR1019980005924A patent/KR100285184B1/ko not_active IP Right Cessation
-
2000
- 2000-02-11 US US09/502,045 patent/US6195307B1/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6070965A (ja) * | 1983-09-26 | 1985-04-22 | Oki Electric Ind Co Ltd | 電圧昇圧回路 |
| JPS63160087U (ja) * | 1987-04-09 | 1988-10-19 | ||
| JPS63268196A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 半導体集積回路 |
| JPH06245489A (ja) * | 1993-02-15 | 1994-09-02 | Mitsubishi Electric Corp | 定電位発生回路 |
| JPH06261538A (ja) * | 1993-03-08 | 1994-09-16 | Motorola Inc | 高電圧チャ−ジ・ポンプ |
| JPH06311732A (ja) * | 1993-04-22 | 1994-11-04 | Toshiba Corp | 昇圧回路 |
| JPH07231647A (ja) * | 1994-02-15 | 1995-08-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0923639A (ja) * | 1995-07-07 | 1997-01-21 | Seiko Epson Corp | 電圧変換装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000331489A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体装置及びマイクロコンピュータ |
| JP2001326567A (ja) * | 2000-03-10 | 2001-11-22 | Rohm Co Ltd | Ｍｏｓｆｅｔ駆動回路 |
| US7514984B2 (en) | 2004-11-11 | 2009-04-07 | Samsung Sdi Co., Ltd. | Charge pumping circuit and direct current converting apparatus using the same |
| JP2009260072A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体装置 |
| JP2011115019A (ja) * | 2009-11-30 | 2011-06-09 | Elpida Memory Inc | 半導体装置 |
| JP2017042009A (ja) * | 2015-08-21 | 2017-02-23 | 新日本無線株式会社 | チャージポンプ回路 |
| CN108964444A (zh) * | 2016-05-25 | 2018-12-07 | 力旺电子股份有限公司 | 电荷泵电路及电荷泵单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6041011A (en) | 2000-03-21 |
| JP3378457B2 (ja) | 2003-02-17 |
| US6195307B1 (en) | 2001-02-27 |
| KR19980071694A (ko) | 1998-10-26 |
| TW408477B (en) | 2000-10-11 |
| KR100285184B1 (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378457B2 (ja) | 半導体装置 | |
| JP3773718B2 (ja) | 半導体集積回路 | |
| US6278316B1 (en) | Pump circuit with reset circuitry | |
| US6320797B1 (en) | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same | |
| US6304469B1 (en) | Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same | |
| US7595682B2 (en) | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations | |
| US20040046595A1 (en) | Semiconductor memory device having a power-on reset circuit | |
| JP3323119B2 (ja) | 半導体集積回路装置 | |
| JPH10302492A (ja) | 半導体集積回路装置および記憶装置 | |
| US7750727B2 (en) | Voltage generating circuit | |
| JP3293577B2 (ja) | チャージポンプ回路、昇圧回路及び半導体記憶装置 | |
| US7149132B2 (en) | Biasing circuit for use in a non-volatile memory device | |
| KR100296005B1 (ko) | 반도체장치 | |
| JP3234153B2 (ja) | 半導体装置 | |
| WO1996008070A1 (fr) | Circuit de preamplification | |
| US6559709B2 (en) | Low-consumption charge pump for a nonvolatile memory | |
| US7315194B2 (en) | Booster circuit | |
| US6781439B2 (en) | Memory device pump circuit with two booster circuits | |
| US20090115497A1 (en) | Power source circuit | |
| JPH10257756A (ja) | 昇圧回路及び降圧回路 | |
| JP2004248475A (ja) | 昇圧電圧の振幅を小さくしたチャージポンプ回路 | |
| US20230396160A1 (en) | Semiconductor device | |
| JP3369771B2 (ja) | 半導体集積回路 | |
| JP2001085621A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131206 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |