TW408477B - Voltage boost circuit and semiconductor memory - Google Patents

Description

408477 A7 B7 五、發明説明（1 ) 【發明之所屬技術領域】 本發明係爲有關於升壓電路及半導體裝置，特別是有關 使用於EEPROM等的不揮發性半導體記憶裝置的升壓電 路。 【習知技術】· 第12圖爲表示習知技術之升壓電路一例。第13圖爲表 示使用於第12圖所示之電路的時脈信號0、/0(以下，/ 係爲表示反相信號者）之波形。 第1 2圖所示之升壓電路係爲例如4個的η通道MOS電晶 體1〜4，和例如3個的電容器5〜7所構成的。在電晶體1 的電流通路的一端及閘極係供應著電源電壓Vcc。電晶體 1的電流通路的另一端係連接於電晶體2的電流通路的一 端及閘極和電容器5的一端。電容器5的另一端則是供應 著信號必。電晶體2的電流通路的另一端係連接於電晶體 3的電流通路的一端及閘極與電容器6的一端。在電容器6 的另一端則供應著信·號/ 0。電晶體3的電流通路的另一端 係連接於電晶體4的電流通路的一端及閘極和電器7的一 端。在電容器7的另一端則係供應著信號0。電晶體4的 電流通路的另一端係輸出升壓之後的電壓Vout。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再^--¾本頁) 時脈信號ςδ和其反相信號/ 0係如第1 3圖所示，例如是 在電源電塵Vcc和接地電位的0 V之間振動。該時脈信號0 和/ 0的頻率是爲f。 η通道MDS電晶體1〜4的臨界値（threshold value )是各爲 VT =又，電容器5、6、7的容量亦是個個相同，是爲C。 -4- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2!0>< 297公釐） 經濟部中央標準局員工消費合作社印製 408477 A7 B7 五、發明説明（2 _) 而且，升壓電路的段數N係指升壓電路的電容器的數目而 言。第12圖所示之升壓電路當中，N則是爲3。 第14圖爲表示第12圖所示之升壓電路的等値電路。電 壓源8的負電極係接地、電壓源8的正電極則連接於電阻9 的一端。電阻9的另一端係輸出電壓Vout。流通過電阻9 的電流量爲lout。電壓源8的輸出電壓E則爲（N + 1) X (Vcc -VT)。電阻9的電阻値R是爲1/(C X F)。 第15圖爲表示第14圖所示之等値電路中的輸出電壓 Vout和輸出電流lout的關係。 在不改變頻率f和電容器的容量C的狀態下，欲增大輸 出電流lout時，則只要令MOS電晶體1〜4的各個臨界値 V T爲0即可。例如，内建型（intrnsic )通道MOS電晶體， 亦即，使用形成P型基板上而不使通道離子注入於通道領 域的η通道MDS電晶體，則可令臨界値VT幾乎爲0。 第1 6圖係爲表示在習知之升壓電路上，檢測升壓電路 的輸出電壓而附加控制升壓電路之電路的電路。 在第16圖當中，升壓電路11係和第12圖所示之升壓電 路相同，供應有電源電壓V c c、時脈信號必、/ 0及輸出 升壓電壓Vcp。該輸出電壓Vcp係例如作爲半導體積體電 路的内部電源電壓而使用。 升壓電路係供應於電阻1 2的一端，電阻1 2的另一端係 連接於電阻1 3的一端，電阻1 3的另一端係i爲接地。電阻 1 2、1 3的電阻値令分別爲R 1、R 2。 運算放大器1 4的反相輸入'端子係連接於上述之電阻1 2 _-6j_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1_^---,----)|/裝-----丨-----声 {請先閱讀背面之注意事項再/^{馬本頁) ：.\ 經濟部中央標準局J工消費合作社印製 408477 A7 B7 五、發明説明（3 ) 與電阻1 3的連接點。令該連接點的電壓爲VG。在運算放 大器1 4的非反相輸入端子則供應著基準電壓VREF。運算 放大器1 4係輸出振堡器致能（oscillator enable)信號。環形_ 振盖器（ring oscillator) 15係因應於信號OSCE而產生時脈 信號0、/ 0並輪出。 【本發明欲解決之問题點】 在第12圖中，電源電壓Vcc是施加於例如η通道MOS電 晶體1的閘極及電流通路的第1端子》電晶體1的電流通路 的第2端子的電壓係爲升壓而形成較電源電壓V c c爲高的 狀態。此狀態下，電晶體1因爲是爲Ο F F，故從上述電流 通路的第2端子侧至第1端子侧，是不應有電流的逆流存 在。 但是，例如MOS電晶體1是爲内建型，則臨界値V Τ是如 ' -0.1的程度，較一般的η通道MOS電晶體其臨界値是下 降。因此，在施加電壓Vcc於電晶體1的閘極的狀態下， 則形成若干流通於電晶體1的電流，而產生出升壓電路至 電源電壓的電成逆流。而且當電晶體1的逆問電壓爲小’ 電源電壓Vcc爲低的話，該逆流則爲更顯著。 此外，電晶體在高溫環境下動作時，臨界値亦下降至 VT < 0。因此產生上述的逆流。 又，即使電晶體是爲增強型（enhancement )，隨著電晶體 的微細化而臨界値變小時，即產生該逆流現象。 像是如此地，當使用臨界値V T是低下的電晶體時，緣 於該逆閘（back-gate )效應或溫度效應，時常產生從輸出到 -6- (請先閱讀背面之注意事項再^-¾^頁) ΪΤΓ 線 hi 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 408477 A7 ____B7 五、發明説明（4 ) 輸入電源電壓Vcc的漏電流（back current)，而增大了動作 電流。 此外，在第1 6圖所不之電路中，來探討電源電壓Vcc是 較升壓電路1 1的輸出電壓Vcp爲高的情形。於第1 7圖， 線1 6係爲表示該情形的升壓電路〗丨的負載特性，亦即升 壓電路1 1的輸出電壓與輸出電流的關係。另外，線i 7係 爲表示施加於串列連接的電阻12、13的兩端之間的電壓和 流通於電阻12、13的電流之關係。線16、17的交點的電| 即是升壓電路11的輸出電壓Vcp。此處，N係表示升壓電 路11中的電容器數目' VT係構成升壓電路11的以〇3電晶 體的臨界値《又，[(R1 + r2) / R2] χ 7反即係爲期望之内部 電源電壓。 當乂(^-(讲1)父\^>[(反1+尺2)/尺2]义乂及它？之情形時，升 壓電路1 1係不產生升壓動作，以降壓的電源壓Vcc的電壓 作爲内部電源電壓而輸出。由於[R2 / (R1+R2)] x x VT] VG> VREF，故運算放大器14的輸出信號〇SCE形成 低態（low level)。因此，環形振盪器} 5不動作、信號彡、 / 0是維持原狀的高態或低態。 也因此輸出電壓Vcp會較所期望的準位[(Rl+R2) / R2] χ VREF爲高。該輸出電壓和所期望的電壓準位的差，由第 1 7圖可知，當外部電源電壓愈高則差愈大。 當外部電源電壓Vcc是超過標準的3 v，例如是容許範圍 的5 V時’内部電源電壓是隨著外部電源電壓Vcc而變大的 話，即產生了週邊元件或記憶單格（mem〇ry ceii )之特性可 本紙張尺度適用中國國家操準（CNS ) M規格（2丨〇)<297公楚） . ^ 裝 __ 訂 _ I — ~-線 I - J {請先聞讀背面之注意事項再¥--\衣頁},·'、 A7 B7 408477 五 '發明説明（5 靠性的問題。而且，亦和第i 2圖所示之升壓電路一樣， 當在動作環境爲高溫的升壓電路中，亦有對電源電壓 發生所謂電流之逆流的問題。甚至於也因爲和第i 2圖所 ^之升壓電路之狀‘態相同的原因而當臨界値VTt降時， 内部電源.電壓Vcp即上升，而對週邊元件或記料格的特 性可靠性帶來惡劣影響。 本發明係爲有銀於上述習知技術之缺失而創作，以實現 電流不向著外部電源電壓逆流的升壓電路，且實現以寬廣 的外郅電壓電壓界限（margin)來輸出定常的電壓的升壓電 路爲目的。 【解決問題之方法】 經濟部中央標準局員工消費合作社印製 本發明爲解決上述之問題點’本發明之升壓電路係爲具 備·至V個升壓早元，具有電壓輸入端子、電壓·輸出端 子及信號輸入端子，且電壓輸入端子是以連接於前段之升 壓單元（unit)的電壓輸出端子之形態作串列的連接，且對 信號輸入端子供應著供應於前段升壓單元的信號輸入端子 之信號的反相信號；和n型M0S電晶體，對電流通路的一 端供應著電壓電源而電流通路的另一端是連接於初段升壓 單元的電壓輸入端子，且對閘極供應著供應於初段升壓單 元的"is號輸入端子的信號之反相信號。 又爲解決上述問題點，本發明之半導體記憶裝置係爲具 備升壓電路者，該升壓電路具有：至少一個<升壓單元’電 壓輸入端子、電壓輸出端子及信號輸入端子，且電壓輸入 端子是以連接於前段升壓單元的電壓輸出端子的形態作串 -8 - 私紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 408477 A 7 B7 五、發明説明（6 ) 列連接，且對信號輸入端子供應著供應於前段升壓單元的 信號輸入端子之信號的反相信號；和η型MOS電晶體對電 流通路的一端是供應著電源電壓而電流通路的另一端連接 於初段升壓單元的電壓輸入端子，且對閘極供應著供應於 初段升壓單元之信號輸入端子的信號之反相信號。 [發明之實施形態】 以下參照圖面以説明本發明之實施形態。 第1圖係爲表示本發明之第1實施例。下面對相同構成 要素是附以相同之符號並省略其説明。 在第1圖所示之電路中，時脈信號0係供應於電容器C1 的一端及啻容器C3的一端，而時脈信脈0的反相信號/0 係供應於η通道MOS電晶體Μ 1的閘極及電容器C 2的一 端。電源電壓Vcc是供.應於η通道MOS電晶體Μ 1的電流通 '路的一端，而MOS電晶體Μ 1的電流通路的另一端則係連 接於η通道MOS電晶體Μ2的電流通路的一端與它的閘極 及電容器C 1的一端。該互相連接點稱爲節點Ν 1。MOS電 晶體Μ 2的電流通路的另一端係連接於MOS電晶體Μ 3的 電流通路的一端與它的閘極及電容器C 2的一端。該互相 連接點稱爲節點Ν 2。MOS電晶體Μ 3的電流通路的另一端 係連接於η通道MOS電晶體Μ 4的電流通路的一端與它的 閘極及電容器C 3的一端。該互相連接點稱爲節點Ν 3。 M0S電晶體Μ4的電流通路的另一端則係输出著輸出電壓 Vout 0 又，這些η通道MOS電晶體Ml〜M4的臨界値稱爲V T。 -9- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） 請 .先 閱 讀 背 之 注 意 事 項 寫 本 頁 Α7 Β7 經濟部中央標準局員工消費合作社印製 40βζ77 五、發明説明（7 ) 下面説明第1圖所示之電路的動作。 在該電路中，是對初段電晶體Μ 1的閘極，供應著供應 於次段電晶體M2的閘極的時脈信號0與反相信號/0。當 信號/ 0是爲高態（high level)時，電晶體Μ 1是導通。而此 時信號0因爲是於低態（low level )，故電晶體M2是成爲. OFF狀態。因此，節點N 1係被Vcc - VT的電壓充電。 繼之，當信號/ 0是形成低態、信號必是形成高態時，電 晶體Μ 1則OFF、而電晶體M2則Ο N。此時，節點N 1的電 壓係形成Vcc - VT + Vcc。而儲存於節點N 2的電荷因爲電 晶體Μ 1是OFF且沒有對電源電壓Vcc的放電通路，故並不 放電。亦即，能夠節省對外部電源電壓Vcc的無用放電。 如此，依據本實施例，則能夠節省從升壓電路的内部對 外部電源電壓Vcc的無用放電、提升升壓電路的動作效 率。 而且，在電晶體Μ 1的閘極，習知技術是供應著電源電 壓Vcc，而相對於此的本實施例則定供應著接地電位，故 電晶體Μ 1的截止電流（cut-off current)即大幅地減少。因 此，可就不需考慮電晶體的截止特性、而能夠使用通道長 度爲短的η通道MOS電晶體於升壓電路。其結果，則是能 減低轉換閘（transfer gate)的寄生電阻，使電晶體的臨界 値下降，縮小電路的佈線（layout)面積。 第2圖爲表示本發明之第2實施例。 、 第2圖所示之電路，係將第1圖所示電路中的電晶體Ml 〜M4，分別以形成於P型基板上的内建型η通道MOS電晶 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再I,窝、本頁)

408477 A7 B7 五、發明説明（8 ) 組M5〜M8取代。除此之外的構成要素則和示於第i圖的 電路相同。 第2圖所示之電路的動作，和第i圖所示之電路的動作 疋相同。 依據本實施例能獲得和第1實施例相同的功效。而且， 内建型η通道MOS電晶體臨界值是較第丄實施例所使用的 增加担MOS電晶體的臨界俊更小。因此各段之轉換閘所 產生的電壓下降變得更小，而能夠以較第1實施例更少的 段數來產生高的升壓電壓，而能提升升壓電路的效率。 '第3圖爲表示本發明的第3實施例。 在第3圖所示的電路中，是對示於第i圖之電路的^通道 M0S電晶體Μ 1的閘極，供應著信號/必與電荷泵除能 (charge pump disable)信號的反相信號/ cpD兩者的邏辑積 的信號，而非信號/ 0。亦即，供應信號/必於AND閘 的第1輸入端子，且供應電荷泵除能信號的反相信號/CPD 於AND閘G1的第2輸入端子，而八1^1)閘(31的輸出端子則 連接於電晶體Μ1的閘極。除此以外的構成要素係和第τ 圖所示的電路相同β 經濟部中央標準局員工消费合作社印製 本實施例在不使升壓電路產生動作的狀態，例如是在等 待（Stand-by)狀態，則信號/cpD是爲低準位。此時初段的 電晶體Ml係形成OFF，而能防止對電源電壓的逆流。 第4圖爲表示本發明之第4實施例。 l 該電~路係對第2圖所示之n通道M〇s電晶體M5的閘極， 供應著信號/於與電荷泵除能信號的反相信號/ C P D兩者的 太紙伖尺度適用中國國i nxrc νΤΤΤΓΓΓ ¾ 11 - ¾ << 經濟部中央標準局員工消費合作社印製 40^477 A7 ___B7 五、發明説明（9 ) ~~ 邏輯積的信號，而非信號/於，亦即，對AND閘G 1的第i 輸入端子供應信號/ φ ’且對AND閘G 1的第2輸入端子供 應電荷泵除能信號的反相信號/CPD，而AND閘G1的輪出 端子則連接於電晶體Μ 1的閘極。AND閘G 1的輸出電壓爲 VG1。除此以外的構成要素係和示於第2圖的電路相同。 本實藏例在不使升壓電路動作的狀態，例如是等待狀 態’信號/CPD係爲低準位。此時初段電晶體M1係形成 Ο F F，故能防止對電源電壓v c c的逆流。 第5圖爲表示本發明之第5實施例。 升壓電路5 1例如是和第】圖所示之電路相同。升壓電路 5 1的輸出電壓v c p係供應至升壓準位檢測電路5 2的輸入 端子。 在升壓準位檢測電路52當中，升壓電路的輸出電壓Vcp 係供應至電阻R 1的一端。電阻R i的另一端則是連接於電 阻R2的一端與運算放大器54的反相輸入端子。該連接點 的電壓爲VG。電阻R2的另一端則接地。在運算放大器 5 4的非反相輸入端子係供應著基準電壓vREF ^基準電壓 VREF係例如由帶隙參考電路（band gap reference circuit)來 供應.。第6圖爲表示一故的能帶隙參考電路。該能帶隙參 考電路係產生溫度依存性、電源電壓依存性爲少的基準意 壓VREF。運算放大器54係輸出振盪器致能信號〇sc；E。 振蓋器致能信號〇 S CE係供應至環振盪器5 3的輸入端 子。％振盪器53係產生出供應至升壓電路51的時脈信號 必、/ 0。時脈信號必、/ 0的波形係和第i 3圖所示之波 ________ -12- 本紙張適用中關緖準（CNS ) M規格（βχ职讀）— — (請先閲讀背面之注意事項再填#本頁) 訂 Η A7 408477 B7 五、發明説明（10 ) 形相同。_ 下面，説明本實施例的動作。 (請先閱讀背面之注意事項再修¾.本頁) 運算放大器5 4的反相輸入端子的電壓VG係爲 [R2/(R1+R2)] · Vcp 〇升壓準位檢測電路5 2係監視著升壓 電路51的輸出電壓Vcp。在輸出電壓Vcp是較預定之準位 爲低時，亦即VG < VREF時，升壓準位檢測電路5 2的輸出 信號OSCE係形成高態。環振盪器5 3係爲能動（active)且 產生脈衝信號0、/於。據此，升壓電路51進行著升壓的 動作。 +當輸出電壓Vcp是較預定準位爲高時，亦即VG > VREF 時，升壓準位檢測電路5 2的輸出信號OSCE係形成低態。 因此，環振盪器5 3即形成非能動、脈衝信號/必則形成高 態。據此，在升壓電路是形成非能動的同時，升壓電路 ' 5 1的初段電晶體Μ 1形成OFF狀態。 因此》本實施例能防止對電源電屋· V c c的電流的逆流。 經濟部中央標準局貞工消費合作社印袋 又，外部電源電壓Vcc是較升壓準位爲高時，亦即是Vcc -(N+l) VT>[(R1+R2)/R2]x VREF之際，因 VG > VREF，故 升壓電路的初段電晶體Μ 1是形成0 F F狀態，升壓電路係 爲非1能動。因此，和習知技術不同，輪出電壓r V-Cp是截至 Vcc - (N+1)VT爲止而會發生超充電。如此，即使外部電源 電壓Vcc是變動但内部電源電壓並不變動，而能使升壓電 路安定地動作直至[(R1+R2) / R2] X VREF + (N+l) VT以上的 高的外部電源電壓Vcc爲止。 如上所述，本實施例而言，即使電源電壓V c c是變高， -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 4084V7 A7 _____ B7 五、發明説明（U ) 而在内部的元件則係施加著—定的電歷，提升了元件的使 用可靠性。 弟7圖爲表示本發明之第6實施例。 此電路係將第5圖所示之電路的升壓電路51換成第2圖 所示的升壓電路55。其他的構成要素則和第5圖所示的電 路相同。 該電路的動作，和第5圖所示的電路相同。 本實斿例係具有和第5實施例及第2實施例相同的功 效。亦即，能抑制對於外部電源電壓Vcc的變動而來的内 部電源電壓的變動，而能提升元件之使用的可靠性。而且 能防止從升壓電路的内部對電源電壓Vcc的電流的逆流。 又由於是以内建型n通道M〇s電晶體來構成升壓電路5 5的 電晶體，故能提升升壓電路的效率。 第8圖爲表示本發明之第7實施例。 升壓電路61係和第3圖所示之升壓電路相同。升壓電路 61的輸出電壓Vcp係供應至升壓準備檢測電路的輸入 端子。 經濟部中央標準局舅工消費合作社印製 在升壓準位檢測電路62中，升壓電路的輸出電壓vcp係 供應至電阻R1的一端電阻R1的另一端係連接著電阻尺2 ^ ¼和運算放大器6 4的反相輸入端子。該連接點的電 壓局VG。電阻R2的另一端則接地。在運算放大器64的 非反相輸入端子係供應著基準電壓VREF。基準電壓乂及^^ 則例如是由能帶隙參考電路來供應。在運算放大器以係 供應著電荷泵除能信號CPD。運算放大器M係爲輸出振 ________-14 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公楚） 4084* 7 A7 B7， 轾濟部中央榡準局員工消費合作社印製 五、發明説明（12 ) 盪器致能信號OSCE。 振I器致能信號OSCE係供應至環振盪器6 3的輸入端 子。又，在環振盪器6 3係供應著電荷泵除能信號CpD。 環振盪器63係產生脈衝信號0、/必。 第9圖爲表示本實驗例的信號CPD、0、1 0、ν〇·ΐ、 OSCE的狀態。 信號CPD是高態時，運算放大器6 4則停止動作，且信號 OSCE係形成低悲。又’ J衷振i器6 3也因爲信载CPU及作 號OSCE是爲低態而停止動作、信號0、/ 0則維持於高辑 或低態的其中之一的狀態。由於信號/ CPD是形成高態， 故AND閘G 1的輸出信號形成低態。因此，升壓電路6丄的 初段電晶體Μ 1係爲OFF，而能防止對電源電壓在Vcc的電 流的逆流。 仏说CPD疋為低之情形時，第1 〇圖所示之電路係和上 述之第5實施例作相同的動作。 本實施例係具有和上述第5實施例及第3實施例相同的 功效。亦即’在不使升壓電路產生動作的狀態下，升壓電 路的初段電晶體Μ 1係形成〇FF，而能防止對電源電壓Vcc 的電流逆流。又，在使升壓電路產生動作的狀態下，則能 夠抑制對於外部電源電壓Vcc的變動而來的内部電源電壓 的變動而提升元件之使用的可靠性、且能防止由升壓電路 的内部對電源電壓Vcc的電流的逆流。.、 第10圖爲表示本發明之第8實施例。 孩電路係將第8圖所示之電路的升屡電路61換成第4圖 本纸張尺^^國國家標準 ... j (請先閱讀背面之注意事項再各寫'本頁)

408477 A7 B7 五、發明説明（13 ) 所示之升壓電路6 5，其他的構成要素則相同於第8圖所示 之電路。 ^ 請 閱 讀 背 意 事 項 再 貧. 本 頁 該電路是和上述第7實施例產生相同的動作。 本實施例係具有和第5實施例及第4實施例相同的功 效。亦即，在不使升壓電路產生動作的狀態下，升壓電路 的初段電晶體Μ 1係形成OFF，而能防止對電源電壓的電 流逆流。又，在升壓電路產生動作之狀態下，能抑制對於 外部電源電壓Vcc的變動而來的内部電源電壓的變動而能 提升元件的使用可靠性，且能防止由升壓電路的内部對電 源電壓Vcc的電流逆流。而且，升壓電路6 5的電晶體係以 内建塑η通道MOS電晶體所構成，故能提升升壓的效率。 第11圖爲表示具有本發明之升壓電路的不揮發性半導 體記憶的整體圖。 '升壓電路4 1係產生升壓電路Vcp。 基準電壓產生電路42係產生基準電壓VREF。中間電壓 產生電路4 3係對應於程式模式（program mode )或檢驗模式 (verify mode)等的各模式，而從以基準電壓VREF爲基準 的升壓電路Vcp，產生預定的輸出電壓VOUT。 經濟部中央標準局員工消費合作社印製 内邵位址（address )信號（或外部位址信號）A0.〜An係經 由位址暫存器（address register) 24而供應至列解碼器2 5及 行解碼器2 6。又，中間電壓產生電路4 3的輸出電壓 VOUT係經由列解碼器2 5而施加於經位址信號A0〜An所 選擇的預定的字组（word )線。 又，在程式模式時，資料（data)係經由輸出入緩衝器 -16 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） A7 B7 408477 五、發明説明（14 ) 32、窝入電路27及選擇電路28，而供應至記憶單格陣列 2 9中的預定的記憶單格。 另’在讀取（read)模式時，資料係經由選擇電路28及感 測放大器30而使用於檢驗，或是進而經由輸出入缓衝器 (buffer) ?2而輸出至晶片（cMp)的外部。 又’在消除模式（erase mode )時，藉由消去切換電路31 而能切換著施加於記憶單格的源極的電壓。 本實施例係爲在使用本發明之升壓電路4 1的情形下， 能夠獲得對應於上述實施例的功效。亦即，在升壓電路當 中’能夠對電源電壓VCC不產生電流之逆流。而且能夠抑 制對於外部電源電壓Vcc的變動而來的内部電源電壓的變 動而提升元件使用的可靠性。 另外’該升壓電路並非只限於搭載於不揮發性半導體記 憶裝置，當然亦可使用於其他的半導體記憶裝置。 【發明之功效】 如上面所説明，依據本發明，係藉由將升壓電路的第2 段的電晶體予以制限（boot)的信號之反相信號而進行升壓 電路的初段電晶體的ΟΝ/OFF動作，故在能夠防止自升壓 電路的内部對電源的電流逆流而提升升壓電路的效率的同 時’且即使電源電壓是很大的變動而輸出電壓卻不變動而 能擴大外部電源電壓的容許範園，以提升周邊元件或記憶 單格的使用可靠性。 【圖面之簡單說明】 —^Lixax__ -17- 本纸張尺度適用中國國家標準（CNS ) A4规格（2丨OXN7公釐） (請先閲讀背面之注意事項再填鸾) ’裝· 經濟部中央標準局貝工消费 兮作社印製 408477 A7 __B7___ 五、發明説明（15 ) 爲表示本發明之第1實施例。 【第2圖】 爲表示本發明之第2實施例。 【第3圖】' 爲表示本發明之第3實施例。 【第4圖】 爲表示本發明之第4實施例。 【第5圖】 爲表示本發明之第5實施例。 [第6圖】 爲表示能帶隙參考電路之圖。 .【第7圖】 爲表示本發明之第6實施例。 【第8圖】 爲表示本發明之第7實施例。 【第9圖】 爲表示第8圖所示之實施例中的各信號的狀態圖。 1：第1 〇圖】 .經濟部中央標準局貝工消費合作社印製 爲表示本發明之第8實施例。 .【第1 1圖】 使用本發明之升壓電路之不揮發性半導體記憶體的整體圖。 【第1 2圖】 ' 爲表示習知之升壓電路圖。 【第13圖】 -18- 本纸張尺度適用中国國家標準（CNS ) Α·4規格（2丨0·〆29?公釐）

五、發明説明（16 ) 爲表示時脈信號的波形圖。 【第14圖] 爲表示第12圖所示之電路的等値電路圖。 【第15圖】 爲表示第1 2圖所示之電路的負載特性圖。 【第16圖] 表示附有升壓準位檢測電路的升壓電路的習知例。 [第17圖】 爲表示第1 6圖所示之電路的負載特性圖。 [符號説明】 -Ml〜M4...n通道MOS電晶體 M5〜M8 ...内建型η通道MOS電晶體 C1〜C3 ...電容器 Vcc ...電源電歷 Vout.…輸出電壓 必、/ 0 ...時脈信號 G1...AND 閘 CPD ...電荷系除能信號 51、 55、61、65 ...升壓電路 52、 62 ...升壓準位檢測電路 53、 63 ...環振盪器 54、 64 ...運算放大器 、

Rl、R2 ..,電阻 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） (請先間讀背面之注意事項再填今丨'.寅) I fn4°*

Claims (1)

1. 管本 408477 ABCD 六、申請專利範圍 (諳先間讀背面之注意事項再填寫本頁) 1. 一種升壓電路，其特徵爲具備：至少一個升壓單元，具 有電壓輸入端子、電壓輸出端子及信號輸入端子，前述 電壓輸入端子是以連接於前段之升壓單元的電壓輸出端 子的形態作串列連接，且對信號輸入端子供應著供應於 前述前段之、升壓單元的信號輸入端子之信號的反相信 號；和η型Μ 0 S電晶體，電源電壓是供應於電流通路的 一端，且電流通路的另一端是連接於初段的前述升壓單 元的電壓輸入端子，而對閘極供應著供應於前述初段的 升聲單元的信號輪入端子之信號的反相信號。 2. —種升壓電路，其特徵爲具備：至少是有一個升壓單 元，具有電歷輸入端子、電墨輸出端子及信號輸入端 子，前述電壓輸入端子是以連接於前段之升壓單元的電 壓輸出端子的形態作串列連接，JL對信號輸入端子供應 著供應於前述前段之升壓單元的信號輸入端子之信號的 反相彳s 5虎；和η型Μ Ο S電晶體’電源電壓是供應於電流 通路的一端，且電流通路的另一端是連接於初段的前述 升壓單元的電壓輸入端子，而對閘極供應著供應於前述 初段的升壓單元的信號輸入端子之信號的反相信號與升 壓電路能動化信號等兩者的AND信號。 經濟部中央襟準局tM工消費合作社印製 3. 如申請專利範圍第1項之升壓電路，其中，前述η型 MOS電晶體係在前述初·段的升壓單元動作時，形成OFF 狀態者。 4. 如申請專利範園第2項之升壓電路，其中，前述η型 M0S電晶體係在前述初段的升壓單元動作時，形成OFF -20- 本紙張尺度適用中國国家標準（CNS ) A4規格（210><297公釐） 408477 AS B8 C8 DS 申請專利範圍 經濟部中央樣準局眞工消費合作社印製 狀態者。 5. —種升壓電路，其特徵爲具備：至少一個升壓單元，具 特徵2具冑電壓#入端子、電壓輸出端子及信號輸入端 子，則述電壓輸入端子是以連接於前段之升壓單元的電 壓輸出端子的㈣料料接，域信龍人端子供應 著供應於前述前段之升壓單元的信號輸入端子之信號的 反相信號；η型MOS電晶體，電源電壓是供應於電流通 路的一端，且電流通路的另—端是連接於初段的前述升 壓單兀的電壓輸入端子，而對閘極供應著供應於前述初 •k的升壓早元的仏號輸入端子之信號；檢測電路，比較 取終段的前述升壓單元的電壓輸出端子的電壓値與預先 設定値，而因應於該結果而輸出振盪電路能動化信號和 振盈電路’因應於前述振盪電路能動化信號而產生供 於前述升壓單元之信號輸入端子的信號。 —種升壓電路，其特徵爲具備：至少一個升壓單元，、 有電壓輸入端子、電壓輸出端子及信號輸入端子，前述 電壓輸入端子是以連接於前段之升壓單元的電壓輸出端 子的形態作申列連接，且對信號輸入端子供應著供應於 則述前段之升壓單元的信號輸入端子之信號的反相 號；η型Μ Ο S電晶體，電源電壓是供應於電流通路的 端’且電流通路的另一端是連接於初段的前述升壓單 的電壓輸入端子，而對閘極供應著供應於前述初段的 壓單元的信號輸入端子之信號的反相信號與升壓電路 動化信號等兩者的AND信號；檢測電路，比較最終段 應 具 信 元 升 能 -21 私紙張从適用十國國家標準（( 210X297公釐) 408477 A8 B8 C8 D8 申請專利範圍 的前述升壓單元的電壓輸出端子的電壓値與預先設定 値，而因應於該結果與前述升壓電路能動化信號而輸出 振盪電路能動化信號；和振盪電路，因應於前述振盪電 路能動化信號與前述升壓電路能動化信號而產生供應於 前述升·壓單元的信號輸入端子之信號。 7. 如申請專利範圍第5項之升壓電路，其中，前述η型 MOS電晶體係在前述初段的升壓單元動作時，形成OFF 狀態者。 8. 如申請專利範圍第6項之升壓電路，其中，前述η型 MOS電晶體係在前述初段的升壓單元動作時，形成 0 F F狀態者。 9. 如申請專利範園第1項之升壓電路，其中，前述η型 MOS電晶體係爲内建型之η型MOS電晶體者。 10. 如申請專利範園第2項之升壓電路，其中，前述η型 MOS電晶體係爲内建型之η型MOS電晶體者。 11. 如申請專利範圍第5項之升壓電路，其中，’前述η型 Μ Ο S電晶體係爲内建型之η型Μ Ο S電晶體者。 12. 如申請專利範圍第6項之升壓電路，其中，前述η型 MOS電晶體係爲内建型之η型MOS電晶體者。 13. 如申請專利範圍第1項之升壓電路，其中，前述升壓單 元係由：電流通路的一端與閘極是連接於前述電壓輸入 端子，且電流通路的另一端是連接於前述電壓輸出端子 的η型Μ Ο S電晶體；及一端是連接於前述電壓輸入端 子，且另一端是連接於前述信號輸入端子的電容器所構 -22 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公釐） 諳 先 閱 讀 背 面 之 注 意 筆 項 再 责 經濟部中央標準局員工消費合作社印製 408477 A8 B8 C8 D8 六、申請專利範圍 成者。 14. 如申請專利範圍第2項之升壓電路，其中，前述升壓單 元係由：電流通路的一端與閘極是連接於前述電壓輸入 端子，且電流通路的另一端是連接於前述電壓輸出端子 的η型MOS電晶體；及一端是連接於前述電壓輸入端 子，且另一端是連接於前述信號輸入端子的電容器所構 成者。 15. 如申請專利範園第5項之升壓電路，其中，前述升壓單 元係由：電流通路的一端與閘極是連接於前述電壓輸入 端子，且電流通路的另一端是連接於前述電壓輸出端子 的η型MOS電晶體；及一端是連接於前述電壓輸入端 子，且另一端是連接於前述信號輸入端子的電容器所構 成者。 16. 如申請專利範圍第6項之升壓電路，其中，前述升壓單 元係由：電流通路的一端與閘極是連接於前述電壓輸入 端子，且電流通路的另一端是連接於前述電壓輸出端子 的η型MOS電晶體；及一端是連接於前述電壓輸入端 子，JL另一端是連接於前述信號輸入端子的電容器所構 成者。 17. 如申請專利範圍第1 3項之升壓電路，其中，構成前述 升壓單元的η型Μ Ο S電晶體係爲内建型之η型Μ Ο S電晶 體者。 18. 如申請專利範圍第1 4項之升壓電路，其中，構成前述 升壓單元的η型Μ 0 S電晶體係爲内建型之η型Μ 0 S電晶 -23- 本紙張尺度ίΐ用中國國家標準（CNS ) Α4規格（210X297公釐) ' —^ ^ 裝 ~1II.. 膝 (請先閎讀背面之注意事項界/樣k本頁) V 經濟部中央標準局員工消費合作社中製 408477 韶 C8 D8 々、申請專利範圍 體者。 19. 如申請專利範圍第1 5項之升壓電路，其中，構成前述 升壓單元的η型Μ 0 S電晶體係爲内建型之η型Μ Ο S電晶 體者。 20. 如申請專利範圍第1 6項之升壓電路，其中，.構成前述 升壓單元的η型MOS電晶體係爲内建型之η型MOS電晶 體者。 21. —種半導體記憶裝置，係具有升壓電路者，該升壓電路 具備：至少一個升壓單元，具有電壓輸入端子、電壓輸 出端子及信號輸入端子，且具有前述電壓輸入端子是以 連接於前段之升壓單元的電壓輸出端子之形態作串列連 接、對信號輸入端子供應著供應於前述前段之升塵單元 的信號輸入端子之信號的反相信號的升壓電路；其特徵 在於：申請專利範圍第1項之11型以08電晶體形成於初段 之升壓單元的電壓輸入端子。 經濟部t央標隼局員工消費合作社印製 (諳先閱讀背面之注意事項再填寫本頁) 22. —種半導體記憶裝置，係具有升壓電路者，該升壓電路 具備：至少一個升壓單元，具有電壓輸入端子、電壓輸 出端子及信號輸入端子，且具有前述電壓輸入端子是以 連接於前段之升壓單元的電壓輸出端子之形態作串列連 接、對信號輸入端子供應著供應於前述前段之升壓單元 的信號輸入端子之信號的反相信號；其特徵在於：申請 專利範圍第2項之η型Μ 0 S電晶體形成於初段之升壓單 元的電壓輸入端子之特徵者。. 23. —種半導體記憶裝置，係.具有升壓電路者，該升壓電路 -24- 本紙張尺度適用中國國家標準（CNS ) A4規格（Π0Χ297公釐） 408477 A8 B8 C8 D8 經濟部中央標牟局員工消費合作社印製 ~、申請專利範圍 具備：至少一個升恩單元，具有電塵輸入端子、電歷輸 出端子及信號輸入端子，且具有前述電壓輸入端子是以 連接於前段之升壓單元的電壓輸出端子之形態作申列連 接、對信號輸入端子供應著供應於前述前段之升壓單元 的信號輸入端于之信號的反相信號的升壓單元；檢測電 路’比較最終段之前述升壓單元的電壓輸出端子的電壓 値與預先設定値，因應於該結果而輸出振盪電路能動化 信號的；和振盪電路，因應於前述振盪電路能動化信號 而產生供應於前述升壓單元之信號輸入端子的信號的； 其特徵在於：申請專利範圍第5項之η型MOS電晶體是連 接於初段的升壓單元之電壓輸入端子之特徵者β 24.種半導體记憶裝置’係.具有升壓電路者，該升壓電路 .具備：至少一個升壓單元，具有電壓輸入端子、電壓輸 出端子及信號輸入端子，且具有前述電壓輸入端子是以 連接於前段之升壓單元的電壓輸出端子之形態作串列連 接、.對信號輸入端子供應著供應於前述前段之升壓單元 的信號輸入端子之信號的反相信號；檢測電路，比較最 終&之則述升壓單元的電壓輪出端子的電壓値與預先設 定値，因應於該結果而輸出振盪電路能動化信號的；和 振盪電路，因應於前述振盪電路能動化信號而產生供應 於前述升壓單元之信號輸入端子的信號的；其特徵在於: 申請專利範圍第6項之η型MOS電晶體是連接於初段的 升壓單元之電壓輸入端子之特徵者。 -25 (請先間讀背面之注意事項再填象本頁) -° τ 丁 ί I I ' - at y Δ