JPH0923639A - 電圧変換装置 - Google Patents
電圧変換装置Info
- Publication number
- JPH0923639A JPH0923639A JP17261595A JP17261595A JPH0923639A JP H0923639 A JPH0923639 A JP H0923639A JP 17261595 A JP17261595 A JP 17261595A JP 17261595 A JP17261595 A JP 17261595A JP H0923639 A JPH0923639 A JP H0923639A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- potential
- capacitor
- voltage
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【課題】リアクタンス素子としてコイルを使用せずに入
力電圧を異なる出力電圧に変換する電圧変換装置におい
て、コスト、実装面積等からチップサイズに制限がある
場合でも高倍率の昇圧を実現する電圧変換装置を提供す
る。 【解決手段】ＭＯＳトランジスタとコンデンサから構成
され、第１の電位と第２の電位を交互に出力する第１の
端子１と、第１の端子の電位に応じて電位が交互に切り
替わる第２の端子２と、第１の端子と第２の端子の電位
に応じて第３の電位と第４の電位を出力する第３の端子
３とを備えるチャージポンプ式昇圧ブロック４と、第３
の端子にｎ個直列に接続されたダイオードＤ１〜Ｄｎ
と、ダイオードの両極にコンデンサＣ１〜Ｃｎ＋１の一
端が接続され、コンデンサＣ１〜Ｃｎの他端には第１の
端子と第２の端子が交互に接続され、コンデンサＣｎ＋
１の他端の電位は固定されている。
力電圧を異なる出力電圧に変換する電圧変換装置におい
て、コスト、実装面積等からチップサイズに制限がある
場合でも高倍率の昇圧を実現する電圧変換装置を提供す
る。 【解決手段】ＭＯＳトランジスタとコンデンサから構成
され、第１の電位と第２の電位を交互に出力する第１の
端子１と、第１の端子の電位に応じて電位が交互に切り
替わる第２の端子２と、第１の端子と第２の端子の電位
に応じて第３の電位と第４の電位を出力する第３の端子
３とを備えるチャージポンプ式昇圧ブロック４と、第３
の端子にｎ個直列に接続されたダイオードＤ１〜Ｄｎ
と、ダイオードの両極にコンデンサＣ１〜Ｃｎ＋１の一
端が接続され、コンデンサＣ１〜Ｃｎの他端には第１の
端子と第２の端子が交互に接続され、コンデンサＣｎ＋
１の他端の電位は固定されている。
Description
【０００１】
【産業上の利用分野】本発明は特に電池などの入力電圧
から液晶表示装置を駆動するために必要な高電圧を出力
する電圧変換装置に関する。
から液晶表示装置を駆動するために必要な高電圧を出力
する電圧変換装置に関する。
【０００２】
【従来の技術】従来の電圧変換装置を図４（ａ）に示
す。入力電源４０１より接地電位ＶＳＳ４０２、正側電
位ＶＤＤ４０３が与えられ、接地電位４０２を基準とし
て正側へ４倍昇圧された出力電圧を出力発生端子４１９
に発生させるものである。コンデンサ４１２、４１３、
４１４は電荷蓄積用、コンデンサ４１５は出力電圧平滑
用である。４２４はクロック入力端子、４２５はインバ
ータである。ＭＯＳトランジスタ４０４、４０５、４０
６、４０７、はそれぞれゲート信号４０８、４０９、４
１０、４１１により充分オン、オフされるものとする。
端子４２０はクロックにより接地電位４０２、正側電位
４０３が交互に出力され、端子４２１は端子４２０が接
地電位４０２を出力するときは正側電位４０３を出力
し、端子４２０が正側電位４０３を出力するときは接地
電位４０２を出力するものとする。４２２は負荷であ
り、４２３は昇圧ブロックである。ＭＯＳトランジスタ
４０４、４０５、４０６、４０７及び端子４２１、４２
２は表１に示す状態１、状態２を交互に繰り返すものと
する。図４（ｂ）は各端子の電位を示したものである。
まず、状態１では端子４２０の電位はＶＳＳであり、Ｍ
ＯＳトランジスタ４０４はオンしているため、端子４１
６の電位はＶＤＤとなりコンデンサ４１２は電位差（Ｖ
ＤＤ−ＶＳＳ）で充電される。次に、状態２となり端子
４２０の電位がＶＳＳからＶＤＤになると、コンデンサ
４１２は状態１で（ＶＤＤ−ＶＳＳ）の電位で充電され
ているので端子４１６の電位は２×ＶＤＤにポンプアッ
プされる。このとき端子４２１の電位はＶＳＳであり、
ＭＯＳトランジスタ４０５はオンしているため、コンデ
ンサ４１３は（２×ＶＤＤ−ＶＳＳ）の電位差で充電さ
れる。再び状態１となりＭＯＳトランジスタ４０５がオ
フし、端子４２１の電位がＶＳＳからＶＤＤとなると、
コンデンサ４１３は状態２で（２×ＶＤＤ−ＶＳＳ）で
充電されているので、端子４１７の電位は３×ＶＤＤに
ポンプアップされる。このとき端子４２０の電位はＶＳ
Ｓであり、ＭＯＳトランジスタ４０６はオンしているた
め、コンデンサ４１４は（３×ＶＤＤ−ＶＳＳ）の電位
差で充電される。再び状態２となりＭＯＳトランジスタ
４０６がオフし、端子４２０の電位がＶＳＳからＶＤＤ
になると、コンデンサ４１４は状態１で（３×ＶＤＤ−
ＶＳＳ）で充電されているので、端子４１８の電位は４
×ＶＤＤにポンプアップされる。このときＭＯＳトラン
ジスタ４０７はオンしているため、出力電圧平滑用コン
デンサ４１５は（４×ＶＤＤ−ＶＳＳ）の電位差で充電
され、と同時に負荷４２２にもこの電圧が供給される。
ＭＯＳトランジスタ４０７がオフしているときは、出力
電圧平滑用コンデンサ４１５の放電によって負荷４２２
に電圧を供給し続ける。
す。入力電源４０１より接地電位ＶＳＳ４０２、正側電
位ＶＤＤ４０３が与えられ、接地電位４０２を基準とし
て正側へ４倍昇圧された出力電圧を出力発生端子４１９
に発生させるものである。コンデンサ４１２、４１３、
４１４は電荷蓄積用、コンデンサ４１５は出力電圧平滑
用である。４２４はクロック入力端子、４２５はインバ
ータである。ＭＯＳトランジスタ４０４、４０５、４０
６、４０７、はそれぞれゲート信号４０８、４０９、４
１０、４１１により充分オン、オフされるものとする。
端子４２０はクロックにより接地電位４０２、正側電位
４０３が交互に出力され、端子４２１は端子４２０が接
地電位４０２を出力するときは正側電位４０３を出力
し、端子４２０が正側電位４０３を出力するときは接地
電位４０２を出力するものとする。４２２は負荷であ
り、４２３は昇圧ブロックである。ＭＯＳトランジスタ
４０４、４０５、４０６、４０７及び端子４２１、４２
２は表１に示す状態１、状態２を交互に繰り返すものと
する。図４（ｂ）は各端子の電位を示したものである。
まず、状態１では端子４２０の電位はＶＳＳであり、Ｍ
ＯＳトランジスタ４０４はオンしているため、端子４１
６の電位はＶＤＤとなりコンデンサ４１２は電位差（Ｖ
ＤＤ−ＶＳＳ）で充電される。次に、状態２となり端子
４２０の電位がＶＳＳからＶＤＤになると、コンデンサ
４１２は状態１で（ＶＤＤ−ＶＳＳ）の電位で充電され
ているので端子４１６の電位は２×ＶＤＤにポンプアッ
プされる。このとき端子４２１の電位はＶＳＳであり、
ＭＯＳトランジスタ４０５はオンしているため、コンデ
ンサ４１３は（２×ＶＤＤ−ＶＳＳ）の電位差で充電さ
れる。再び状態１となりＭＯＳトランジスタ４０５がオ
フし、端子４２１の電位がＶＳＳからＶＤＤとなると、
コンデンサ４１３は状態２で（２×ＶＤＤ−ＶＳＳ）で
充電されているので、端子４１７の電位は３×ＶＤＤに
ポンプアップされる。このとき端子４２０の電位はＶＳ
Ｓであり、ＭＯＳトランジスタ４０６はオンしているた
め、コンデンサ４１４は（３×ＶＤＤ−ＶＳＳ）の電位
差で充電される。再び状態２となりＭＯＳトランジスタ
４０６がオフし、端子４２０の電位がＶＳＳからＶＤＤ
になると、コンデンサ４１４は状態１で（３×ＶＤＤ−
ＶＳＳ）で充電されているので、端子４１８の電位は４
×ＶＤＤにポンプアップされる。このときＭＯＳトラン
ジスタ４０７はオンしているため、出力電圧平滑用コン
デンサ４１５は（４×ＶＤＤ−ＶＳＳ）の電位差で充電
され、と同時に負荷４２２にもこの電圧が供給される。
ＭＯＳトランジスタ４０７がオフしているときは、出力
電圧平滑用コンデンサ４１５の放電によって負荷４２２
に電圧を供給し続ける。
【０００３】このように従来の技術では、チャージポン
プ式とよばれる入力された電圧をＭＯＳトランジスタを
介してコンデンサに充・放電することを繰り返して電圧
変換を行っている。
プ式とよばれる入力された電圧をＭＯＳトランジスタを
介してコンデンサに充・放電することを繰り返して電圧
変換を行っている。
【０００４】
【表１】
【０００５】
【発明が解決しようとする課題】入力電圧を異なる出力
電圧に変換する電圧変換装置には、リアクタンス素子と
して従来の技術で示したようにコンデンサを用いるもの
と、コイルを用いるものがある。後者のコイルを用いた
電圧変換装置は、ノイズを発生しやすい、電圧変換効率
が低い、コイルの厚みや実装面積が大きいため装置が大
型化する、等の特性が液晶駆動電圧発生用の電圧変換装
置としては無視できない欠点となるため、前者のコンデ
ンサを用いたものが好ましい。しかし、コンデンサを用
いた電圧変換装置にも欠点があり、従来の技術で示した
ようにスイッチ素子としてＭＯＳトランジスタを介して
コンデンサへ電荷の充・放電を行うため、必ずＭＯＳト
ランジスタのオン抵抗の影響による電圧変換装置の出力
インピーダンスが存在する。電圧変換装置の出力インピ
ーダンスとは、負荷に変換した出力電圧を供給したとき
の出力電圧の低下量を表すものであり、液晶表示装置に
よって許容される値が異なる。出力インピーダンスを許
容値まで下げるにはＭＯＳトランジスタを流れるドレイ
ン電流を増やしオン抵抗を下げればよい。ドレイン電流
は非飽和領域では次式で表される。
電圧に変換する電圧変換装置には、リアクタンス素子と
して従来の技術で示したようにコンデンサを用いるもの
と、コイルを用いるものがある。後者のコイルを用いた
電圧変換装置は、ノイズを発生しやすい、電圧変換効率
が低い、コイルの厚みや実装面積が大きいため装置が大
型化する、等の特性が液晶駆動電圧発生用の電圧変換装
置としては無視できない欠点となるため、前者のコンデ
ンサを用いたものが好ましい。しかし、コンデンサを用
いた電圧変換装置にも欠点があり、従来の技術で示した
ようにスイッチ素子としてＭＯＳトランジスタを介して
コンデンサへ電荷の充・放電を行うため、必ずＭＯＳト
ランジスタのオン抵抗の影響による電圧変換装置の出力
インピーダンスが存在する。電圧変換装置の出力インピ
ーダンスとは、負荷に変換した出力電圧を供給したとき
の出力電圧の低下量を表すものであり、液晶表示装置に
よって許容される値が異なる。出力インピーダンスを許
容値まで下げるにはＭＯＳトランジスタを流れるドレイ
ン電流を増やしオン抵抗を下げればよい。ドレイン電流
は非飽和領域では次式で表される。
【０００６】 ＩＤＳ＝β〔（ＶＧＳ−ＶＴＨ）ＶＤＳ−１／２ＶＤＳ2〕 ここで、 β＝（Ｗ／Ｌ）・（ε0・εox／ｔox）・
μ 但し、 ＩＤＳ：ドレイン電流 ＶＧＳ：ゲートソース電圧 ＶＴＨ：しきい値電圧 ＶＤＳ：ドレインソース電圧 Ｗ：チャネル幅 Ｌ：チャネル長 ε0：真空の誘電率 εox：ゲート酸化膜の比誘電率 ｔox：ゲート酸化膜圧 μ：チャネル中のキャリアの移動度 ドレイン電流を増やすためにはＷを大きくして、結果的
にチップサイズを大きくする必要がある。
μ 但し、 ＩＤＳ：ドレイン電流 ＶＧＳ：ゲートソース電圧 ＶＴＨ：しきい値電圧 ＶＤＳ：ドレインソース電圧 Ｗ：チャネル幅 Ｌ：チャネル長 ε0：真空の誘電率 εox：ゲート酸化膜の比誘電率 ｔox：ゲート酸化膜圧 μ：チャネル中のキャリアの移動度 ドレイン電流を増やすためにはＷを大きくして、結果的
にチップサイズを大きくする必要がある。
【０００７】しかし、前述の従来技術では高倍率の昇圧
になるほど使用するＭＯＳトランジスタの個数が増えて
しまう。電子機器の低電圧化に伴い、より高倍率の昇圧
が必要とされている現状にも関わらず、コストや実装面
積等からチップ面積に制限がある場合には、個々のＭＯ
ＳトランジスタのＷを大きくする必要がある従来技術で
は高倍率の昇圧は実現できない。
になるほど使用するＭＯＳトランジスタの個数が増えて
しまう。電子機器の低電圧化に伴い、より高倍率の昇圧
が必要とされている現状にも関わらず、コストや実装面
積等からチップ面積に制限がある場合には、個々のＭＯ
ＳトランジスタのＷを大きくする必要がある従来技術で
は高倍率の昇圧は実現できない。
【０００８】そこで本発明はこのような課題を解決する
もので、その目的はリアクタンス素子としてコイルを使
用せずに入力電圧を異なる出力電圧に変換する電圧変換
装置において、コスト、実装面積等からチップサイズに
制限がある場合でも高倍率の昇圧を実現する電圧変換装
置を提供することにある。
もので、その目的はリアクタンス素子としてコイルを使
用せずに入力電圧を異なる出力電圧に変換する電圧変換
装置において、コスト、実装面積等からチップサイズに
制限がある場合でも高倍率の昇圧を実現する電圧変換装
置を提供することにある。
【０００９】本発明の他の目的は、従来技術であるチャ
ージポンプ式昇圧ブロックにダイオードとコンデンサを
付加することで任意の高倍率の昇圧を行う電圧変換装置
を提供することにある。
ージポンプ式昇圧ブロックにダイオードとコンデンサを
付加することで任意の高倍率の昇圧を行う電圧変換装置
を提供することにある。
【００１０】
【課題を解決するための手段】本発明の電圧変換装置
は、ＭＯＳトランジスタとコンデンサから構成され、第
１の電位と第２の電位を交互に出力する第１の端子１
と、前記第１の端子の電位に応じて電位が交互に切り替
わる第２の端子２と、第１の端子と第２の端子の電位に
応じて第３の電位と第４の電位を出力する第３の端子３
とを備えるチャージポンプ式昇圧ブロック４と、前記第
３の端子にｎ個直列に接続されたダイオードＤ１〜Ｄｎ
と、前記ダイオードの両極にコンデンサＣ１〜Ｃｎ＋１
の一端が接続され、前記コンデンサＣ１〜Ｃｎの他端に
は前記第１の端子と前記第２の端子が交互に接続され、
前記コンデンサＣｎ＋１の他端の電位は固定されている
ことを特徴とする。
は、ＭＯＳトランジスタとコンデンサから構成され、第
１の電位と第２の電位を交互に出力する第１の端子１
と、前記第１の端子の電位に応じて電位が交互に切り替
わる第２の端子２と、第１の端子と第２の端子の電位に
応じて第３の電位と第４の電位を出力する第３の端子３
とを備えるチャージポンプ式昇圧ブロック４と、前記第
３の端子にｎ個直列に接続されたダイオードＤ１〜Ｄｎ
と、前記ダイオードの両極にコンデンサＣ１〜Ｃｎ＋１
の一端が接続され、前記コンデンサＣ１〜Ｃｎの他端に
は前記第１の端子と前記第２の端子が交互に接続され、
前記コンデンサＣｎ＋１の他端の電位は固定されている
ことを特徴とする。
【００１１】
【実施例】以下、本発明の実施例につき図面を参照して
詳細に説明する。図５は本発明の実施例を示すブロック
図である。ＭＯＳトランジスタとコンデンサから構成さ
れ、第１の電位と第２の電位を交互に出力する第１の端
子１と、前記第１の端子の電位に応じて電位が交互に切
り替わる第２の端子２と、第１の端子と第２の端子の電
位に応じて第３の電位と第４の電位を出力する第３の端
子３とを備えるチャージポンプ式昇圧ブロック４と、前
記第３の端子にｎ個直列に接続されたダイオードＤ１〜
Ｄｎと、前記ダイオードの両極にコンデンサＣ１〜Ｃｎ
＋１の一端が接続され、前記コンデンサＣ１〜Ｃｎの多
端には前記第１の端子と前記第２の端子が交互に接続さ
れ、前記コンデンサＣｎ＋１の多端の電位は固定されて
いる。端子５より電圧変換した所望の電圧を出力する。
詳細に説明する。図５は本発明の実施例を示すブロック
図である。ＭＯＳトランジスタとコンデンサから構成さ
れ、第１の電位と第２の電位を交互に出力する第１の端
子１と、前記第１の端子の電位に応じて電位が交互に切
り替わる第２の端子２と、第１の端子と第２の端子の電
位に応じて第３の電位と第４の電位を出力する第３の端
子３とを備えるチャージポンプ式昇圧ブロック４と、前
記第３の端子にｎ個直列に接続されたダイオードＤ１〜
Ｄｎと、前記ダイオードの両極にコンデンサＣ１〜Ｃｎ
＋１の一端が接続され、前記コンデンサＣ１〜Ｃｎの多
端には前記第１の端子と前記第２の端子が交互に接続さ
れ、前記コンデンサＣｎ＋１の多端の電位は固定されて
いる。端子５より電圧変換した所望の電圧を出力する。
【００１２】図１〜図３はブロック図図５の具体的実施
例である。詳細な動作は図１〜図３を用いて説明する。
例である。詳細な動作は図１〜図３を用いて説明する。
【００１３】図１（ａ）は本発明の１実施例であり、入
力電源１０１より接地電位ＶＳＳ１０２、正側電位ＶＤ
Ｄ１０３が与えられ、接地電位１０２を基準として正側
へ５倍昇圧された出力電圧を端子１２２に発生させるも
のである。コンデンサ１１３、１１４、１１５、１１６
は電荷蓄積用、コンデンサ１１７は出力電圧平滑用であ
る。１２８はクロック入力端子であり、１２９はインバ
ータである。ＭＯＳトランジスタ１０４、１０５、１０
６、１０７はゲート信号１０８、１０９、１１０、１１
１、により充分オン、オフされるものとする。１１２は
ダイオードであり正極側は電荷蓄積用コンデンサの一端
及び端子１２１に、負極側が端子１２２に接続される。
１２５は負荷であり、１２６は昇圧ブロックである。端
子１２１はさらに昇圧ブロック１２６の端子１２７に接
続される。ＭＯＳトランジスタ１０４、１０５、１０
６、１０７及び端子１２１、１２２は表２に示す状態
１、状態２を交互に繰り返す。図１（ｂ）は各端子の電
位を表したものである。昇圧ブロック１２６の動作概要
は従来技術例の中で説明しているので、全体動作につい
て説明する。
力電源１０１より接地電位ＶＳＳ１０２、正側電位ＶＤ
Ｄ１０３が与えられ、接地電位１０２を基準として正側
へ５倍昇圧された出力電圧を端子１２２に発生させるも
のである。コンデンサ１１３、１１４、１１５、１１６
は電荷蓄積用、コンデンサ１１７は出力電圧平滑用であ
る。１２８はクロック入力端子であり、１２９はインバ
ータである。ＭＯＳトランジスタ１０４、１０５、１０
６、１０７はゲート信号１０８、１０９、１１０、１１
１、により充分オン、オフされるものとする。１１２は
ダイオードであり正極側は電荷蓄積用コンデンサの一端
及び端子１２１に、負極側が端子１２２に接続される。
１２５は負荷であり、１２６は昇圧ブロックである。端
子１２１はさらに昇圧ブロック１２６の端子１２７に接
続される。ＭＯＳトランジスタ１０４、１０５、１０
６、１０７及び端子１２１、１２２は表２に示す状態
１、状態２を交互に繰り返す。図１（ｂ）は各端子の電
位を表したものである。昇圧ブロック１２６の動作概要
は従来技術例の中で説明しているので、全体動作につい
て説明する。
【００１４】状態２でＭＯＳトランジスタ１０７がオン
して端子１２１の電位が４×ＶＤＤとなるとき、端子１
２４の電位はＶＳＳであるから、コンデンサ１１６は
（４×ＶＤＤ−ＶＳＳ）で充電される。次に状態１とな
り、ＭＯＳトランジスタ１０７がオフし、端子１２４の
電位がＶＤＤとなると状態２で充電されたコンデンサ１
１６の端子１２１の電位は５×ＶＤＤとなる。端子１２
１と端子１２２間は接続されたダイオード１１２が順方
向となるため導通し、端子１２２の電位は５×ＶＤＤと
なる。平滑用コンデンサ１１７は（５×ＶＤＤ−ＶＳ
Ｓ）の電位差で充電されることになる。再び状態２にも
どったとき、端子１２１の電位が４×ＶＤＤに下がる。
端子１２２の電位は５×ＶＤＤであるがダイオード１１
２が逆方向となるため端子１２１と端子１２２間は非導
通で端子１２２の電位は５×ＶＤＤを保持することがで
きる。
して端子１２１の電位が４×ＶＤＤとなるとき、端子１
２４の電位はＶＳＳであるから、コンデンサ１１６は
（４×ＶＤＤ−ＶＳＳ）で充電される。次に状態１とな
り、ＭＯＳトランジスタ１０７がオフし、端子１２４の
電位がＶＤＤとなると状態２で充電されたコンデンサ１
１６の端子１２１の電位は５×ＶＤＤとなる。端子１２
１と端子１２２間は接続されたダイオード１１２が順方
向となるため導通し、端子１２２の電位は５×ＶＤＤと
なる。平滑用コンデンサ１１７は（５×ＶＤＤ−ＶＳ
Ｓ）の電位差で充電されることになる。再び状態２にも
どったとき、端子１２１の電位が４×ＶＤＤに下がる。
端子１２２の電位は５×ＶＤＤであるがダイオード１１
２が逆方向となるため端子１２１と端子１２２間は非導
通で端子１２２の電位は５×ＶＤＤを保持することがで
きる。
【００１５】このように、許容されるチップサイズまで
はＭＯＳトランジスタをスイッチ素子として昇圧を行
い、それ以上の昇圧はチャージポンプ式昇圧ブロックに
ダイオードとコンデンサを接続することで高倍率の昇圧
を実現することができる。
はＭＯＳトランジスタをスイッチ素子として昇圧を行
い、それ以上の昇圧はチャージポンプ式昇圧ブロックに
ダイオードとコンデンサを接続することで高倍率の昇圧
を実現することができる。
【００１６】図２（ａ）は本発明の他の実施例を示す電
圧変換装置である。入力電源２０１より接地電位ＶＳＳ
２０２、正側電位ＶＤＤ２０３が与えられ、接地電位２
０２を基準として正側へ７倍昇圧された電圧を端子２２
７に発生させるものであり、コンデンサ２１４，２１
５，２１６，２１７，２１８，２１９ は電荷蓄積用、
コンデンサ２２０は出力電圧平滑用である。２３３はク
ロック入力端子であり、２３４はインバータである。Ｍ
ＯＳトランジスタ２０４，２０５，２０６はゲート信号
２０７，２０８，２０９により充分オン、オフされるも
のとする。２１０，２１１，２１２，２１３はダイオー
ドであり直列に接続され、それぞれ正極側には電荷蓄積
用のコンデンサの一端が接続される。ダイオード２１０
の正極はさらに昇圧ブロックの端子２３７に接続され、
ダイオード２１３の負極側は端子２２７に接続される。
２３０は負荷であり、２３１は昇圧ブロックである。Ｍ
ＯＳトランジスタ２０４、２０５、２０６及び端子２２
８、２２９は表３に示す状態１、状態２を交互に繰り返
す。図（ｂ）は各端子の電位を表したものである。図２
の回路動作は図１と同様であり、昇圧ブロック２３１に
より状態１でＭＯＳトランジスタ２０６がオンして端子
２２３の電位が３×ＶＤＤとなるとき、端子２２８の電
位はＶＳＳであるから、コンデンサ２１６は（３×ＶＤ
Ｄ−ＶＳＳ）で充電される。次に状態２となり、ＭＯＳ
トランジスタ２０６がオフし、端子２２８の電位がＶＤ
Ｄとなると状態１で充電されたコンデンサ２１６の端子
２２３の電位は４×ＶＤＤとなる。端子２２３と端子２
２４間は接続されたダイオード２１０が順方向となるた
め導通し、端子２２４の電位は４×ＶＤＤとなる。この
とき端子２２９の電位はＶＳＳでありコンデンサ２１７
は（４×ＶＤＤ−ＶＳＳ）の電位差で充電される。再び
状態１になると端子２２９の電位がＶＤＤとなるため端
子２２４の電位は５×ＶＤＤとなる。同様にコンデンサ
への充電を繰り返し、平滑用コンデンサ２２０は（７×
ＶＤＤ−ＶＳＳ）の電位差で充電されることになる。図
２（ａ）は図１（ａ）で示した装置からＭＯＳトランジ
スタとコンデンサの組を１つ削除し、ダイオードとコン
デンサの組を３つ追加したものであり、昇圧ブロックで
３倍の昇圧を行い、ダイオードを４個用いて３＋４＝７
倍の昇圧を実現できる電圧変換装置である。
圧変換装置である。入力電源２０１より接地電位ＶＳＳ
２０２、正側電位ＶＤＤ２０３が与えられ、接地電位２
０２を基準として正側へ７倍昇圧された電圧を端子２２
７に発生させるものであり、コンデンサ２１４，２１
５，２１６，２１７，２１８，２１９ は電荷蓄積用、
コンデンサ２２０は出力電圧平滑用である。２３３はク
ロック入力端子であり、２３４はインバータである。Ｍ
ＯＳトランジスタ２０４，２０５，２０６はゲート信号
２０７，２０８，２０９により充分オン、オフされるも
のとする。２１０，２１１，２１２，２１３はダイオー
ドであり直列に接続され、それぞれ正極側には電荷蓄積
用のコンデンサの一端が接続される。ダイオード２１０
の正極はさらに昇圧ブロックの端子２３７に接続され、
ダイオード２１３の負極側は端子２２７に接続される。
２３０は負荷であり、２３１は昇圧ブロックである。Ｍ
ＯＳトランジスタ２０４、２０５、２０６及び端子２２
８、２２９は表３に示す状態１、状態２を交互に繰り返
す。図（ｂ）は各端子の電位を表したものである。図２
の回路動作は図１と同様であり、昇圧ブロック２３１に
より状態１でＭＯＳトランジスタ２０６がオンして端子
２２３の電位が３×ＶＤＤとなるとき、端子２２８の電
位はＶＳＳであるから、コンデンサ２１６は（３×ＶＤ
Ｄ−ＶＳＳ）で充電される。次に状態２となり、ＭＯＳ
トランジスタ２０６がオフし、端子２２８の電位がＶＤ
Ｄとなると状態１で充電されたコンデンサ２１６の端子
２２３の電位は４×ＶＤＤとなる。端子２２３と端子２
２４間は接続されたダイオード２１０が順方向となるた
め導通し、端子２２４の電位は４×ＶＤＤとなる。この
とき端子２２９の電位はＶＳＳでありコンデンサ２１７
は（４×ＶＤＤ−ＶＳＳ）の電位差で充電される。再び
状態１になると端子２２９の電位がＶＤＤとなるため端
子２２４の電位は５×ＶＤＤとなる。同様にコンデンサ
への充電を繰り返し、平滑用コンデンサ２２０は（７×
ＶＤＤ−ＶＳＳ）の電位差で充電されることになる。図
２（ａ）は図１（ａ）で示した装置からＭＯＳトランジ
スタとコンデンサの組を１つ削除し、ダイオードとコン
デンサの組を３つ追加したものであり、昇圧ブロックで
３倍の昇圧を行い、ダイオードを４個用いて３＋４＝７
倍の昇圧を実現できる電圧変換装置である。
【００１７】図３に本発明の他の実施例であり負方向に
昇圧させた電圧変換装置を示す。図３（ａ）では図２
（ａ）に示した装置に対して、入力電源の極性とダイオ
ードの極性が全て反対である。
昇圧させた電圧変換装置を示す。図３（ａ）では図２
（ａ）に示した装置に対して、入力電源の極性とダイオ
ードの極性が全て反対である。
【００１８】入力電源３０１より接地電位ＶＤＤ３０
２、負側電位ＶＳＳ３０３が与えられ、接地電位３０２
を基準として負側へ７倍昇圧された電圧を端子３２７に
発生させるものであり、コンデンサ３１４，３１５，３
１６，３１７，３１８，３１９は電荷蓄積用、コンデン
サ３２０は出力電圧平滑用である。３３３はクロック入
力端子であり、３３４はインバータである。ＭＯＳトラ
ンジスタ３０４，３０５，３０６はゲート信号３０７，
３０８，３０９により充分オン、オフされるものとす
る。３１０，３１１，３１２，３１３はダイオードであ
り直列に接続され、それぞれ負極側には電荷蓄積用のコ
ンデンサの一端が接続される。ダイオード３１０の負極
はさらに昇圧ブロック３３１の端子３３２に接続され、
ダイオード３１３の正極側は端子３２７に接続される。
３３０は負荷であり、３３１は昇圧ブロックである。Ｍ
ＯＳトランジスタ３０４、３０５、３０６及び端子３２
８、３２９は表４に示す状態１、状態２を交互に繰り返
す。図３（ｂ）は各端子の電位を表したものである。回
路動作は図２と同様であり、昇圧ブロック３３１により
状態１でＭＯＳトランジスタ３０６がオンして端子３２
３の電位が３×ＶＳＳとなるとき、端子３２８の電位は
ＶＤＤであるから、コンデンサ３１６は（３×ＶＳＳ−
ＶＤＤ）の電位差で充電される。次に状態２となり、Ｍ
ＯＳトランジスタ３０６がオフし、端子３２８の電位が
ＶＳＳとなると状態１で充電されたコンデンサ３１６の
端子３２３の電位は４×ＶＳＳとなる。端子３２３と端
子３２４間は接続されたダイオード３１０が順方向とな
るため導通し、端子３２４の電位は４×ＶＳＳとなる。
このとき端子３２９の電位はＶＤＤでありコンデンサ３
１７は（４×ＶＳＳ−ＶＤＤ）で充電される。再び状態
１になると端子３２９の電位がＶＳＳとなるため端子３
２４の電位は５×ＶＳＳとなる。同様にコンデンサへの
充電を繰り返し、平滑用コンデンサ３２０は（７×ＶＳ
Ｓ−ＶＤＤ）の電位差で充電されることになる。
２、負側電位ＶＳＳ３０３が与えられ、接地電位３０２
を基準として負側へ７倍昇圧された電圧を端子３２７に
発生させるものであり、コンデンサ３１４，３１５，３
１６，３１７，３１８，３１９は電荷蓄積用、コンデン
サ３２０は出力電圧平滑用である。３３３はクロック入
力端子であり、３３４はインバータである。ＭＯＳトラ
ンジスタ３０４，３０５，３０６はゲート信号３０７，
３０８，３０９により充分オン、オフされるものとす
る。３１０，３１１，３１２，３１３はダイオードであ
り直列に接続され、それぞれ負極側には電荷蓄積用のコ
ンデンサの一端が接続される。ダイオード３１０の負極
はさらに昇圧ブロック３３１の端子３３２に接続され、
ダイオード３１３の正極側は端子３２７に接続される。
３３０は負荷であり、３３１は昇圧ブロックである。Ｍ
ＯＳトランジスタ３０４、３０５、３０６及び端子３２
８、３２９は表４に示す状態１、状態２を交互に繰り返
す。図３（ｂ）は各端子の電位を表したものである。回
路動作は図２と同様であり、昇圧ブロック３３１により
状態１でＭＯＳトランジスタ３０６がオンして端子３２
３の電位が３×ＶＳＳとなるとき、端子３２８の電位は
ＶＤＤであるから、コンデンサ３１６は（３×ＶＳＳ−
ＶＤＤ）の電位差で充電される。次に状態２となり、Ｍ
ＯＳトランジスタ３０６がオフし、端子３２８の電位が
ＶＳＳとなると状態１で充電されたコンデンサ３１６の
端子３２３の電位は４×ＶＳＳとなる。端子３２３と端
子３２４間は接続されたダイオード３１０が順方向とな
るため導通し、端子３２４の電位は４×ＶＳＳとなる。
このとき端子３２９の電位はＶＤＤでありコンデンサ３
１７は（４×ＶＳＳ−ＶＤＤ）で充電される。再び状態
１になると端子３２９の電位がＶＳＳとなるため端子３
２４の電位は５×ＶＳＳとなる。同様にコンデンサへの
充電を繰り返し、平滑用コンデンサ３２０は（７×ＶＳ
Ｓ−ＶＤＤ）の電位差で充電されることになる。
【００１９】尚、図１の例ではＭＯＳトランジスタとコ
ンデンサを用いた昇圧ブロックで４倍昇圧を行っている
が、図２、図３の例の如く昇圧ブロックではチップサイ
ズ等の制限しだいで何倍の昇圧を行おうとも何等本発明
を脱しない。
ンデンサを用いた昇圧ブロックで４倍昇圧を行っている
が、図２、図３の例の如く昇圧ブロックではチップサイ
ズ等の制限しだいで何倍の昇圧を行おうとも何等本発明
を脱しない。
【００２０】また、図１の例ではダイオードを１個用い
て昇圧ブロックの昇圧倍数＋１倍の昇圧を行っているが
図２、図３の例の如くダイオードを複数用いて昇圧ブロ
ックの昇圧倍数＋何倍の昇圧を行おうとも何等本発明を
脱しない。
て昇圧ブロックの昇圧倍数＋１倍の昇圧を行っているが
図２、図３の例の如くダイオードを複数用いて昇圧ブロ
ックの昇圧倍数＋何倍の昇圧を行おうとも何等本発明を
脱しない。
【００２１】また、図１、図２の実施例は入力電圧ＶＤ
Ｄを接地電位ＶＳＳを基準として正方向に昇圧している
が、図３の例の如く負方向に昇圧させた場合も何等本発
明を脱しない。
Ｄを接地電位ＶＳＳを基準として正方向に昇圧している
が、図３の例の如く負方向に昇圧させた場合も何等本発
明を脱しない。
【００２２】
【表２】
【００２３】
【表３】
【００２４】
【表４】
【００２５】
【発明の効果】以上のように本発明によれば、チップサ
イズに制限があってもダイオードとコンデンサを付加す
るだけで高倍率の昇圧が可能なため、小型で低コストの
電圧変換装置を得られる。さらに、リアクタンス素子と
してコイルを用いないので小型で低ノイズの利点を持
つ。
イズに制限があってもダイオードとコンデンサを付加す
るだけで高倍率の昇圧が可能なため、小型で低コストの
電圧変換装置を得られる。さらに、リアクタンス素子と
してコイルを用いないので小型で低ノイズの利点を持
つ。
【図１】（ａ）本発明の電圧変換装置の実施例を表す
図。 （ｂ）図１（ａ）の各端子の電位を表す図。
図。 （ｂ）図１（ａ）の各端子の電位を表す図。
【図２】（ａ）本発明の電圧変換装置の実施例を表す
図。 （ｂ）図２（ａ）の各端子の電位を表す図。
図。 （ｂ）図２（ａ）の各端子の電位を表す図。
【図３】（ａ）本発明の電圧変換装置の実施例を表す
図。 （ｂ）図３（ａ）の各端子の電位を表す図。
図。 （ｂ）図３（ａ）の各端子の電位を表す図。
【図４】（ａ）従来の電圧変換装置の実施例を表す図。 （ｂ）図４（ａ）の各端子の電位を表す図。
【図５】本発明の電圧変換装置の実施例を表すブロック
図。
図。
１０１、２０１、３０１、４０１ 電源 １０４、１０５、１０６、１０７ ＭＯＳトランジスタ １１２ ダイオード １１３、１１４、１１５、１１６、１１７ コンデンサ １２５ 負荷 １２６ チャージポンプ式昇圧ブロック １２９ インバータ ２０４、２０５、２０６ ＭＯＳトランジスタ ２１０、２１１、２１２、２１３ ダイオード ２１４、２１５、２１６、２１７、２１８、２１９、２
２０ コンデンサ ２３０ 負荷 ２３１ チャージポンプ式昇圧ブロック ２３４ インバータ ３０４、３０５、３０６ ＭＯＳトランジスタ ３１０、３１１、３１２、３１３ ダイオード ３１４、３１５、３１６、３１７、３１８、３１９、３
２０ コンデンサ ３３０ 負荷 ３３１ チャージポンプ式昇圧ブロック ３３４ インバータ ４０４、４０５、４０６、４０７ ＭＯＳトランジスタ ４１２、４１３、４１４、４１５ コンデンサ ４２２ 負荷 ４２３ チャージポンプ式昇圧ブロック ４２５ インバータ Ｄ１〜Ｄｎ ダイオード Ｃ１〜Ｃｎ＋１ コンデンサ
２０ コンデンサ ２３０ 負荷 ２３１ チャージポンプ式昇圧ブロック ２３４ インバータ ３０４、３０５、３０６ ＭＯＳトランジスタ ３１０、３１１、３１２、３１３ ダイオード ３１４、３１５、３１６、３１７、３１８、３１９、３
２０ コンデンサ ３３０ 負荷 ３３１ チャージポンプ式昇圧ブロック ３３４ インバータ ４０４、４０５、４０６、４０７ ＭＯＳトランジスタ ４１２、４１３、４１４、４１５ コンデンサ ４２２ 負荷 ４２３ チャージポンプ式昇圧ブロック ４２５ インバータ Ｄ１〜Ｄｎ ダイオード Ｃ１〜Ｃｎ＋１ コンデンサ
Claims (1)
- 【請求項１】ＭＯＳトランジスタとコンデンサから構成
され、第１の電位と第２の電位を交互に出力する第１の
端子１と、前記第１の端子の電位に応じて電位が交互に
切り替わる第２の端子２と、第１の端子と第２の端子の
電位に応じて第３の電位と第４の電位を出力する第３の
端子３とを備えるチャージポンプ式昇圧ブロック４と、
前記第３の端子にｎ個直列に接続されたダイオードＤ１
〜Ｄｎと、前記ダイオードの両極にコンデンサＣ１〜Ｃ
ｎ＋１の一端が接続され、前記コンデンサＣ１〜Ｃｎの
他端には前記第１の端子と前記第２の端子が交互に接続
され、前記コンデンサＣｎ＋１の他端の電位は固定され
ていることを特徴とする電圧変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17261595A JPH0923639A (ja) | 1995-07-07 | 1995-07-07 | 電圧変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17261595A JPH0923639A (ja) | 1995-07-07 | 1995-07-07 | 電圧変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0923639A true JPH0923639A (ja) | 1997-01-21 |
Family
ID=15945166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17261595A Pending JPH0923639A (ja) | 1995-07-07 | 1995-07-07 | 電圧変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0923639A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10243636A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 昇圧回路及び半導体記憶装置 |
| KR20020094878A (ko) * | 2001-06-07 | 2002-12-18 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 패널 및 화상 표시 패널을 구비한 화상 뷰어 |
| JP2004004609A (ja) * | 2002-04-23 | 2004-01-08 | Samsung Electronics Co Ltd | 液晶表示装置の駆動電圧発生回路及びその方法 |
| KR100556693B1 (ko) * | 2001-09-19 | 2006-03-07 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
| KR100577993B1 (ko) * | 2001-08-20 | 2006-05-11 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 |
| CN100407562C (zh) * | 2003-06-19 | 2008-07-30 | 精工爱普生株式会社 | 升压电路、半导体装置及显示装置 |
| US9106126B2 (en) | 2010-05-06 | 2015-08-11 | Samsung Display Co., Ltd. | Voltage generating circuit and display apparatus having the same |
-
1995
- 1995-07-07 JP JP17261595A patent/JPH0923639A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10243636A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 昇圧回路及び半導体記憶装置 |
| KR20020094878A (ko) * | 2001-06-07 | 2002-12-18 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 패널 및 화상 표시 패널을 구비한 화상 뷰어 |
| KR100577993B1 (ko) * | 2001-08-20 | 2006-05-11 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 |
| KR100556693B1 (ko) * | 2001-09-19 | 2006-03-07 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
| JP2004004609A (ja) * | 2002-04-23 | 2004-01-08 | Samsung Electronics Co Ltd | 液晶表示装置の駆動電圧発生回路及びその方法 |
| JP4632113B2 (ja) * | 2002-04-23 | 2011-02-16 | 三星電子株式会社 | 液晶表示装置の駆動電圧発生回路及びその方法 |
| CN100407562C (zh) * | 2003-06-19 | 2008-07-30 | 精工爱普生株式会社 | 升压电路、半导体装置及显示装置 |
| US9106126B2 (en) | 2010-05-06 | 2015-08-11 | Samsung Display Co., Ltd. | Voltage generating circuit and display apparatus having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515535B2 (en) | Charge pump circuit | |
| JP4193462B2 (ja) | 昇圧回路 | |
| TW522648B (en) | Charge pump circuit | |
| US20020130704A1 (en) | Charge pump circuit | |
| TW200525869A (en) | Switching power supply and semiconductor IC | |
| JP3675457B2 (ja) | 昇圧クロック生成回路及び半導体装置 | |
| JP2004180382A (ja) | 降圧回路、電源回路及び半導体集積回路 | |
| US11652407B2 (en) | Switching capacitor converter and driving circuit | |
| CN203219176U (zh) | 电荷泵电路 | |
| US6674317B1 (en) | Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation | |
| US20200021187A1 (en) | Serial-parallel switch negative charge pump | |
| US20050012542A1 (en) | Power supply | |
| US20060133176A1 (en) | Charge pump with ensured pumping capability | |
| JPH0923639A (ja) | 電圧変換装置 | |
| JP3384484B2 (ja) | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 | |
| JP3006320B2 (ja) | 高効率ドライバ−を有する電圧変換回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| TW577078B (en) | Booster circuit capable of switching between a conventional mode and a low consumption current mode | |
| US6724240B2 (en) | Method and integrated circuit for boosting a voltage | |
| KR100386864B1 (ko) | 승압 회로 | |
| JP2002044940A (ja) | Ｍｏｓスイッチング回路 | |
| JP3374830B2 (ja) | 昇圧回路 | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| JP3524845B2 (ja) | チャージポンプ回路 | |
| JP4281360B2 (ja) | チャージポンプ回路 |