JPH06245489A - 定電位発生回路 - Google Patents
定電位発生回路Info
- Publication number
- JPH06245489A JPH06245489A JP50A JP2537593A JPH06245489A JP H06245489 A JPH06245489 A JP H06245489A JP 50 A JP50 A JP 50A JP 2537593 A JP2537593 A JP 2537593A JP H06245489 A JPH06245489 A JP H06245489A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- gate
- circuit
- semiconductor substrate
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 消費電力が小さな定電位発生回路を提供す
る。 【構成】 比較回路Ｂは、半導体基板の電位ＶBBと基準
電位ＶREF とを比較して信号φ（Ｎ１）をゲートＣに出
力し、電位ＶBBが電位ＶREF よりも高いときはゲートＣ
を開け、電位ＶBBが電位ＶREF よりも低いときはゲート
Ｃを閉じる。チャージポンプ回路Ｄは、ゲートＣを介し
て入力された外部クロック信号／ＲＡＳによって駆動さ
れ、負の電位を発生して半導体基板の電位ＶBBを徐々に
下げる。
る。 【構成】 比較回路Ｂは、半導体基板の電位ＶBBと基準
電位ＶREF とを比較して信号φ（Ｎ１）をゲートＣに出
力し、電位ＶBBが電位ＶREF よりも高いときはゲートＣ
を開け、電位ＶBBが電位ＶREF よりも低いときはゲート
Ｃを閉じる。チャージポンプ回路Ｄは、ゲートＣを介し
て入力された外部クロック信号／ＲＡＳによって駆動さ
れ、負の電位を発生して半導体基板の電位ＶBBを徐々に
下げる。
Description
【０００１】
【産業上の利用分野】本発明は、定電位発生回路に関す
る。具体的に言うと、本発明は、半導体基板などの電位
を一定に保つための定電位発生回路に関する。
る。具体的に言うと、本発明は、半導体基板などの電位
を一定に保つための定電位発生回路に関する。
【０００２】
【従来の技術】図１０は従来の定電位発生回路Ｐの電気
回路図である。この定電位発生回路Ｐは、チャージポン
プ回路Ｑとクランプ回路Ｒとを含み、チャージポンプ回
路Ｑは第１および第２のチャージポンプ部Ｑ１，Ｑ２と
ポンプ駆動信号発生部Ｑ３とを含む。
回路図である。この定電位発生回路Ｐは、チャージポン
プ回路Ｑとクランプ回路Ｒとを含み、チャージポンプ回
路Ｑは第１および第２のチャージポンプ部Ｑ１，Ｑ２と
ポンプ駆動信号発生部Ｑ３とを含む。
【０００３】ポンプ駆動信号発生部Ｑ３は、ＮＡＮＤゲ
ート５２，５３や多数のインバータ５４，５５，５６，
５７，５８，５９，６０，６１を含み、入力端子５１か
ら外部クロック信号／ＲＡＳを入力され、インバータ５
７およびＮＡＮＤゲート５３の出力ノードＮ５１，Ｎ５
２に相補なポンプ駆動信号φ（Ｎ５１），φ（Ｎ５２）
を出力する。
ート５２，５３や多数のインバータ５４，５５，５６，
５７，５８，５９，６０，６１を含み、入力端子５１か
ら外部クロック信号／ＲＡＳを入力され、インバータ５
７およびＮＡＮＤゲート５３の出力ノードＮ５１，Ｎ５
２に相補なポンプ駆動信号φ（Ｎ５１），φ（Ｎ５２）
を出力する。
【０００４】第１および第２のチャージポンプ部Ｑ１，
Ｑ２は、コンデンサ６３，６６およびＰチャネルＭＯＳ
トランジスタ６４，６５；６７，６８を含み、ノードＮ
５１，Ｎ５２からそれぞれポンプ駆動信号φ（Ｎ５
１），φ（Ｎ５２）を入力され、ポンプ駆動信号φ（Ｎ
５１），φ（Ｎ５２）がＶCC（Ｖ）から０（Ｖ）に立下
がる毎に出力端子６２に接続された半導体基板（対象
物；図示せず）の電位ＶBBを少しずつ下げる。このよう
なチャージポンプ部Ｑ１，Ｑ２は、図１１において点線
で示すように、半導体基板の電位ＶBBをＶBBL ＝２Ｖth
−ＶCC（ただし、ＶthはＰチャネルＭＯＳトランジスタ
のしきい値電圧である。）、たとえば−３．０（Ｖ）ま
で下げる能力がある。
Ｑ２は、コンデンサ６３，６６およびＰチャネルＭＯＳ
トランジスタ６４，６５；６７，６８を含み、ノードＮ
５１，Ｎ５２からそれぞれポンプ駆動信号φ（Ｎ５
１），φ（Ｎ５２）を入力され、ポンプ駆動信号φ（Ｎ
５１），φ（Ｎ５２）がＶCC（Ｖ）から０（Ｖ）に立下
がる毎に出力端子６２に接続された半導体基板（対象
物；図示せず）の電位ＶBBを少しずつ下げる。このよう
なチャージポンプ部Ｑ１，Ｑ２は、図１１において点線
で示すように、半導体基板の電位ＶBBをＶBBL ＝２Ｖth
−ＶCC（ただし、ＶthはＰチャネルＭＯＳトランジスタ
のしきい値電圧である。）、たとえば−３．０（Ｖ）ま
で下げる能力がある。
【０００５】クランプ回路Ｒは、ダイオード接続された
複数個のＰチャネルＭＯＳトランジスタ６９を含み、半
導体基板の電位ＶBBが所望の負電位ＶBB0 （ただし、Ｖ
BB0＞ＶBBL である。）、たとえば、−２．５（Ｖ）よ
り低くなることを防止する。
複数個のＰチャネルＭＯＳトランジスタ６９を含み、半
導体基板の電位ＶBBが所望の負電位ＶBB0 （ただし、Ｖ
BB0＞ＶBBL である。）、たとえば、−２．５（Ｖ）よ
り低くなることを防止する。
【０００６】したがって、この定電位発生回路Ｐを使用
すれば、図１１において実線で示すように、半導体基板
の電位ＶBBを一定の負電位ＶBB0 に保つことができ、半
導体基板に設けられた機能回路が半導体基板の電位ＶBB
の上昇によって誤動作することを防止することができ
る。
すれば、図１１において実線で示すように、半導体基板
の電位ＶBBを一定の負電位ＶBB0 に保つことができ、半
導体基板に設けられた機能回路が半導体基板の電位ＶBB
の上昇によって誤動作することを防止することができ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
定電位発生回路Ｐにあっては、半導体基板の電位ＶBBが
所定の負電位ＶBB0 に達した後も外部信号／ＲＡＳが入
力されている限り動作し続け、クランプ回路Ｒに無駄な
電流が流れるので、回路Ｐの消費電力が大きかった。ク
ランプ回路Ｒが設けられていない場合でも、多数のイン
バータ５４，５５，５６，５７，５８，５９，６０，６
１を含むポンプ駆動信号発生部Ｑ３が動作し続けるの
で、消費電力が大きかった。
定電位発生回路Ｐにあっては、半導体基板の電位ＶBBが
所定の負電位ＶBB0 に達した後も外部信号／ＲＡＳが入
力されている限り動作し続け、クランプ回路Ｒに無駄な
電流が流れるので、回路Ｐの消費電力が大きかった。ク
ランプ回路Ｒが設けられていない場合でも、多数のイン
バータ５４，５５，５６，５７，５８，５９，６０，６
１を含むポンプ駆動信号発生部Ｑ３が動作し続けるの
で、消費電力が大きかった。
【０００８】本発明は、上述の従来例の欠点に鑑みてな
されたものであり、その目的とするところは、消費電力
が小さな定電位発生回路を提供することにある。
されたものであり、その目的とするところは、消費電力
が小さな定電位発生回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明の定電位発生回路
は、対象物の電位と基準電位とを比較して比較結果に応
じた信号を出力する比較手段と、外部からクロック信号
が与えられ、前記比較手段から出力された信号に応答し
て開閉するゲート手段と、前記ゲート手段を介して入力
されたクロック信号によって駆動され、前記対象物を一
定の電位に保つための電位を発生するチャージポンプ手
段とを備えたことを特徴としている。
は、対象物の電位と基準電位とを比較して比較結果に応
じた信号を出力する比較手段と、外部からクロック信号
が与えられ、前記比較手段から出力された信号に応答し
て開閉するゲート手段と、前記ゲート手段を介して入力
されたクロック信号によって駆動され、前記対象物を一
定の電位に保つための電位を発生するチャージポンプ手
段とを備えたことを特徴としている。
【００１０】
【作用】本発明の定電位発生回路にあっては、対象物の
電位と基準電位とを比較して比較結果に応じた信号を出
力する比較手段と、比較手段から出力された信号に応答
して開閉するゲート手段と、ゲート手段を介して入力さ
れた外部クロック信号によって駆動されるチャージポン
プ手段とを備えているので、対象物の電位が基準電位に
達したときにゲート手段を閉じて外部クロック信号の入
力を阻止し、チャージポンプ手段の動作を停止させるこ
とができる。したがって、従来のように対象物の電位が
基準電位に達した後もチャージポンプ手段が動き続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を減少させることができる。
電位と基準電位とを比較して比較結果に応じた信号を出
力する比較手段と、比較手段から出力された信号に応答
して開閉するゲート手段と、ゲート手段を介して入力さ
れた外部クロック信号によって駆動されるチャージポン
プ手段とを備えているので、対象物の電位が基準電位に
達したときにゲート手段を閉じて外部クロック信号の入
力を阻止し、チャージポンプ手段の動作を停止させるこ
とができる。したがって、従来のように対象物の電位が
基準電位に達した後もチャージポンプ手段が動き続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を減少させることができる。
【００１１】
【実施例】図１は本発明の一実施例による定電位発生回
路Ａの構成を示すブロック図、図２は定電位発生回路Ａ
の具体的な構成を示す電気回路図、図３（ａ）ないし
（ｃ）は比較回路Ｂの動作を説明するための説明図、図
４（ａ）ないし（ｈ）は定電位発生回路Ａの動作を示す
タイムチャートである。本実施例の定電位発生回路Ａ
は、半導体基板（対象物；図示せず）を一定の負電位Ｖ
REF に保つための回路であって、比較回路ＢとゲートＣ
とチャージポンプ回路Ｄとを含む。比較回路Ｂは、半導
体基板の電位ＶBBと基準電位ＶREF とを比較して比較結
果に応じた信号φ（Ｎ１）をゲートＣに出力し、半導体
基板の電位ＶBBが基準電位ＶREF より高いときはゲート
Ｃを開き、半導体基板の電位ＶBBが基準電位ＶREF より
低いときはゲートＣを閉じる。チャージポンプ回路Ｄ
は、ゲートＣを介して入力された外部信号／ＲＡＳによ
って駆動され、負の電位を発生して半導体基板の電位Ｖ
BBを徐々に下げる。
路Ａの構成を示すブロック図、図２は定電位発生回路Ａ
の具体的な構成を示す電気回路図、図３（ａ）ないし
（ｃ）は比較回路Ｂの動作を説明するための説明図、図
４（ａ）ないし（ｈ）は定電位発生回路Ａの動作を示す
タイムチャートである。本実施例の定電位発生回路Ａ
は、半導体基板（対象物；図示せず）を一定の負電位Ｖ
REF に保つための回路であって、比較回路ＢとゲートＣ
とチャージポンプ回路Ｄとを含む。比較回路Ｂは、半導
体基板の電位ＶBBと基準電位ＶREF とを比較して比較結
果に応じた信号φ（Ｎ１）をゲートＣに出力し、半導体
基板の電位ＶBBが基準電位ＶREF より高いときはゲート
Ｃを開き、半導体基板の電位ＶBBが基準電位ＶREF より
低いときはゲートＣを閉じる。チャージポンプ回路Ｄ
は、ゲートＣを介して入力された外部信号／ＲＡＳによ
って駆動され、負の電位を発生して半導体基板の電位Ｖ
BBを徐々に下げる。
【００１２】詳しく説明すると、比較回路Ｂにあって
は、電極同士を接続された１対のＰチャネルＭＯＳトラ
ンジスタ２２，２３の一方電極が電源端子２１に接続さ
れており、ＰチャネルＭＯＳトランジスタ２２，２３の
他方電極はＮチャネルＭＯＳトランジスタ２４を介して
ノードＮ８に接続され、ＰチャネルＭＯＳトランジスタ
２３のゲートとＮチャネルＭＯＳトランジスタ２４のゲ
ートは互いに接続されている。また、電極同士を接続さ
れた１対のＰチャネルＭＯＳトランジスタ２５，２６の
一方電極が電源端子２１に接続されており、Ｐチャネル
ＭＯＳトランジスタ２５，２６の他方電極はＮチャネル
ＭＯＳトランジスタ２７を介してノードＮ８に接続さ
れ、ＰチャネルＭＯＳトランジスタ２５のゲートとＮチ
ャネルＭＯＳトランジスタ２７のゲートは互いに接続さ
れている。また、ＰチャネルＭＯＳトランジスタ２２の
ゲートとＰチャネルＭＯＳトランジスタ２６のゲートは
互いに接続されている。
は、電極同士を接続された１対のＰチャネルＭＯＳトラ
ンジスタ２２，２３の一方電極が電源端子２１に接続さ
れており、ＰチャネルＭＯＳトランジスタ２２，２３の
他方電極はＮチャネルＭＯＳトランジスタ２４を介して
ノードＮ８に接続され、ＰチャネルＭＯＳトランジスタ
２３のゲートとＮチャネルＭＯＳトランジスタ２４のゲ
ートは互いに接続されている。また、電極同士を接続さ
れた１対のＰチャネルＭＯＳトランジスタ２５，２６の
一方電極が電源端子２１に接続されており、Ｐチャネル
ＭＯＳトランジスタ２５，２６の他方電極はＮチャネル
ＭＯＳトランジスタ２７を介してノードＮ８に接続さ
れ、ＰチャネルＭＯＳトランジスタ２５のゲートとＮチ
ャネルＭＯＳトランジスタ２７のゲートは互いに接続さ
れている。また、ＰチャネルＭＯＳトランジスタ２２の
ゲートとＰチャネルＭＯＳトランジスタ２６のゲートは
互いに接続されている。
【００１３】ＰチャネルＭＯＳトランジスタ２３のゲー
トとＮチャネルＭＯＳトランジスタ２４のゲートの接続
ノードＮ１０は、ＰチャネルＭＯＳトランジスタ２５，
２６とＮチャネルＭＯＳトランジスタ２７の接続ノード
Ｎ１２に接続されており、ノードＮ１２はＰチャネルＭ
ＯＳトランジスタ３２および抵抗３１を介して電源端子
２１に接続されている。ＰチャネルＭＯＳトランジスタ
２５のゲートとＮチャネルＭＯＳトランジスタ２７のゲ
ートの接続ノードＮ１１は、ＰチャネルＭＯＳトランジ
スタ２２，２３とＮチャネルＭＯＳトランジスタ２４の
接続ノードＮ９に接続されており、ノードＮ９はＮチャ
ネルＭＯＳトランジスタ２９および抵抗２８を介して電
源端子２１に接続されている。また、ノードＮ９はイン
バータ３０に接続され、インバータ３０の出力ノードＮ
１はゲートＣすなわちＮＡＮＤゲート２の一方入力ノー
ドに接続されている。
トとＮチャネルＭＯＳトランジスタ２４のゲートの接続
ノードＮ１０は、ＰチャネルＭＯＳトランジスタ２５，
２６とＮチャネルＭＯＳトランジスタ２７の接続ノード
Ｎ１２に接続されており、ノードＮ１２はＰチャネルＭ
ＯＳトランジスタ３２および抵抗３１を介して電源端子
２１に接続されている。ＰチャネルＭＯＳトランジスタ
２５のゲートとＮチャネルＭＯＳトランジスタ２７のゲ
ートの接続ノードＮ１１は、ＰチャネルＭＯＳトランジ
スタ２２，２３とＮチャネルＭＯＳトランジスタ２４の
接続ノードＮ９に接続されており、ノードＮ９はＮチャ
ネルＭＯＳトランジスタ２９および抵抗２８を介して電
源端子２１に接続されている。また、ノードＮ９はイン
バータ３０に接続され、インバータ３０の出力ノードＮ
１はゲートＣすなわちＮＡＮＤゲート２の一方入力ノー
ドに接続されている。
【００１４】ＰチャネルＭＯＳトランジスタ２２のゲー
トとＰチャネルＭＯＳトランジスタ２６のゲートの接続
ノードＮ７と、ＮチャネルＭＯＳトランジスタ２４とＮ
チャネルＭＯＳトランジスタ２７の接続ノードＮ８に
は、それぞれ相補な内部クロック信号ＰＨＹ，／ＰＨＹ
が入力される。図４（ａ）（ｂ）に示すように、内部ク
ロック信号ＰＨＹは外部クロック信号／ＲＡＳと同じタ
イミングでオンオフする信号であり、内部クロック信号
ＰＨＹが「Ｌ」レベルから「Ｈ」レベルになり、かつ内
部クロック信号／ＰＨＹが「Ｈ」レベルから「Ｌ」レベ
ルになったときのみ比較回路Ｂは比較動作を行なうこと
ができる。
トとＰチャネルＭＯＳトランジスタ２６のゲートの接続
ノードＮ７と、ＮチャネルＭＯＳトランジスタ２４とＮ
チャネルＭＯＳトランジスタ２７の接続ノードＮ８に
は、それぞれ相補な内部クロック信号ＰＨＹ，／ＰＨＹ
が入力される。図４（ａ）（ｂ）に示すように、内部ク
ロック信号ＰＨＹは外部クロック信号／ＲＡＳと同じタ
イミングでオンオフする信号であり、内部クロック信号
ＰＨＹが「Ｌ」レベルから「Ｈ」レベルになり、かつ内
部クロック信号／ＰＨＹが「Ｈ」レベルから「Ｌ」レベ
ルになったときのみ比較回路Ｂは比較動作を行なうこと
ができる。
【００１５】以下、比較回路Ｂの動作を説明する。内部
クロック信号ＰＨＹが「Ｌ」レベルで内部クロック信号
／ＰＨＹが「Ｈ」レベルである場合は、図３（ａ）に示
すように、ノードＮ７が「Ｌ」レベルであるからＰチャ
ネルＭＯＳトランジスタ２２，２６がオンし、ノードＮ
９，Ｎ１２が電源端子２１と導通して「Ｈ」レベルとな
り、これによりＮチャネルＭＯＳトランジスタ２７，２
４がオンする。この場合は、半導体基板の電位ＶBBと基
準電位ＶREF の高低に関係なくノードＮ９は「Ｈ」レベ
ルとなり、インバータ３０の出力信号φ（Ｎ１）は
「Ｌ」レベルとなる。
クロック信号ＰＨＹが「Ｌ」レベルで内部クロック信号
／ＰＨＹが「Ｈ」レベルである場合は、図３（ａ）に示
すように、ノードＮ７が「Ｌ」レベルであるからＰチャ
ネルＭＯＳトランジスタ２２，２６がオンし、ノードＮ
９，Ｎ１２が電源端子２１と導通して「Ｈ」レベルとな
り、これによりＮチャネルＭＯＳトランジスタ２７，２
４がオンする。この場合は、半導体基板の電位ＶBBと基
準電位ＶREF の高低に関係なくノードＮ９は「Ｈ」レベ
ルとなり、インバータ３０の出力信号φ（Ｎ１）は
「Ｌ」レベルとなる。
【００１６】この状態から内部クロック信号ＰＨＹが
「Ｈ」レベルになり内部クロック信号／ＰＨＹが「Ｌ」
レベルになったときに、比較動作が開始される。すなわ
ち、ノードＮ７が「Ｈ」レベルになってＰチャネルＭＯ
Ｓトランジスタ２２，２６がオフし、ノードＮ８，Ｎ
９，Ｎ１２が「Ｌ」レベルになってＮチャネルＭＯＳト
ランジスタ２４，２７がオフし、電源端子２１から抵抗
２８およびＰチャネルＭＯＳトランジスタ２９を介して
ノードＮ９に電流が流れ、電源端子２１から抵抗３１お
よびＰチャネルＭＯＳトランジスタ３２を介してノード
Ｎ１２に電流が流れてノードＮ９，Ｎ１２の電位が徐々
に上昇する。
「Ｈ」レベルになり内部クロック信号／ＰＨＹが「Ｌ」
レベルになったときに、比較動作が開始される。すなわ
ち、ノードＮ７が「Ｈ」レベルになってＰチャネルＭＯ
Ｓトランジスタ２２，２６がオフし、ノードＮ８，Ｎ
９，Ｎ１２が「Ｌ」レベルになってＮチャネルＭＯＳト
ランジスタ２４，２７がオフし、電源端子２１から抵抗
２８およびＰチャネルＭＯＳトランジスタ２９を介して
ノードＮ９に電流が流れ、電源端子２１から抵抗３１お
よびＰチャネルＭＯＳトランジスタ３２を介してノード
Ｎ１２に電流が流れてノードＮ９，Ｎ１２の電位が徐々
に上昇する。
【００１７】半導体基板の電位ＶBBが基準電位ＶREF よ
り高いときは、ＰチャネルＭＯＳトランジスタ２９の抵
抗値がＰチャネルＭＯＳトランジスタ３２の抵抗値より
大きく、ノードＮ９に流れ込む電流よりノード１２に流
れ込む電流の方が大きいため、ノードＮ１２の電位がノ
ードＮ９の電位より早く上昇し、ＮチャネルＭＯＳトラ
ンジスタ２４の方がＮチャネルＭＯＳトランジスタ２７
よりもいち早くオンする。これにより、図３（ｂ）に示
すように、ノードＮ９はノードＮ８に導通して「Ｌ」レ
ベルになりインバータ３０の出力信号φ（Ｎ１）は
「Ｈ」レベルとなる。また、ノードＮ９が「Ｌ」レベル
になったので、ＰチャネルＭＯＳトランジスタ２５がオ
ンしてノードＮ１２が電源端子２１と導通し、回路Ｂが
安定する。
り高いときは、ＰチャネルＭＯＳトランジスタ２９の抵
抗値がＰチャネルＭＯＳトランジスタ３２の抵抗値より
大きく、ノードＮ９に流れ込む電流よりノード１２に流
れ込む電流の方が大きいため、ノードＮ１２の電位がノ
ードＮ９の電位より早く上昇し、ＮチャネルＭＯＳトラ
ンジスタ２４の方がＮチャネルＭＯＳトランジスタ２７
よりもいち早くオンする。これにより、図３（ｂ）に示
すように、ノードＮ９はノードＮ８に導通して「Ｌ」レ
ベルになりインバータ３０の出力信号φ（Ｎ１）は
「Ｈ」レベルとなる。また、ノードＮ９が「Ｌ」レベル
になったので、ＰチャネルＭＯＳトランジスタ２５がオ
ンしてノードＮ１２が電源端子２１と導通し、回路Ｂが
安定する。
【００１８】逆に、半導体基板の電位ＶBBが基準電位Ｖ
REF より低いときは、ＮチャネルＭＯＳトランジスタ２
７の方がＮチャネルＭＯＳトランジスタ２４よりもいち
早くオンし、図３（ｃ）に示すように、ノードＮ１２は
ノードＮ８と導通して「Ｌ」レベルになり、これにより
ＰチャネルＭＯＳトランジスタ２３がオンしてノードＮ
９が電源端子２１に導通し「Ｈ」レベルとなる。したが
って、インバータ３０の出力信号φ（Ｎ１）は「Ｌ」レ
ベルとなる。
REF より低いときは、ＮチャネルＭＯＳトランジスタ２
７の方がＮチャネルＭＯＳトランジスタ２４よりもいち
早くオンし、図３（ｃ）に示すように、ノードＮ１２は
ノードＮ８と導通して「Ｌ」レベルになり、これにより
ＰチャネルＭＯＳトランジスタ２３がオンしてノードＮ
９が電源端子２１に導通し「Ｈ」レベルとなる。したが
って、インバータ３０の出力信号φ（Ｎ１）は「Ｌ」レ
ベルとなる。
【００１９】以上述べたことを図４（ａ）（ｂ）（ｃ）
（ｄ）（ｈ）を参照してまとめると、比較回路Ｂのノー
ドＮ７，Ｎ８には外部クロック信号／ＲＡＳと同位相の
内部クロック信号ＰＨＹおよびこれと相補な内部クロッ
ク信号／ＰＨＹが入力される。内部クロック信号ＰＨＹ
が「Ｌ」レベルで内部クロック信号／ＰＨＹが「Ｈ」レ
ベルの場合は、半導体基板の電位ＶBBの高低に関係なく
比較回路Ｂの出力信号φ（Ｎ１）は常に「Ｌ」レベルで
ある。内部クロック信号ＰＨＹが「Ｈ」レベルで内部ク
ロック信号／ＰＨＹが「Ｌ」レベルである場合、半導体
基板の電位ＶBBが基準電位ＶREF 、たとえば−２．５
（Ｖ）より高いときに出力信号φ（Ｎ１）は「Ｈ」レベ
ルになり、半導体基板の電位ＶBBが基準電位ＶREF より
低くなったときに出力信号φ（Ｎ１）は「Ｌ」レベルに
なる。
（ｄ）（ｈ）を参照してまとめると、比較回路Ｂのノー
ドＮ７，Ｎ８には外部クロック信号／ＲＡＳと同位相の
内部クロック信号ＰＨＹおよびこれと相補な内部クロッ
ク信号／ＰＨＹが入力される。内部クロック信号ＰＨＹ
が「Ｌ」レベルで内部クロック信号／ＰＨＹが「Ｈ」レ
ベルの場合は、半導体基板の電位ＶBBの高低に関係なく
比較回路Ｂの出力信号φ（Ｎ１）は常に「Ｌ」レベルで
ある。内部クロック信号ＰＨＹが「Ｈ」レベルで内部ク
ロック信号／ＰＨＹが「Ｌ」レベルである場合、半導体
基板の電位ＶBBが基準電位ＶREF 、たとえば−２．５
（Ｖ）より高いときに出力信号φ（Ｎ１）は「Ｈ」レベ
ルになり、半導体基板の電位ＶBBが基準電位ＶREF より
低くなったときに出力信号φ（Ｎ１）は「Ｌ」レベルに
なる。
【００２０】ＮＡＮＤゲート２の一方入力ノードにはこ
のような信号φ（Ｎ１）が入力され、ＮＡＮＤゲート２
の他方入力ノードには入力端子１から外部クロック信号
／ＲＡＳが入力される。したがって、ＮＡＮＤゲート２
の出力ノードＮ２からチャージポンプ回路Ｄには、図４
（ｅ）に示すように、信号φ（Ｎ１）と相補な信号φ
（Ｎ２）が出力される。
のような信号φ（Ｎ１）が入力され、ＮＡＮＤゲート２
の他方入力ノードには入力端子１から外部クロック信号
／ＲＡＳが入力される。したがって、ＮＡＮＤゲート２
の出力ノードＮ２からチャージポンプ回路Ｄには、図４
（ｅ）に示すように、信号φ（Ｎ１）と相補な信号φ
（Ｎ２）が出力される。
【００２１】次に、チャージポンプ回路Ｄを説明する。
チャージポンプ回路Ｄは、第１および第２のチャージポ
ンプ部Ｄ１，Ｄ２と、これらのチャージポンプ部Ｄ１，
Ｄ２を駆動させるための相補なポンプ駆動信号φ（Ｎ
３），φ（Ｎ４）を発生するポンプ駆動信号発生部Ｄ３
とを含む。
チャージポンプ回路Ｄは、第１および第２のチャージポ
ンプ部Ｄ１，Ｄ２と、これらのチャージポンプ部Ｄ１，
Ｄ２を駆動させるための相補なポンプ駆動信号φ（Ｎ
３），φ（Ｎ４）を発生するポンプ駆動信号発生部Ｄ３
とを含む。
【００２２】ポンプ駆動信号発生部Ｄ３は、２つのＮＡ
ＮＤゲート３，４と多数のインバータ５，６，７，８，
９，１０，１１とを含み、ＮＡＮＤゲート２の出力ノー
ドＮ２はＮＡＮＤゲート３の一方入力ノードに接続され
るとともに、インバータ５を介してＮＡＮＤゲート４の
一方入力ノードに接続されている。ＮＡＮＤゲート３の
出力ノードはインバータ６，７，８，９を介してＮＡＮ
Ｄゲート４の他方入力ノードに接続されており、ＮＡＮ
Ｄゲート４の出力ノードＮ４はインバータ１０，１１を
介してＮＡＮＤゲート３の他方入力ノードに接続されて
いる。しかして、図４（ｆ）（ｇ）に示すように、イン
バータ７の出力ノードＮ３から第１のチャージポンプ部
Ｄ１には信号φ（Ｎ２）と相補なポンプ駆動信号φ（Ｎ
３）が出力され、ＮＡＮＤゲート４の出力ノードＮ４か
ら第２のチャージポンプ部Ｄ１には信号φ（Ｎ２）と同
相のポンプ駆動信号φ（Ｎ４）が出力される。
ＮＤゲート３，４と多数のインバータ５，６，７，８，
９，１０，１１とを含み、ＮＡＮＤゲート２の出力ノー
ドＮ２はＮＡＮＤゲート３の一方入力ノードに接続され
るとともに、インバータ５を介してＮＡＮＤゲート４の
一方入力ノードに接続されている。ＮＡＮＤゲート３の
出力ノードはインバータ６，７，８，９を介してＮＡＮ
Ｄゲート４の他方入力ノードに接続されており、ＮＡＮ
Ｄゲート４の出力ノードＮ４はインバータ１０，１１を
介してＮＡＮＤゲート３の他方入力ノードに接続されて
いる。しかして、図４（ｆ）（ｇ）に示すように、イン
バータ７の出力ノードＮ３から第１のチャージポンプ部
Ｄ１には信号φ（Ｎ２）と相補なポンプ駆動信号φ（Ｎ
３）が出力され、ＮＡＮＤゲート４の出力ノードＮ４か
ら第２のチャージポンプ部Ｄ１には信号φ（Ｎ２）と同
相のポンプ駆動信号φ（Ｎ４）が出力される。
【００２３】第１のチャージポンプ部Ｄ１は、ノードＮ
３と出力端子１２の間に直列に接続されたコンデンサ１
３およびＰチャネルＰＭＯＳトランジスタ１４と、コン
デンサ１３とＰチャネルＭＯＳトランジスタ１４の接続
ノードＮ５と接地の間に接続されたＰチャネルＭＯＳト
ランジスタ１５とを含む。第２のチャージポンプ部Ｄ１
は、ノードＮ４と出力端子１２の間に直列に接続された
コンデンサ１６およびＰチャネルＭＯＳトランジスタ１
７と、コンデンサ１６とＰチャネルＭＯＳトランジスタ
１７の接続ノードＮ６と接地の間に接続されたＰチャネ
ルＭＯＳトランジスタ１８とを含む。ＰチャネルＭＯＳ
トランジスタ１４，１８のゲートはノードＮ５に接続さ
れ、ＰチャネルＭＯＳトランジスタ１５，１７のゲート
はノードＮ６に接続されている。また、ＰチャネルＭＯ
Ｓトランジスタ１４，１５のバックゲートはノードＮ３
に接続され、ＰチャネルＭＯＳトランジスタ１７，１８
のバックゲートはノードＮ４に接続されている。
３と出力端子１２の間に直列に接続されたコンデンサ１
３およびＰチャネルＰＭＯＳトランジスタ１４と、コン
デンサ１３とＰチャネルＭＯＳトランジスタ１４の接続
ノードＮ５と接地の間に接続されたＰチャネルＭＯＳト
ランジスタ１５とを含む。第２のチャージポンプ部Ｄ１
は、ノードＮ４と出力端子１２の間に直列に接続された
コンデンサ１６およびＰチャネルＭＯＳトランジスタ１
７と、コンデンサ１６とＰチャネルＭＯＳトランジスタ
１７の接続ノードＮ６と接地の間に接続されたＰチャネ
ルＭＯＳトランジスタ１８とを含む。ＰチャネルＭＯＳ
トランジスタ１４，１８のゲートはノードＮ５に接続さ
れ、ＰチャネルＭＯＳトランジスタ１５，１７のゲート
はノードＮ６に接続されている。また、ＰチャネルＭＯ
Ｓトランジスタ１４，１５のバックゲートはノードＮ３
に接続され、ＰチャネルＭＯＳトランジスタ１７，１８
のバックゲートはノードＮ４に接続されている。
【００２４】しかして、ポンプ駆動信号φ（Ｎ３）が０
（Ｖ）からＶCC（Ｖ）に立上がり、ポンプ駆動信号φ
（Ｎ４）がＶCC（Ｖ）から０（Ｖ）に立下がったときに
は、ノードＮ５が正電位になってＰチャネルＭＯＳトラ
ンジスタ１４，１８がオフし、ノードＮ６が負電位にな
ってＰチャネルＭＯＳトランジスタ１５，１７がオンす
る。これにより、接地からノードＮ５に負電荷が流入
し、半導体基板からノードＮ６に正電荷が流入して半導
体基板の電位ＶBBが少し下がる。逆に、ポンプ駆動信号
φ（Ｎ３）が立下がり、ポンプ駆動信号φ（Ｎ４）が立
上がったときには、接地からノードＮ６に負電荷が流入
し、半導体基板からノードＮ５に正電荷が流入して半導
体基板の電位ＶBBが少し下がる。これを繰返すことによ
り第１および第２のチャージポンプ部Ｄ１，Ｄ２は、す
でに述べたとおり、半導体基板の電位ＶBBをＶBBL ＝２
Ｖth−ＶCC、たとえば−３．０（Ｖ）まで下げる能力が
ある。
（Ｖ）からＶCC（Ｖ）に立上がり、ポンプ駆動信号φ
（Ｎ４）がＶCC（Ｖ）から０（Ｖ）に立下がったときに
は、ノードＮ５が正電位になってＰチャネルＭＯＳトラ
ンジスタ１４，１８がオフし、ノードＮ６が負電位にな
ってＰチャネルＭＯＳトランジスタ１５，１７がオンす
る。これにより、接地からノードＮ５に負電荷が流入
し、半導体基板からノードＮ６に正電荷が流入して半導
体基板の電位ＶBBが少し下がる。逆に、ポンプ駆動信号
φ（Ｎ３）が立下がり、ポンプ駆動信号φ（Ｎ４）が立
上がったときには、接地からノードＮ６に負電荷が流入
し、半導体基板からノードＮ５に正電荷が流入して半導
体基板の電位ＶBBが少し下がる。これを繰返すことによ
り第１および第２のチャージポンプ部Ｄ１，Ｄ２は、す
でに述べたとおり、半導体基板の電位ＶBBをＶBBL ＝２
Ｖth−ＶCC、たとえば−３．０（Ｖ）まで下げる能力が
ある。
【００２５】しかし、比較回路Ｂにおいて基準電位Ｖ
REF をＶBBL より高い電位、たとえば−２．５（Ｖ）に
設定しておけば、図４に示すように、半導体基板の電位
ＶBBが基準電位ＶREF ＝−２．５（Ｖ）より低くなった
とき（時刻Ｔ1 ）、比較回路Ｂの出力信号φ（Ｎ１）が
「Ｌ」レベルに固定され、さらにはポンプ駆動信号φ
（Ｎ３），φ（Ｎ４）が「Ｌ」または「Ｈ」レベルに固
定されてチャージポンプ部Ｄ１，Ｄ２の動作が停止す
る。この後、半導体基板に設けられた機能回路が動作す
ることによって半導体基板に正電荷が注入され、半導体
基板の電位ＶBBが上昇して基準電位ＶREF より高くなる
と（時刻Ｔ2 ）、比較回路Ｂの出力信号φ（Ｎ１）は再
びオンオフを繰返すこととなり、チャージポンプ部Ｄ
１，Ｄ２が動作する。したがって、半導体基板の電位Ｖ
BBは基準電位ＶREF ＝−２．５（Ｖ）に保たれる。
REF をＶBBL より高い電位、たとえば−２．５（Ｖ）に
設定しておけば、図４に示すように、半導体基板の電位
ＶBBが基準電位ＶREF ＝−２．５（Ｖ）より低くなった
とき（時刻Ｔ1 ）、比較回路Ｂの出力信号φ（Ｎ１）が
「Ｌ」レベルに固定され、さらにはポンプ駆動信号φ
（Ｎ３），φ（Ｎ４）が「Ｌ」または「Ｈ」レベルに固
定されてチャージポンプ部Ｄ１，Ｄ２の動作が停止す
る。この後、半導体基板に設けられた機能回路が動作す
ることによって半導体基板に正電荷が注入され、半導体
基板の電位ＶBBが上昇して基準電位ＶREF より高くなる
と（時刻Ｔ2 ）、比較回路Ｂの出力信号φ（Ｎ１）は再
びオンオフを繰返すこととなり、チャージポンプ部Ｄ
１，Ｄ２が動作する。したがって、半導体基板の電位Ｖ
BBは基準電位ＶREF ＝−２．５（Ｖ）に保たれる。
【００２６】このように本実施例の定電位発生回路Ａに
おいては、半導体基板の電位ＶBBが基準電位ＶREF より
高いときのみチャージポンプ回路Ｄが駆動し、半導体基
板の電位ＶBBが基準電位ＶREF より低くなるとチャージ
ポンプ回路Ｄが停止する。したがって、従来の定電位発
生回路Ｐのように半導体基板の電位ＶBBが所定の負Ｖ
BB0 に達した後もチャージポンプ回路Ｑが動き続け電力
が無駄に消費されることがない。
おいては、半導体基板の電位ＶBBが基準電位ＶREF より
高いときのみチャージポンプ回路Ｄが駆動し、半導体基
板の電位ＶBBが基準電位ＶREF より低くなるとチャージ
ポンプ回路Ｄが停止する。したがって、従来の定電位発
生回路Ｐのように半導体基板の電位ＶBBが所定の負Ｖ
BB0 に達した後もチャージポンプ回路Ｑが動き続け電力
が無駄に消費されることがない。
【００２７】図５は他の実施例による定電位発生回路Ｅ
の電気回路図、図６（ａ）ないし（ｇ）は定電位発生回
路Ｅの動作を示すタイムチャートである。この定電位発
生回路Ｅは図２の定電位発生回路Ａと同様、比較回路Ｂ
とゲートＣとチャージポンプ回路Ｆとを含む。比較回路
ＢおよびゲートＣは定電位発生回路Ａと同じであるので
説明は省略される。チャージポンプ回路Ｆはチャージポ
ンプ部Ｆ１とポンプ駆動信号発生部Ｆ２とを含む。ポン
プ駆動信号発生部Ｆ２はインバータ３３からなり、イン
バータ３３の出力ノードＮ１３にはゲートＣの出力信号
φ（Ｎ２）を反転させ駆動能力を向上させたポンプ駆動
信号φ（Ｎ１３）が出力される。
の電気回路図、図６（ａ）ないし（ｇ）は定電位発生回
路Ｅの動作を示すタイムチャートである。この定電位発
生回路Ｅは図２の定電位発生回路Ａと同様、比較回路Ｂ
とゲートＣとチャージポンプ回路Ｆとを含む。比較回路
ＢおよびゲートＣは定電位発生回路Ａと同じであるので
説明は省略される。チャージポンプ回路Ｆはチャージポ
ンプ部Ｆ１とポンプ駆動信号発生部Ｆ２とを含む。ポン
プ駆動信号発生部Ｆ２はインバータ３３からなり、イン
バータ３３の出力ノードＮ１３にはゲートＣの出力信号
φ（Ｎ２）を反転させ駆動能力を向上させたポンプ駆動
信号φ（Ｎ１３）が出力される。
【００２８】チャージポンプ部Ｆ１は、ノードＮ１３と
出力端子１２の間に直列に接続されたコンデンサ３４お
よびＰチャネルＭＯＳトランジスタ３５と、コンデンサ
３４とＰチャネルＭＯＳトランジスタ３５の接続ノード
Ｎ１４と接地の間に接続されたＰチャネルＭＯＳトラン
ジスタ３６とを含み、ＰチャネルＭＯＳトランジスタ３
５のゲートはノードＮ１４に接続され、ＰチャネルＭＯ
Ｓトランジスタ３６のゲートは接地されている。
出力端子１２の間に直列に接続されたコンデンサ３４お
よびＰチャネルＭＯＳトランジスタ３５と、コンデンサ
３４とＰチャネルＭＯＳトランジスタ３５の接続ノード
Ｎ１４と接地の間に接続されたＰチャネルＭＯＳトラン
ジスタ３６とを含み、ＰチャネルＭＯＳトランジスタ３
５のゲートはノードＮ１４に接続され、ＰチャネルＭＯ
Ｓトランジスタ３６のゲートは接地されている。
【００２９】しかして、ポンプ駆動信号φ（Ｎ１３）が
ＶCC（Ｖ）から０（Ｖ）に立下がったときはコンデンサ
３４のカップリングによってノードＮ１４は負電位にな
り、ＰチャネルＭＯＳトランジスタ３５がオン状態、Ｐ
チャネルＭＯＳトランジスタ３６がオフ状態となって半
導体基板からノードＮ１４に正電荷が流入し、半導体基
板の電位ＶBBが少し下がる。逆に、ポンプ駆動信号φ
（Ｎ１３）が０（Ｖ）からＶCC（Ｖ）に立上がったとき
はノードＮ１４は正電位になり、ＰチャネルＭＯＳトラ
ンジスタ３５がオフ状態、ＰチャネルＭＯＳトランジス
タ３６がオン状態となって接地からノードＮ１４に負電
荷が流入する。このチャージポンプ回路Ｆも図２のチャ
ージポンプ回路Ｄと同様に半導体基板の電位ＶBBをＶ
BBL ＝２Ｖth−ＶCC、たとえば−３．０（Ｖ）まで下げ
る能力がある。
ＶCC（Ｖ）から０（Ｖ）に立下がったときはコンデンサ
３４のカップリングによってノードＮ１４は負電位にな
り、ＰチャネルＭＯＳトランジスタ３５がオン状態、Ｐ
チャネルＭＯＳトランジスタ３６がオフ状態となって半
導体基板からノードＮ１４に正電荷が流入し、半導体基
板の電位ＶBBが少し下がる。逆に、ポンプ駆動信号φ
（Ｎ１３）が０（Ｖ）からＶCC（Ｖ）に立上がったとき
はノードＮ１４は正電位になり、ＰチャネルＭＯＳトラ
ンジスタ３５がオフ状態、ＰチャネルＭＯＳトランジス
タ３６がオン状態となって接地からノードＮ１４に負電
荷が流入する。このチャージポンプ回路Ｆも図２のチャ
ージポンプ回路Ｄと同様に半導体基板の電位ＶBBをＶ
BBL ＝２Ｖth−ＶCC、たとえば−３．０（Ｖ）まで下げ
る能力がある。
【００３０】しかし、比較回路Ｂにおいて基準電位Ｖ
REF を−２．５（Ｖ）に設定しておけば、図６に示すよ
うに、半導体基板の電位ＶBBが−２．５（Ｖ）よりも低
くなったとき（時刻Ｔ3 ）にチャージポンプ回路Ｆの動
作が停止し、半導体基板の電位ＶBBが再び−２．５
（Ｖ）よりも高くなったとき（時刻Ｔ4 ）にチャージポ
ンプ回路Ｆが動き出す。したがって、半導体基板の電位
ＶBBは基準電位ＶREF ＝−２．５（Ｖ）に保たれる。
REF を−２．５（Ｖ）に設定しておけば、図６に示すよ
うに、半導体基板の電位ＶBBが−２．５（Ｖ）よりも低
くなったとき（時刻Ｔ3 ）にチャージポンプ回路Ｆの動
作が停止し、半導体基板の電位ＶBBが再び−２．５
（Ｖ）よりも高くなったとき（時刻Ｔ4 ）にチャージポ
ンプ回路Ｆが動き出す。したがって、半導体基板の電位
ＶBBは基準電位ＶREF ＝−２．５（Ｖ）に保たれる。
【００３１】図７はさらに他の実施例による定電位発生
回路Ｉの電気回路図、図８（ａ）ないし（ｇ）は定電位
発生回路Ｉの動作を示すタイムチャートである。この定
電位発生回路Ｉも図２の定電位発生回路Ａと同様に比較
回路ＫとゲートＣとチャージポンプ回路Ｊとを含むが、
対象物を正電位に保つ点で定電位発生回路Ａと異なる。
回路Ｉの電気回路図、図８（ａ）ないし（ｇ）は定電位
発生回路Ｉの動作を示すタイムチャートである。この定
電位発生回路Ｉも図２の定電位発生回路Ａと同様に比較
回路ＫとゲートＣとチャージポンプ回路Ｊとを含むが、
対象物を正電位に保つ点で定電位発生回路Ａと異なる。
【００３２】比較回路Ｋは、図２の比較回路Ｂにおいて
半導体基板の電位ＶBBおよび基準電位ＶREF がゲートに
入力されるＰチャネルＭＯＳトランジスタ２９，３２を
ＮチャネルＭＯＳトランジスタ４１，４２に置換えたも
のである。ＮチャネルＭＯＳトランジスタ４１に入力さ
れる対象物の電位ＶPPがＮチャネルＭＯＳトランジスタ
４２に入力される基準電位ＶREF より高くなったとき
に、比較回路Ｋの出力信号φ（Ｎ１）は「Ｌ」レベルに
固定される。
半導体基板の電位ＶBBおよび基準電位ＶREF がゲートに
入力されるＰチャネルＭＯＳトランジスタ２９，３２を
ＮチャネルＭＯＳトランジスタ４１，４２に置換えたも
のである。ＮチャネルＭＯＳトランジスタ４１に入力さ
れる対象物の電位ＶPPがＮチャネルＭＯＳトランジスタ
４２に入力される基準電位ＶREF より高くなったとき
に、比較回路Ｋの出力信号φ（Ｎ１）は「Ｌ」レベルに
固定される。
【００３３】チャージポンプ回路Ｊは、チャージポンプ
部Ｊ１とポンプ駆動信号発生部Ｊ２とを含む。ポンプ駆
動信号発生部Ｊ２はインバータ３７からなり、インバー
タ３７の出力ノードＮ１５にはゲートＣの出力信号φ
（Ｎ２）を反転させ駆動能力を向上させたポンプ駆動信
号φ（Ｎ１５）が出力される。
部Ｊ１とポンプ駆動信号発生部Ｊ２とを含む。ポンプ駆
動信号発生部Ｊ２はインバータ３７からなり、インバー
タ３７の出力ノードＮ１５にはゲートＣの出力信号φ
（Ｎ２）を反転させ駆動能力を向上させたポンプ駆動信
号φ（Ｎ１５）が出力される。
【００３４】チャージポンプ部Ｊ１はノードＮ１５と出
力端子１２の間に直列に接続されたコンデンサ３８およ
びＮチャネルＭＯＳトランジスタ３９と、コンデンサ３
８とＮチャネルＭＯＳトランジスタ３９の接続ノードＮ
１６と電源端子２１の間に接続されたＮチャネルＭＯＳ
トランジスタ４０とを含み、ＮチャネルＭＯＳトランジ
スタ３９のゲートはノードＮ１６に接続され、Ｎチャネ
ルＭＯＳトランジスタ４０のゲートは電源端子２１に接
続されている。しかして、ポンプ駆動信号φ（Ｎ１５）
が立上がったときは対象物からノードＮ１６に負電荷が
流入し、ポンプ駆動信号φ（Ｎ１５）が立下がったとき
は電源端子２１からノードＮ１６に正電荷が流入する。
力端子１２の間に直列に接続されたコンデンサ３８およ
びＮチャネルＭＯＳトランジスタ３９と、コンデンサ３
８とＮチャネルＭＯＳトランジスタ３９の接続ノードＮ
１６と電源端子２１の間に接続されたＮチャネルＭＯＳ
トランジスタ４０とを含み、ＮチャネルＭＯＳトランジ
スタ３９のゲートはノードＮ１６に接続され、Ｎチャネ
ルＭＯＳトランジスタ４０のゲートは電源端子２１に接
続されている。しかして、ポンプ駆動信号φ（Ｎ１５）
が立上がったときは対象物からノードＮ１６に負電荷が
流入し、ポンプ駆動信号φ（Ｎ１５）が立下がったとき
は電源端子２１からノードＮ１６に正電荷が流入する。
【００３５】このチャージポンプ回路Ｊは、対象物の電
位ＶPPをＶPPH ＝−２Ｖth＋２ＶCC、たとえば＋６．３
（Ｖ）まで上昇させる能力がある。しかし比較回路Ｋに
おいて基準電位ＶREF を＋４．８（Ｖ）に設定しておけ
ば、図８に示すように、対象物の電位ＶPPが＋４．８
（Ｖ）よりも高くなったとき（時刻Ｔ5 ）チャージポン
プ回路Ｊの動作を停止させ、対象物の電位ＶPPが＋４．
８（Ｖ）よりも低くなったとき（時刻Ｔ6 ）チャージポ
ンプ回路Ｊを動作させることができる。したがって、無
駄な電力を消費することなく対象物の電位ＶPPを基準電
位ＶREF ＝＋４．８（Ｖ）に保つことができる。
位ＶPPをＶPPH ＝−２Ｖth＋２ＶCC、たとえば＋６．３
（Ｖ）まで上昇させる能力がある。しかし比較回路Ｋに
おいて基準電位ＶREF を＋４．８（Ｖ）に設定しておけ
ば、図８に示すように、対象物の電位ＶPPが＋４．８
（Ｖ）よりも高くなったとき（時刻Ｔ5 ）チャージポン
プ回路Ｊの動作を停止させ、対象物の電位ＶPPが＋４．
８（Ｖ）よりも低くなったとき（時刻Ｔ6 ）チャージポ
ンプ回路Ｊを動作させることができる。したがって、無
駄な電力を消費することなく対象物の電位ＶPPを基準電
位ＶREF ＝＋４．８（Ｖ）に保つことができる。
【００３６】このようにして得られた電源電圧ＶCCより
も高い電圧ＶPPは、たとえばブースト回路において伝達
信号φが減衰することを防止するために使用される。詳
しく説明すると、図９に示すように、信号φをＮチャネ
ルＭＯＳトランジスタ４３を介して伝達する場合、通常
はＮチャネルＭＯＳトランジスタ４３のゲートに印加さ
れるゲート電圧ＶG は信号φのレベルＶINと同じ電源電
圧ＶCCである。この場合、ＮチャネルＭＯＳトランジス
タ４３を通過した信号φのレベルＶOUT はＮチャネルＭ
ＯＳトランジスタ４３のしきい値電圧Ｖth分だけ小さく
なる。しかし、電源電圧ＶCCより高い電圧ＶPPをＮチャ
ネルＭＯＳトランジスタ４３のゲートに印加すれば、信
号φのレベルＶINを減衰させることなくそのまま伝達さ
せることができる。
も高い電圧ＶPPは、たとえばブースト回路において伝達
信号φが減衰することを防止するために使用される。詳
しく説明すると、図９に示すように、信号φをＮチャネ
ルＭＯＳトランジスタ４３を介して伝達する場合、通常
はＮチャネルＭＯＳトランジスタ４３のゲートに印加さ
れるゲート電圧ＶG は信号φのレベルＶINと同じ電源電
圧ＶCCである。この場合、ＮチャネルＭＯＳトランジス
タ４３を通過した信号φのレベルＶOUT はＮチャネルＭ
ＯＳトランジスタ４３のしきい値電圧Ｖth分だけ小さく
なる。しかし、電源電圧ＶCCより高い電圧ＶPPをＮチャ
ネルＭＯＳトランジスタ４３のゲートに印加すれば、信
号φのレベルＶINを減衰させることなくそのまま伝達さ
せることができる。
【００３７】
【発明の効果】本発明の定電位発生回路にあっては、対
象物の電位と基準電位とを比較して比較結果に応じた信
号を出力する比較手段と、比較手段から出力された信号
に応答して開閉するゲート手段と、ゲート手段を介して
入力された外部クロック信号によって駆動されるチャー
ジポンプ手段とを備えているので、対象物の電位が基準
電位に達したときにゲート手段を閉じて外部クロック信
号の入力を阻止し、ポンプ手段の動作を停止させること
ができる。したがって、従来のように対象物の電位が基
準電位に達した後もチャージポンプ手段が動作し続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を従来よりも減少させることができる。
象物の電位と基準電位とを比較して比較結果に応じた信
号を出力する比較手段と、比較手段から出力された信号
に応答して開閉するゲート手段と、ゲート手段を介して
入力された外部クロック信号によって駆動されるチャー
ジポンプ手段とを備えているので、対象物の電位が基準
電位に達したときにゲート手段を閉じて外部クロック信
号の入力を阻止し、ポンプ手段の動作を停止させること
ができる。したがって、従来のように対象物の電位が基
準電位に達した後もチャージポンプ手段が動作し続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を従来よりも減少させることができる。
【図１】本発明の一実施例による定電位発生回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１に示した定電位発生回路の電気回路図であ
る。
る。
【図３】図２に示した定電位発生回路に含まれる比較回
路の動作を説明するための説明図である。
路の動作を説明するための説明図である。
【図４】図２に示した定電位発生回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図５】本発明の他の実施例による定電位発生回路の電
気回路図である。
気回路図である。
【図６】図５に示した定電位発生回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図７】本発明のさらに他の実施例による定電位発生回
路の電気回路図である。
路の電気回路図である。
【図８】図７に示した定電位発生回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図９】図７に示した定電位発生回路の使用例を説明す
るための説明図である。
るための説明図である。
【図１０】従来例による定電位発生回路の電気回路図で
ある。
ある。
【図１１】図１０に示した定電位発生回路が接続された
半導体基板の電位の時間変化を示す図である。
半導体基板の電位の時間変化を示す図である。
Ａ，Ｅ，Ｉ 定電位発生回路 Ｂ，Ｋ 比較回路 Ｃ ゲート Ｄ，Ｆ，Ｊ チャージポンプ回路
Claims (1)
- 【請求項１】 対象物の電位と基準電位とを比較して比
較結果に応じた信号を出力する比較手段と、 外部からクロック信号が与えられ、前記比較手段から出
力された信号に応答して開閉するゲート手段と、 前記ゲート手段を介して入力されたクロック信号によっ
て駆動され、前記対象物を一定の電位に保つための電位
を発生するチャージポンプ手段とを備えたことを特徴と
する定電位発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06245489A (ja) | 1993-02-15 | 1993-02-15 | 定電位発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06245489A (ja) | 1993-02-15 | 1993-02-15 | 定電位発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06245489A true JPH06245489A (ja) | 1994-09-02 |
Family
ID=12164104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Withdrawn JPH06245489A (ja) | 1993-02-15 | 1993-02-15 | 定電位発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06245489A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10243636A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 昇圧回路及び半導体記憶装置 |
| JP2003109381A (ja) * | 2001-09-27 | 2003-04-11 | Oki Electric Ind Co Ltd | 昇圧電源発生回路 |
| JP2018063743A (ja) * | 2015-12-29 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器、半導体ウエハ |
| JP2022002397A (ja) * | 2016-06-30 | 2022-01-06 | 株式会社半導体エネルギー研究所 | コンパレータ、半導体装置 |
-
1993
- 1993-02-15 JP JP50A patent/JPH06245489A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10243636A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 昇圧回路及び半導体記憶装置 |
| JP2003109381A (ja) * | 2001-09-27 | 2003-04-11 | Oki Electric Ind Co Ltd | 昇圧電源発生回路 |
| JP2018063743A (ja) * | 2015-12-29 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器、半導体ウエハ |
| JP2022002397A (ja) * | 2016-06-30 | 2022-01-06 | 株式会社半導体エネルギー研究所 | コンパレータ、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808506A (en) | MOS charge pump generation and regulation method and apparatus | |
| US6091282A (en) | High voltage generating circuit for a semiconductor memory circuit | |
| JP5225876B2 (ja) | パワーオンリセット回路 | |
| KR100804627B1 (ko) | 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 | |
| JPH0468861B2 (ja) | ||
| JP2932433B2 (ja) | データ入出力感知形基板電圧発生回路 | |
| JPH0584597B2 (ja) | ||
| US7030707B2 (en) | Oscillator circuits and methods that change frequency in inverse proportion to power source voltage | |
| TW403911B (en) | Boosted voltage driver | |
| JPH021456B2 (ja) | ||
| US7126434B2 (en) | Oscillator circuit for semiconductor device | |
| US3976895A (en) | Low power detector circuit | |
| JP3561716B1 (ja) | 定電圧回路 | |
| US7545128B2 (en) | Regulator circuit | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| TWI810010B (zh) | 具有溫度補償的低功耗振盪電路及電子裝置 | |
| JP6998850B2 (ja) | 定電流回路 | |
| JP3176339B2 (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
| JPH06245489A (ja) | 定電位発生回路 | |
| KR0168079B1 (ko) | 클럭발생장치 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JPH0758887B2 (ja) | Ｒｃ時定数を利用した可変クロック遅延回路 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JP4576199B2 (ja) | 降圧電圧出力回路 | |
| KR20000026486A (ko) | 고전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |