JPH06245489A - 定電位発生回路 - Google Patents
定電位発生回路Info
- Publication number
- JPH06245489A JPH06245489A JP50A JP2537593A JPH06245489A JP H06245489 A JPH06245489 A JP H06245489A JP 50 A JP50 A JP 50A JP 2537593 A JP2537593 A JP 2537593A JP H06245489 A JPH06245489 A JP H06245489A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- gate
- circuit
- semiconductor substrate
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 消費電力が小さな定電位発生回路を提供す
る。 【構成】 比較回路Bは、半導体基板の電位VBBと基準
電位VREF とを比較して信号φ(N1)をゲートCに出
力し、電位VBBが電位VREF よりも高いときはゲートC
を開け、電位VBBが電位VREF よりも低いときはゲート
Cを閉じる。チャージポンプ回路Dは、ゲートCを介し
て入力された外部クロック信号/RASによって駆動さ
れ、負の電位を発生して半導体基板の電位VBBを徐々に
下げる。
る。 【構成】 比較回路Bは、半導体基板の電位VBBと基準
電位VREF とを比較して信号φ(N1)をゲートCに出
力し、電位VBBが電位VREF よりも高いときはゲートC
を開け、電位VBBが電位VREF よりも低いときはゲート
Cを閉じる。チャージポンプ回路Dは、ゲートCを介し
て入力された外部クロック信号/RASによって駆動さ
れ、負の電位を発生して半導体基板の電位VBBを徐々に
下げる。
Description
【0001】
【産業上の利用分野】本発明は、定電位発生回路に関す
る。具体的に言うと、本発明は、半導体基板などの電位
を一定に保つための定電位発生回路に関する。
る。具体的に言うと、本発明は、半導体基板などの電位
を一定に保つための定電位発生回路に関する。
【0002】
【従来の技術】図10は従来の定電位発生回路Pの電気
回路図である。この定電位発生回路Pは、チャージポン
プ回路Qとクランプ回路Rとを含み、チャージポンプ回
路Qは第1および第2のチャージポンプ部Q1,Q2と
ポンプ駆動信号発生部Q3とを含む。
回路図である。この定電位発生回路Pは、チャージポン
プ回路Qとクランプ回路Rとを含み、チャージポンプ回
路Qは第1および第2のチャージポンプ部Q1,Q2と
ポンプ駆動信号発生部Q3とを含む。
【0003】ポンプ駆動信号発生部Q3は、NANDゲ
ート52,53や多数のインバータ54,55,56,
57,58,59,60,61を含み、入力端子51か
ら外部クロック信号/RASを入力され、インバータ5
7およびNANDゲート53の出力ノードN51,N5
2に相補なポンプ駆動信号φ(N51),φ(N52)
を出力する。
ート52,53や多数のインバータ54,55,56,
57,58,59,60,61を含み、入力端子51か
ら外部クロック信号/RASを入力され、インバータ5
7およびNANDゲート53の出力ノードN51,N5
2に相補なポンプ駆動信号φ(N51),φ(N52)
を出力する。
【0004】第1および第2のチャージポンプ部Q1,
Q2は、コンデンサ63,66およびPチャネルMOS
トランジスタ64,65;67,68を含み、ノードN
51,N52からそれぞれポンプ駆動信号φ(N5
1),φ(N52)を入力され、ポンプ駆動信号φ(N
51),φ(N52)がVCC(V)から0(V)に立下
がる毎に出力端子62に接続された半導体基板(対象
物;図示せず)の電位VBBを少しずつ下げる。このよう
なチャージポンプ部Q1,Q2は、図11において点線
で示すように、半導体基板の電位VBBをVBBL =2Vth
−VCC(ただし、VthはPチャネルMOSトランジスタ
のしきい値電圧である。)、たとえば−3.0(V)ま
で下げる能力がある。
Q2は、コンデンサ63,66およびPチャネルMOS
トランジスタ64,65;67,68を含み、ノードN
51,N52からそれぞれポンプ駆動信号φ(N5
1),φ(N52)を入力され、ポンプ駆動信号φ(N
51),φ(N52)がVCC(V)から0(V)に立下
がる毎に出力端子62に接続された半導体基板(対象
物;図示せず)の電位VBBを少しずつ下げる。このよう
なチャージポンプ部Q1,Q2は、図11において点線
で示すように、半導体基板の電位VBBをVBBL =2Vth
−VCC(ただし、VthはPチャネルMOSトランジスタ
のしきい値電圧である。)、たとえば−3.0(V)ま
で下げる能力がある。
【0005】クランプ回路Rは、ダイオード接続された
複数個のPチャネルMOSトランジスタ69を含み、半
導体基板の電位VBBが所望の負電位VBB0 (ただし、V
BB0>VBBL である。)、たとえば、−2.5(V)よ
り低くなることを防止する。
複数個のPチャネルMOSトランジスタ69を含み、半
導体基板の電位VBBが所望の負電位VBB0 (ただし、V
BB0>VBBL である。)、たとえば、−2.5(V)よ
り低くなることを防止する。
【0006】したがって、この定電位発生回路Pを使用
すれば、図11において実線で示すように、半導体基板
の電位VBBを一定の負電位VBB0 に保つことができ、半
導体基板に設けられた機能回路が半導体基板の電位VBB
の上昇によって誤動作することを防止することができ
る。
すれば、図11において実線で示すように、半導体基板
の電位VBBを一定の負電位VBB0 に保つことができ、半
導体基板に設けられた機能回路が半導体基板の電位VBB
の上昇によって誤動作することを防止することができ
る。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
定電位発生回路Pにあっては、半導体基板の電位VBBが
所定の負電位VBB0 に達した後も外部信号/RASが入
力されている限り動作し続け、クランプ回路Rに無駄な
電流が流れるので、回路Pの消費電力が大きかった。ク
ランプ回路Rが設けられていない場合でも、多数のイン
バータ54,55,56,57,58,59,60,6
1を含むポンプ駆動信号発生部Q3が動作し続けるの
で、消費電力が大きかった。
定電位発生回路Pにあっては、半導体基板の電位VBBが
所定の負電位VBB0 に達した後も外部信号/RASが入
力されている限り動作し続け、クランプ回路Rに無駄な
電流が流れるので、回路Pの消費電力が大きかった。ク
ランプ回路Rが設けられていない場合でも、多数のイン
バータ54,55,56,57,58,59,60,6
1を含むポンプ駆動信号発生部Q3が動作し続けるの
で、消費電力が大きかった。
【0008】本発明は、上述の従来例の欠点に鑑みてな
されたものであり、その目的とするところは、消費電力
が小さな定電位発生回路を提供することにある。
されたものであり、その目的とするところは、消費電力
が小さな定電位発生回路を提供することにある。
【0009】
【課題を解決するための手段】本発明の定電位発生回路
は、対象物の電位と基準電位とを比較して比較結果に応
じた信号を出力する比較手段と、外部からクロック信号
が与えられ、前記比較手段から出力された信号に応答し
て開閉するゲート手段と、前記ゲート手段を介して入力
されたクロック信号によって駆動され、前記対象物を一
定の電位に保つための電位を発生するチャージポンプ手
段とを備えたことを特徴としている。
は、対象物の電位と基準電位とを比較して比較結果に応
じた信号を出力する比較手段と、外部からクロック信号
が与えられ、前記比較手段から出力された信号に応答し
て開閉するゲート手段と、前記ゲート手段を介して入力
されたクロック信号によって駆動され、前記対象物を一
定の電位に保つための電位を発生するチャージポンプ手
段とを備えたことを特徴としている。
【0010】
【作用】本発明の定電位発生回路にあっては、対象物の
電位と基準電位とを比較して比較結果に応じた信号を出
力する比較手段と、比較手段から出力された信号に応答
して開閉するゲート手段と、ゲート手段を介して入力さ
れた外部クロック信号によって駆動されるチャージポン
プ手段とを備えているので、対象物の電位が基準電位に
達したときにゲート手段を閉じて外部クロック信号の入
力を阻止し、チャージポンプ手段の動作を停止させるこ
とができる。したがって、従来のように対象物の電位が
基準電位に達した後もチャージポンプ手段が動き続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を減少させることができる。
電位と基準電位とを比較して比較結果に応じた信号を出
力する比較手段と、比較手段から出力された信号に応答
して開閉するゲート手段と、ゲート手段を介して入力さ
れた外部クロック信号によって駆動されるチャージポン
プ手段とを備えているので、対象物の電位が基準電位に
達したときにゲート手段を閉じて外部クロック信号の入
力を阻止し、チャージポンプ手段の動作を停止させるこ
とができる。したがって、従来のように対象物の電位が
基準電位に達した後もチャージポンプ手段が動き続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を減少させることができる。
【0011】
【実施例】図1は本発明の一実施例による定電位発生回
路Aの構成を示すブロック図、図2は定電位発生回路A
の具体的な構成を示す電気回路図、図3(a)ないし
(c)は比較回路Bの動作を説明するための説明図、図
4(a)ないし(h)は定電位発生回路Aの動作を示す
タイムチャートである。本実施例の定電位発生回路A
は、半導体基板(対象物;図示せず)を一定の負電位V
REF に保つための回路であって、比較回路BとゲートC
とチャージポンプ回路Dとを含む。比較回路Bは、半導
体基板の電位VBBと基準電位VREF とを比較して比較結
果に応じた信号φ(N1)をゲートCに出力し、半導体
基板の電位VBBが基準電位VREF より高いときはゲート
Cを開き、半導体基板の電位VBBが基準電位VREF より
低いときはゲートCを閉じる。チャージポンプ回路D
は、ゲートCを介して入力された外部信号/RASによ
って駆動され、負の電位を発生して半導体基板の電位V
BBを徐々に下げる。
路Aの構成を示すブロック図、図2は定電位発生回路A
の具体的な構成を示す電気回路図、図3(a)ないし
(c)は比較回路Bの動作を説明するための説明図、図
4(a)ないし(h)は定電位発生回路Aの動作を示す
タイムチャートである。本実施例の定電位発生回路A
は、半導体基板(対象物;図示せず)を一定の負電位V
REF に保つための回路であって、比較回路BとゲートC
とチャージポンプ回路Dとを含む。比較回路Bは、半導
体基板の電位VBBと基準電位VREF とを比較して比較結
果に応じた信号φ(N1)をゲートCに出力し、半導体
基板の電位VBBが基準電位VREF より高いときはゲート
Cを開き、半導体基板の電位VBBが基準電位VREF より
低いときはゲートCを閉じる。チャージポンプ回路D
は、ゲートCを介して入力された外部信号/RASによ
って駆動され、負の電位を発生して半導体基板の電位V
BBを徐々に下げる。
【0012】詳しく説明すると、比較回路Bにあって
は、電極同士を接続された1対のPチャネルMOSトラ
ンジスタ22,23の一方電極が電源端子21に接続さ
れており、PチャネルMOSトランジスタ22,23の
他方電極はNチャネルMOSトランジスタ24を介して
ノードN8に接続され、PチャネルMOSトランジスタ
23のゲートとNチャネルMOSトランジスタ24のゲ
ートは互いに接続されている。また、電極同士を接続さ
れた1対のPチャネルMOSトランジスタ25,26の
一方電極が電源端子21に接続されており、Pチャネル
MOSトランジスタ25,26の他方電極はNチャネル
MOSトランジスタ27を介してノードN8に接続さ
れ、PチャネルMOSトランジスタ25のゲートとNチ
ャネルMOSトランジスタ27のゲートは互いに接続さ
れている。また、PチャネルMOSトランジスタ22の
ゲートとPチャネルMOSトランジスタ26のゲートは
互いに接続されている。
は、電極同士を接続された1対のPチャネルMOSトラ
ンジスタ22,23の一方電極が電源端子21に接続さ
れており、PチャネルMOSトランジスタ22,23の
他方電極はNチャネルMOSトランジスタ24を介して
ノードN8に接続され、PチャネルMOSトランジスタ
23のゲートとNチャネルMOSトランジスタ24のゲ
ートは互いに接続されている。また、電極同士を接続さ
れた1対のPチャネルMOSトランジスタ25,26の
一方電極が電源端子21に接続されており、Pチャネル
MOSトランジスタ25,26の他方電極はNチャネル
MOSトランジスタ27を介してノードN8に接続さ
れ、PチャネルMOSトランジスタ25のゲートとNチ
ャネルMOSトランジスタ27のゲートは互いに接続さ
れている。また、PチャネルMOSトランジスタ22の
ゲートとPチャネルMOSトランジスタ26のゲートは
互いに接続されている。
【0013】PチャネルMOSトランジスタ23のゲー
トとNチャネルMOSトランジスタ24のゲートの接続
ノードN10は、PチャネルMOSトランジスタ25,
26とNチャネルMOSトランジスタ27の接続ノード
N12に接続されており、ノードN12はPチャネルM
OSトランジスタ32および抵抗31を介して電源端子
21に接続されている。PチャネルMOSトランジスタ
25のゲートとNチャネルMOSトランジスタ27のゲ
ートの接続ノードN11は、PチャネルMOSトランジ
スタ22,23とNチャネルMOSトランジスタ24の
接続ノードN9に接続されており、ノードN9はNチャ
ネルMOSトランジスタ29および抵抗28を介して電
源端子21に接続されている。また、ノードN9はイン
バータ30に接続され、インバータ30の出力ノードN
1はゲートCすなわちNANDゲート2の一方入力ノー
ドに接続されている。
トとNチャネルMOSトランジスタ24のゲートの接続
ノードN10は、PチャネルMOSトランジスタ25,
26とNチャネルMOSトランジスタ27の接続ノード
N12に接続されており、ノードN12はPチャネルM
OSトランジスタ32および抵抗31を介して電源端子
21に接続されている。PチャネルMOSトランジスタ
25のゲートとNチャネルMOSトランジスタ27のゲ
ートの接続ノードN11は、PチャネルMOSトランジ
スタ22,23とNチャネルMOSトランジスタ24の
接続ノードN9に接続されており、ノードN9はNチャ
ネルMOSトランジスタ29および抵抗28を介して電
源端子21に接続されている。また、ノードN9はイン
バータ30に接続され、インバータ30の出力ノードN
1はゲートCすなわちNANDゲート2の一方入力ノー
ドに接続されている。
【0014】PチャネルMOSトランジスタ22のゲー
トとPチャネルMOSトランジスタ26のゲートの接続
ノードN7と、NチャネルMOSトランジスタ24とN
チャネルMOSトランジスタ27の接続ノードN8に
は、それぞれ相補な内部クロック信号PHY,/PHY
が入力される。図4(a)(b)に示すように、内部ク
ロック信号PHYは外部クロック信号/RASと同じタ
イミングでオンオフする信号であり、内部クロック信号
PHYが「L」レベルから「H」レベルになり、かつ内
部クロック信号/PHYが「H」レベルから「L」レベ
ルになったときのみ比較回路Bは比較動作を行なうこと
ができる。
トとPチャネルMOSトランジスタ26のゲートの接続
ノードN7と、NチャネルMOSトランジスタ24とN
チャネルMOSトランジスタ27の接続ノードN8に
は、それぞれ相補な内部クロック信号PHY,/PHY
が入力される。図4(a)(b)に示すように、内部ク
ロック信号PHYは外部クロック信号/RASと同じタ
イミングでオンオフする信号であり、内部クロック信号
PHYが「L」レベルから「H」レベルになり、かつ内
部クロック信号/PHYが「H」レベルから「L」レベ
ルになったときのみ比較回路Bは比較動作を行なうこと
ができる。
【0015】以下、比較回路Bの動作を説明する。内部
クロック信号PHYが「L」レベルで内部クロック信号
/PHYが「H」レベルである場合は、図3(a)に示
すように、ノードN7が「L」レベルであるからPチャ
ネルMOSトランジスタ22,26がオンし、ノードN
9,N12が電源端子21と導通して「H」レベルとな
り、これによりNチャネルMOSトランジスタ27,2
4がオンする。この場合は、半導体基板の電位VBBと基
準電位VREF の高低に関係なくノードN9は「H」レベ
ルとなり、インバータ30の出力信号φ(N1)は
「L」レベルとなる。
クロック信号PHYが「L」レベルで内部クロック信号
/PHYが「H」レベルである場合は、図3(a)に示
すように、ノードN7が「L」レベルであるからPチャ
ネルMOSトランジスタ22,26がオンし、ノードN
9,N12が電源端子21と導通して「H」レベルとな
り、これによりNチャネルMOSトランジスタ27,2
4がオンする。この場合は、半導体基板の電位VBBと基
準電位VREF の高低に関係なくノードN9は「H」レベ
ルとなり、インバータ30の出力信号φ(N1)は
「L」レベルとなる。
【0016】この状態から内部クロック信号PHYが
「H」レベルになり内部クロック信号/PHYが「L」
レベルになったときに、比較動作が開始される。すなわ
ち、ノードN7が「H」レベルになってPチャネルMO
Sトランジスタ22,26がオフし、ノードN8,N
9,N12が「L」レベルになってNチャネルMOSト
ランジスタ24,27がオフし、電源端子21から抵抗
28およびPチャネルMOSトランジスタ29を介して
ノードN9に電流が流れ、電源端子21から抵抗31お
よびPチャネルMOSトランジスタ32を介してノード
N12に電流が流れてノードN9,N12の電位が徐々
に上昇する。
「H」レベルになり内部クロック信号/PHYが「L」
レベルになったときに、比較動作が開始される。すなわ
ち、ノードN7が「H」レベルになってPチャネルMO
Sトランジスタ22,26がオフし、ノードN8,N
9,N12が「L」レベルになってNチャネルMOSト
ランジスタ24,27がオフし、電源端子21から抵抗
28およびPチャネルMOSトランジスタ29を介して
ノードN9に電流が流れ、電源端子21から抵抗31お
よびPチャネルMOSトランジスタ32を介してノード
N12に電流が流れてノードN9,N12の電位が徐々
に上昇する。
【0017】半導体基板の電位VBBが基準電位VREF よ
り高いときは、PチャネルMOSトランジスタ29の抵
抗値がPチャネルMOSトランジスタ32の抵抗値より
大きく、ノードN9に流れ込む電流よりノード12に流
れ込む電流の方が大きいため、ノードN12の電位がノ
ードN9の電位より早く上昇し、NチャネルMOSトラ
ンジスタ24の方がNチャネルMOSトランジスタ27
よりもいち早くオンする。これにより、図3(b)に示
すように、ノードN9はノードN8に導通して「L」レ
ベルになりインバータ30の出力信号φ(N1)は
「H」レベルとなる。また、ノードN9が「L」レベル
になったので、PチャネルMOSトランジスタ25がオ
ンしてノードN12が電源端子21と導通し、回路Bが
安定する。
り高いときは、PチャネルMOSトランジスタ29の抵
抗値がPチャネルMOSトランジスタ32の抵抗値より
大きく、ノードN9に流れ込む電流よりノード12に流
れ込む電流の方が大きいため、ノードN12の電位がノ
ードN9の電位より早く上昇し、NチャネルMOSトラ
ンジスタ24の方がNチャネルMOSトランジスタ27
よりもいち早くオンする。これにより、図3(b)に示
すように、ノードN9はノードN8に導通して「L」レ
ベルになりインバータ30の出力信号φ(N1)は
「H」レベルとなる。また、ノードN9が「L」レベル
になったので、PチャネルMOSトランジスタ25がオ
ンしてノードN12が電源端子21と導通し、回路Bが
安定する。
【0018】逆に、半導体基板の電位VBBが基準電位V
REF より低いときは、NチャネルMOSトランジスタ2
7の方がNチャネルMOSトランジスタ24よりもいち
早くオンし、図3(c)に示すように、ノードN12は
ノードN8と導通して「L」レベルになり、これにより
PチャネルMOSトランジスタ23がオンしてノードN
9が電源端子21に導通し「H」レベルとなる。したが
って、インバータ30の出力信号φ(N1)は「L」レ
ベルとなる。
REF より低いときは、NチャネルMOSトランジスタ2
7の方がNチャネルMOSトランジスタ24よりもいち
早くオンし、図3(c)に示すように、ノードN12は
ノードN8と導通して「L」レベルになり、これにより
PチャネルMOSトランジスタ23がオンしてノードN
9が電源端子21に導通し「H」レベルとなる。したが
って、インバータ30の出力信号φ(N1)は「L」レ
ベルとなる。
【0019】以上述べたことを図4(a)(b)(c)
(d)(h)を参照してまとめると、比較回路Bのノー
ドN7,N8には外部クロック信号/RASと同位相の
内部クロック信号PHYおよびこれと相補な内部クロッ
ク信号/PHYが入力される。内部クロック信号PHY
が「L」レベルで内部クロック信号/PHYが「H」レ
ベルの場合は、半導体基板の電位VBBの高低に関係なく
比較回路Bの出力信号φ(N1)は常に「L」レベルで
ある。内部クロック信号PHYが「H」レベルで内部ク
ロック信号/PHYが「L」レベルである場合、半導体
基板の電位VBBが基準電位VREF 、たとえば−2.5
(V)より高いときに出力信号φ(N1)は「H」レベ
ルになり、半導体基板の電位VBBが基準電位VREF より
低くなったときに出力信号φ(N1)は「L」レベルに
なる。
(d)(h)を参照してまとめると、比較回路Bのノー
ドN7,N8には外部クロック信号/RASと同位相の
内部クロック信号PHYおよびこれと相補な内部クロッ
ク信号/PHYが入力される。内部クロック信号PHY
が「L」レベルで内部クロック信号/PHYが「H」レ
ベルの場合は、半導体基板の電位VBBの高低に関係なく
比較回路Bの出力信号φ(N1)は常に「L」レベルで
ある。内部クロック信号PHYが「H」レベルで内部ク
ロック信号/PHYが「L」レベルである場合、半導体
基板の電位VBBが基準電位VREF 、たとえば−2.5
(V)より高いときに出力信号φ(N1)は「H」レベ
ルになり、半導体基板の電位VBBが基準電位VREF より
低くなったときに出力信号φ(N1)は「L」レベルに
なる。
【0020】NANDゲート2の一方入力ノードにはこ
のような信号φ(N1)が入力され、NANDゲート2
の他方入力ノードには入力端子1から外部クロック信号
/RASが入力される。したがって、NANDゲート2
の出力ノードN2からチャージポンプ回路Dには、図4
(e)に示すように、信号φ(N1)と相補な信号φ
(N2)が出力される。
のような信号φ(N1)が入力され、NANDゲート2
の他方入力ノードには入力端子1から外部クロック信号
/RASが入力される。したがって、NANDゲート2
の出力ノードN2からチャージポンプ回路Dには、図4
(e)に示すように、信号φ(N1)と相補な信号φ
(N2)が出力される。
【0021】次に、チャージポンプ回路Dを説明する。
チャージポンプ回路Dは、第1および第2のチャージポ
ンプ部D1,D2と、これらのチャージポンプ部D1,
D2を駆動させるための相補なポンプ駆動信号φ(N
3),φ(N4)を発生するポンプ駆動信号発生部D3
とを含む。
チャージポンプ回路Dは、第1および第2のチャージポ
ンプ部D1,D2と、これらのチャージポンプ部D1,
D2を駆動させるための相補なポンプ駆動信号φ(N
3),φ(N4)を発生するポンプ駆動信号発生部D3
とを含む。
【0022】ポンプ駆動信号発生部D3は、2つのNA
NDゲート3,4と多数のインバータ5,6,7,8,
9,10,11とを含み、NANDゲート2の出力ノー
ドN2はNANDゲート3の一方入力ノードに接続され
るとともに、インバータ5を介してNANDゲート4の
一方入力ノードに接続されている。NANDゲート3の
出力ノードはインバータ6,7,8,9を介してNAN
Dゲート4の他方入力ノードに接続されており、NAN
Dゲート4の出力ノードN4はインバータ10,11を
介してNANDゲート3の他方入力ノードに接続されて
いる。しかして、図4(f)(g)に示すように、イン
バータ7の出力ノードN3から第1のチャージポンプ部
D1には信号φ(N2)と相補なポンプ駆動信号φ(N
3)が出力され、NANDゲート4の出力ノードN4か
ら第2のチャージポンプ部D1には信号φ(N2)と同
相のポンプ駆動信号φ(N4)が出力される。
NDゲート3,4と多数のインバータ5,6,7,8,
9,10,11とを含み、NANDゲート2の出力ノー
ドN2はNANDゲート3の一方入力ノードに接続され
るとともに、インバータ5を介してNANDゲート4の
一方入力ノードに接続されている。NANDゲート3の
出力ノードはインバータ6,7,8,9を介してNAN
Dゲート4の他方入力ノードに接続されており、NAN
Dゲート4の出力ノードN4はインバータ10,11を
介してNANDゲート3の他方入力ノードに接続されて
いる。しかして、図4(f)(g)に示すように、イン
バータ7の出力ノードN3から第1のチャージポンプ部
D1には信号φ(N2)と相補なポンプ駆動信号φ(N
3)が出力され、NANDゲート4の出力ノードN4か
ら第2のチャージポンプ部D1には信号φ(N2)と同
相のポンプ駆動信号φ(N4)が出力される。
【0023】第1のチャージポンプ部D1は、ノードN
3と出力端子12の間に直列に接続されたコンデンサ1
3およびPチャネルPMOSトランジスタ14と、コン
デンサ13とPチャネルMOSトランジスタ14の接続
ノードN5と接地の間に接続されたPチャネルMOSト
ランジスタ15とを含む。第2のチャージポンプ部D1
は、ノードN4と出力端子12の間に直列に接続された
コンデンサ16およびPチャネルMOSトランジスタ1
7と、コンデンサ16とPチャネルMOSトランジスタ
17の接続ノードN6と接地の間に接続されたPチャネ
ルMOSトランジスタ18とを含む。PチャネルMOS
トランジスタ14,18のゲートはノードN5に接続さ
れ、PチャネルMOSトランジスタ15,17のゲート
はノードN6に接続されている。また、PチャネルMO
Sトランジスタ14,15のバックゲートはノードN3
に接続され、PチャネルMOSトランジスタ17,18
のバックゲートはノードN4に接続されている。
3と出力端子12の間に直列に接続されたコンデンサ1
3およびPチャネルPMOSトランジスタ14と、コン
デンサ13とPチャネルMOSトランジスタ14の接続
ノードN5と接地の間に接続されたPチャネルMOSト
ランジスタ15とを含む。第2のチャージポンプ部D1
は、ノードN4と出力端子12の間に直列に接続された
コンデンサ16およびPチャネルMOSトランジスタ1
7と、コンデンサ16とPチャネルMOSトランジスタ
17の接続ノードN6と接地の間に接続されたPチャネ
ルMOSトランジスタ18とを含む。PチャネルMOS
トランジスタ14,18のゲートはノードN5に接続さ
れ、PチャネルMOSトランジスタ15,17のゲート
はノードN6に接続されている。また、PチャネルMO
Sトランジスタ14,15のバックゲートはノードN3
に接続され、PチャネルMOSトランジスタ17,18
のバックゲートはノードN4に接続されている。
【0024】しかして、ポンプ駆動信号φ(N3)が0
(V)からVCC(V)に立上がり、ポンプ駆動信号φ
(N4)がVCC(V)から0(V)に立下がったときに
は、ノードN5が正電位になってPチャネルMOSトラ
ンジスタ14,18がオフし、ノードN6が負電位にな
ってPチャネルMOSトランジスタ15,17がオンす
る。これにより、接地からノードN5に負電荷が流入
し、半導体基板からノードN6に正電荷が流入して半導
体基板の電位VBBが少し下がる。逆に、ポンプ駆動信号
φ(N3)が立下がり、ポンプ駆動信号φ(N4)が立
上がったときには、接地からノードN6に負電荷が流入
し、半導体基板からノードN5に正電荷が流入して半導
体基板の電位VBBが少し下がる。これを繰返すことによ
り第1および第2のチャージポンプ部D1,D2は、す
でに述べたとおり、半導体基板の電位VBBをVBBL =2
Vth−VCC、たとえば−3.0(V)まで下げる能力が
ある。
(V)からVCC(V)に立上がり、ポンプ駆動信号φ
(N4)がVCC(V)から0(V)に立下がったときに
は、ノードN5が正電位になってPチャネルMOSトラ
ンジスタ14,18がオフし、ノードN6が負電位にな
ってPチャネルMOSトランジスタ15,17がオンす
る。これにより、接地からノードN5に負電荷が流入
し、半導体基板からノードN6に正電荷が流入して半導
体基板の電位VBBが少し下がる。逆に、ポンプ駆動信号
φ(N3)が立下がり、ポンプ駆動信号φ(N4)が立
上がったときには、接地からノードN6に負電荷が流入
し、半導体基板からノードN5に正電荷が流入して半導
体基板の電位VBBが少し下がる。これを繰返すことによ
り第1および第2のチャージポンプ部D1,D2は、す
でに述べたとおり、半導体基板の電位VBBをVBBL =2
Vth−VCC、たとえば−3.0(V)まで下げる能力が
ある。
【0025】しかし、比較回路Bにおいて基準電位V
REF をVBBL より高い電位、たとえば−2.5(V)に
設定しておけば、図4に示すように、半導体基板の電位
VBBが基準電位VREF =−2.5(V)より低くなった
とき(時刻T1 )、比較回路Bの出力信号φ(N1)が
「L」レベルに固定され、さらにはポンプ駆動信号φ
(N3),φ(N4)が「L」または「H」レベルに固
定されてチャージポンプ部D1,D2の動作が停止す
る。この後、半導体基板に設けられた機能回路が動作す
ることによって半導体基板に正電荷が注入され、半導体
基板の電位VBBが上昇して基準電位VREF より高くなる
と(時刻T2 )、比較回路Bの出力信号φ(N1)は再
びオンオフを繰返すこととなり、チャージポンプ部D
1,D2が動作する。したがって、半導体基板の電位V
BBは基準電位VREF =−2.5(V)に保たれる。
REF をVBBL より高い電位、たとえば−2.5(V)に
設定しておけば、図4に示すように、半導体基板の電位
VBBが基準電位VREF =−2.5(V)より低くなった
とき(時刻T1 )、比較回路Bの出力信号φ(N1)が
「L」レベルに固定され、さらにはポンプ駆動信号φ
(N3),φ(N4)が「L」または「H」レベルに固
定されてチャージポンプ部D1,D2の動作が停止す
る。この後、半導体基板に設けられた機能回路が動作す
ることによって半導体基板に正電荷が注入され、半導体
基板の電位VBBが上昇して基準電位VREF より高くなる
と(時刻T2 )、比較回路Bの出力信号φ(N1)は再
びオンオフを繰返すこととなり、チャージポンプ部D
1,D2が動作する。したがって、半導体基板の電位V
BBは基準電位VREF =−2.5(V)に保たれる。
【0026】このように本実施例の定電位発生回路Aに
おいては、半導体基板の電位VBBが基準電位VREF より
高いときのみチャージポンプ回路Dが駆動し、半導体基
板の電位VBBが基準電位VREF より低くなるとチャージ
ポンプ回路Dが停止する。したがって、従来の定電位発
生回路Pのように半導体基板の電位VBBが所定の負V
BB0 に達した後もチャージポンプ回路Qが動き続け電力
が無駄に消費されることがない。
おいては、半導体基板の電位VBBが基準電位VREF より
高いときのみチャージポンプ回路Dが駆動し、半導体基
板の電位VBBが基準電位VREF より低くなるとチャージ
ポンプ回路Dが停止する。したがって、従来の定電位発
生回路Pのように半導体基板の電位VBBが所定の負V
BB0 に達した後もチャージポンプ回路Qが動き続け電力
が無駄に消費されることがない。
【0027】図5は他の実施例による定電位発生回路E
の電気回路図、図6(a)ないし(g)は定電位発生回
路Eの動作を示すタイムチャートである。この定電位発
生回路Eは図2の定電位発生回路Aと同様、比較回路B
とゲートCとチャージポンプ回路Fとを含む。比較回路
BおよびゲートCは定電位発生回路Aと同じであるので
説明は省略される。チャージポンプ回路Fはチャージポ
ンプ部F1とポンプ駆動信号発生部F2とを含む。ポン
プ駆動信号発生部F2はインバータ33からなり、イン
バータ33の出力ノードN13にはゲートCの出力信号
φ(N2)を反転させ駆動能力を向上させたポンプ駆動
信号φ(N13)が出力される。
の電気回路図、図6(a)ないし(g)は定電位発生回
路Eの動作を示すタイムチャートである。この定電位発
生回路Eは図2の定電位発生回路Aと同様、比較回路B
とゲートCとチャージポンプ回路Fとを含む。比較回路
BおよびゲートCは定電位発生回路Aと同じであるので
説明は省略される。チャージポンプ回路Fはチャージポ
ンプ部F1とポンプ駆動信号発生部F2とを含む。ポン
プ駆動信号発生部F2はインバータ33からなり、イン
バータ33の出力ノードN13にはゲートCの出力信号
φ(N2)を反転させ駆動能力を向上させたポンプ駆動
信号φ(N13)が出力される。
【0028】チャージポンプ部F1は、ノードN13と
出力端子12の間に直列に接続されたコンデンサ34お
よびPチャネルMOSトランジスタ35と、コンデンサ
34とPチャネルMOSトランジスタ35の接続ノード
N14と接地の間に接続されたPチャネルMOSトラン
ジスタ36とを含み、PチャネルMOSトランジスタ3
5のゲートはノードN14に接続され、PチャネルMO
Sトランジスタ36のゲートは接地されている。
出力端子12の間に直列に接続されたコンデンサ34お
よびPチャネルMOSトランジスタ35と、コンデンサ
34とPチャネルMOSトランジスタ35の接続ノード
N14と接地の間に接続されたPチャネルMOSトラン
ジスタ36とを含み、PチャネルMOSトランジスタ3
5のゲートはノードN14に接続され、PチャネルMO
Sトランジスタ36のゲートは接地されている。
【0029】しかして、ポンプ駆動信号φ(N13)が
VCC(V)から0(V)に立下がったときはコンデンサ
34のカップリングによってノードN14は負電位にな
り、PチャネルMOSトランジスタ35がオン状態、P
チャネルMOSトランジスタ36がオフ状態となって半
導体基板からノードN14に正電荷が流入し、半導体基
板の電位VBBが少し下がる。逆に、ポンプ駆動信号φ
(N13)が0(V)からVCC(V)に立上がったとき
はノードN14は正電位になり、PチャネルMOSトラ
ンジスタ35がオフ状態、PチャネルMOSトランジス
タ36がオン状態となって接地からノードN14に負電
荷が流入する。このチャージポンプ回路Fも図2のチャ
ージポンプ回路Dと同様に半導体基板の電位VBBをV
BBL =2Vth−VCC、たとえば−3.0(V)まで下げ
る能力がある。
VCC(V)から0(V)に立下がったときはコンデンサ
34のカップリングによってノードN14は負電位にな
り、PチャネルMOSトランジスタ35がオン状態、P
チャネルMOSトランジスタ36がオフ状態となって半
導体基板からノードN14に正電荷が流入し、半導体基
板の電位VBBが少し下がる。逆に、ポンプ駆動信号φ
(N13)が0(V)からVCC(V)に立上がったとき
はノードN14は正電位になり、PチャネルMOSトラ
ンジスタ35がオフ状態、PチャネルMOSトランジス
タ36がオン状態となって接地からノードN14に負電
荷が流入する。このチャージポンプ回路Fも図2のチャ
ージポンプ回路Dと同様に半導体基板の電位VBBをV
BBL =2Vth−VCC、たとえば−3.0(V)まで下げ
る能力がある。
【0030】しかし、比較回路Bにおいて基準電位V
REF を−2.5(V)に設定しておけば、図6に示すよ
うに、半導体基板の電位VBBが−2.5(V)よりも低
くなったとき(時刻T3 )にチャージポンプ回路Fの動
作が停止し、半導体基板の電位VBBが再び−2.5
(V)よりも高くなったとき(時刻T4 )にチャージポ
ンプ回路Fが動き出す。したがって、半導体基板の電位
VBBは基準電位VREF =−2.5(V)に保たれる。
REF を−2.5(V)に設定しておけば、図6に示すよ
うに、半導体基板の電位VBBが−2.5(V)よりも低
くなったとき(時刻T3 )にチャージポンプ回路Fの動
作が停止し、半導体基板の電位VBBが再び−2.5
(V)よりも高くなったとき(時刻T4 )にチャージポ
ンプ回路Fが動き出す。したがって、半導体基板の電位
VBBは基準電位VREF =−2.5(V)に保たれる。
【0031】図7はさらに他の実施例による定電位発生
回路Iの電気回路図、図8(a)ないし(g)は定電位
発生回路Iの動作を示すタイムチャートである。この定
電位発生回路Iも図2の定電位発生回路Aと同様に比較
回路KとゲートCとチャージポンプ回路Jとを含むが、
対象物を正電位に保つ点で定電位発生回路Aと異なる。
回路Iの電気回路図、図8(a)ないし(g)は定電位
発生回路Iの動作を示すタイムチャートである。この定
電位発生回路Iも図2の定電位発生回路Aと同様に比較
回路KとゲートCとチャージポンプ回路Jとを含むが、
対象物を正電位に保つ点で定電位発生回路Aと異なる。
【0032】比較回路Kは、図2の比較回路Bにおいて
半導体基板の電位VBBおよび基準電位VREF がゲートに
入力されるPチャネルMOSトランジスタ29,32を
NチャネルMOSトランジスタ41,42に置換えたも
のである。NチャネルMOSトランジスタ41に入力さ
れる対象物の電位VPPがNチャネルMOSトランジスタ
42に入力される基準電位VREF より高くなったとき
に、比較回路Kの出力信号φ(N1)は「L」レベルに
固定される。
半導体基板の電位VBBおよび基準電位VREF がゲートに
入力されるPチャネルMOSトランジスタ29,32を
NチャネルMOSトランジスタ41,42に置換えたも
のである。NチャネルMOSトランジスタ41に入力さ
れる対象物の電位VPPがNチャネルMOSトランジスタ
42に入力される基準電位VREF より高くなったとき
に、比較回路Kの出力信号φ(N1)は「L」レベルに
固定される。
【0033】チャージポンプ回路Jは、チャージポンプ
部J1とポンプ駆動信号発生部J2とを含む。ポンプ駆
動信号発生部J2はインバータ37からなり、インバー
タ37の出力ノードN15にはゲートCの出力信号φ
(N2)を反転させ駆動能力を向上させたポンプ駆動信
号φ(N15)が出力される。
部J1とポンプ駆動信号発生部J2とを含む。ポンプ駆
動信号発生部J2はインバータ37からなり、インバー
タ37の出力ノードN15にはゲートCの出力信号φ
(N2)を反転させ駆動能力を向上させたポンプ駆動信
号φ(N15)が出力される。
【0034】チャージポンプ部J1はノードN15と出
力端子12の間に直列に接続されたコンデンサ38およ
びNチャネルMOSトランジスタ39と、コンデンサ3
8とNチャネルMOSトランジスタ39の接続ノードN
16と電源端子21の間に接続されたNチャネルMOS
トランジスタ40とを含み、NチャネルMOSトランジ
スタ39のゲートはノードN16に接続され、Nチャネ
ルMOSトランジスタ40のゲートは電源端子21に接
続されている。しかして、ポンプ駆動信号φ(N15)
が立上がったときは対象物からノードN16に負電荷が
流入し、ポンプ駆動信号φ(N15)が立下がったとき
は電源端子21からノードN16に正電荷が流入する。
力端子12の間に直列に接続されたコンデンサ38およ
びNチャネルMOSトランジスタ39と、コンデンサ3
8とNチャネルMOSトランジスタ39の接続ノードN
16と電源端子21の間に接続されたNチャネルMOS
トランジスタ40とを含み、NチャネルMOSトランジ
スタ39のゲートはノードN16に接続され、Nチャネ
ルMOSトランジスタ40のゲートは電源端子21に接
続されている。しかして、ポンプ駆動信号φ(N15)
が立上がったときは対象物からノードN16に負電荷が
流入し、ポンプ駆動信号φ(N15)が立下がったとき
は電源端子21からノードN16に正電荷が流入する。
【0035】このチャージポンプ回路Jは、対象物の電
位VPPをVPPH =−2Vth+2VCC、たとえば+6.3
(V)まで上昇させる能力がある。しかし比較回路Kに
おいて基準電位VREF を+4.8(V)に設定しておけ
ば、図8に示すように、対象物の電位VPPが+4.8
(V)よりも高くなったとき(時刻T5 )チャージポン
プ回路Jの動作を停止させ、対象物の電位VPPが+4.
8(V)よりも低くなったとき(時刻T6 )チャージポ
ンプ回路Jを動作させることができる。したがって、無
駄な電力を消費することなく対象物の電位VPPを基準電
位VREF =+4.8(V)に保つことができる。
位VPPをVPPH =−2Vth+2VCC、たとえば+6.3
(V)まで上昇させる能力がある。しかし比較回路Kに
おいて基準電位VREF を+4.8(V)に設定しておけ
ば、図8に示すように、対象物の電位VPPが+4.8
(V)よりも高くなったとき(時刻T5 )チャージポン
プ回路Jの動作を停止させ、対象物の電位VPPが+4.
8(V)よりも低くなったとき(時刻T6 )チャージポ
ンプ回路Jを動作させることができる。したがって、無
駄な電力を消費することなく対象物の電位VPPを基準電
位VREF =+4.8(V)に保つことができる。
【0036】このようにして得られた電源電圧VCCより
も高い電圧VPPは、たとえばブースト回路において伝達
信号φが減衰することを防止するために使用される。詳
しく説明すると、図9に示すように、信号φをNチャネ
ルMOSトランジスタ43を介して伝達する場合、通常
はNチャネルMOSトランジスタ43のゲートに印加さ
れるゲート電圧VG は信号φのレベルVINと同じ電源電
圧VCCである。この場合、NチャネルMOSトランジス
タ43を通過した信号φのレベルVOUT はNチャネルM
OSトランジスタ43のしきい値電圧Vth分だけ小さく
なる。しかし、電源電圧VCCより高い電圧VPPをNチャ
ネルMOSトランジスタ43のゲートに印加すれば、信
号φのレベルVINを減衰させることなくそのまま伝達さ
せることができる。
も高い電圧VPPは、たとえばブースト回路において伝達
信号φが減衰することを防止するために使用される。詳
しく説明すると、図9に示すように、信号φをNチャネ
ルMOSトランジスタ43を介して伝達する場合、通常
はNチャネルMOSトランジスタ43のゲートに印加さ
れるゲート電圧VG は信号φのレベルVINと同じ電源電
圧VCCである。この場合、NチャネルMOSトランジス
タ43を通過した信号φのレベルVOUT はNチャネルM
OSトランジスタ43のしきい値電圧Vth分だけ小さく
なる。しかし、電源電圧VCCより高い電圧VPPをNチャ
ネルMOSトランジスタ43のゲートに印加すれば、信
号φのレベルVINを減衰させることなくそのまま伝達さ
せることができる。
【0037】
【発明の効果】本発明の定電位発生回路にあっては、対
象物の電位と基準電位とを比較して比較結果に応じた信
号を出力する比較手段と、比較手段から出力された信号
に応答して開閉するゲート手段と、ゲート手段を介して
入力された外部クロック信号によって駆動されるチャー
ジポンプ手段とを備えているので、対象物の電位が基準
電位に達したときにゲート手段を閉じて外部クロック信
号の入力を阻止し、ポンプ手段の動作を停止させること
ができる。したがって、従来のように対象物の電位が基
準電位に達した後もチャージポンプ手段が動作し続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を従来よりも減少させることができる。
象物の電位と基準電位とを比較して比較結果に応じた信
号を出力する比較手段と、比較手段から出力された信号
に応答して開閉するゲート手段と、ゲート手段を介して
入力された外部クロック信号によって駆動されるチャー
ジポンプ手段とを備えているので、対象物の電位が基準
電位に達したときにゲート手段を閉じて外部クロック信
号の入力を阻止し、ポンプ手段の動作を停止させること
ができる。したがって、従来のように対象物の電位が基
準電位に達した後もチャージポンプ手段が動作し続け、
電力が無駄に消費されることがない。よって、回路の消
費電力を従来よりも減少させることができる。
【図1】本発明の一実施例による定電位発生回路の構成
を示すブロック図である。
を示すブロック図である。
【図2】図1に示した定電位発生回路の電気回路図であ
る。
る。
【図3】図2に示した定電位発生回路に含まれる比較回
路の動作を説明するための説明図である。
路の動作を説明するための説明図である。
【図4】図2に示した定電位発生回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図5】本発明の他の実施例による定電位発生回路の電
気回路図である。
気回路図である。
【図6】図5に示した定電位発生回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図7】本発明のさらに他の実施例による定電位発生回
路の電気回路図である。
路の電気回路図である。
【図8】図7に示した定電位発生回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図9】図7に示した定電位発生回路の使用例を説明す
るための説明図である。
るための説明図である。
【図10】従来例による定電位発生回路の電気回路図で
ある。
ある。
【図11】図10に示した定電位発生回路が接続された
半導体基板の電位の時間変化を示す図である。
半導体基板の電位の時間変化を示す図である。
A,E,I 定電位発生回路 B,K 比較回路 C ゲート D,F,J チャージポンプ回路
Claims (1)
- 【請求項1】 対象物の電位と基準電位とを比較して比
較結果に応じた信号を出力する比較手段と、 外部からクロック信号が与えられ、前記比較手段から出
力された信号に応答して開閉するゲート手段と、 前記ゲート手段を介して入力されたクロック信号によっ
て駆動され、前記対象物を一定の電位に保つための電位
を発生するチャージポンプ手段とを備えたことを特徴と
する定電位発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50A JPH06245489A (ja) | 1993-02-15 | 1993-02-15 | 定電位発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50A JPH06245489A (ja) | 1993-02-15 | 1993-02-15 | 定電位発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06245489A true JPH06245489A (ja) | 1994-09-02 |
Family
ID=12164104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50A Withdrawn JPH06245489A (ja) | 1993-02-15 | 1993-02-15 | 定電位発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06245489A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10243636A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 昇圧回路及び半導体記憶装置 |
JP2003109381A (ja) * | 2001-09-27 | 2003-04-11 | Oki Electric Ind Co Ltd | 昇圧電源発生回路 |
JP2018063743A (ja) * | 2015-12-29 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器、半導体ウエハ |
JP2022002397A (ja) * | 2016-06-30 | 2022-01-06 | 株式会社半導体エネルギー研究所 | コンパレータ、半導体装置 |
-
1993
- 1993-02-15 JP JP50A patent/JPH06245489A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10243636A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 昇圧回路及び半導体記憶装置 |
JP2003109381A (ja) * | 2001-09-27 | 2003-04-11 | Oki Electric Ind Co Ltd | 昇圧電源発生回路 |
JP2018063743A (ja) * | 2015-12-29 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器、半導体ウエハ |
JP2022002397A (ja) * | 2016-06-30 | 2022-01-06 | 株式会社半導体エネルギー研究所 | コンパレータ、半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5808506A (en) | MOS charge pump generation and regulation method and apparatus | |
US6091282A (en) | High voltage generating circuit for a semiconductor memory circuit | |
JP5225876B2 (ja) | パワーオンリセット回路 | |
KR100804627B1 (ko) | 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 | |
JPH0468861B2 (ja) | ||
JP2932433B2 (ja) | データ入出力感知形基板電圧発生回路 | |
JPH0584597B2 (ja) | ||
US7030707B2 (en) | Oscillator circuits and methods that change frequency in inverse proportion to power source voltage | |
TW403911B (en) | Boosted voltage driver | |
JPH021456B2 (ja) | ||
US7126434B2 (en) | Oscillator circuit for semiconductor device | |
US3976895A (en) | Low power detector circuit | |
JP3561716B1 (ja) | 定電圧回路 | |
US7545128B2 (en) | Regulator circuit | |
US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
TWI810010B (zh) | 具有溫度補償的低功耗振盪電路及電子裝置 | |
JP6998850B2 (ja) | 定電流回路 | |
JP3176339B2 (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
JPH06245489A (ja) | 定電位発生回路 | |
KR0168079B1 (ko) | 클럭발생장치 | |
JPH09294367A (ja) | 電圧供給回路 | |
JPH0758887B2 (ja) | Rc時定数を利用した可変クロック遅延回路 | |
JP3224712B2 (ja) | 論理&レベル変換回路及び半導体装置 | |
JP4576199B2 (ja) | 降圧電圧出力回路 | |
KR20000026486A (ko) | 고전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |