JPH0730107A - 高耐圧トランジスタ及びその製造方法 - Google Patents

高耐圧トランジスタ及びその製造方法

Info

Publication number
JPH0730107A
JPH0730107A JP19543393A JP19543393A JPH0730107A JP H0730107 A JPH0730107 A JP H0730107A JP 19543393 A JP19543393 A JP 19543393A JP 19543393 A JP19543393 A JP 19543393A JP H0730107 A JPH0730107 A JP H0730107A
Authority
JP
Japan
Prior art keywords
impurity layer
channel
drain
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19543393A
Other languages
English (en)
Inventor
Makoto Yamada
真 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19543393A priority Critical patent/JPH0730107A/ja
Publication of JPH0730107A publication Critical patent/JPH0730107A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 空乏層を伸び易くして、ドレイン耐圧を高め
ると共に、チャネル−ドレイン間の抵抗を低くして、電
流能力も高める。 【構成】 ドレイン部であるＰ+ 型の不純物層１７をＰ
- 型の不純物層２２が覆っており、この不純物層２２を
Ｐ--型の不純物層２６が覆っているので、不純物層２６
において空乏層が伸び易い。しかも、Ｐ- 型の不純物層
２２はドレイン部である不純物層１７とチャネル部との
間にも延在しているので、チャネル−ドレイン間の抵抗
が低い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願の発明は、ドレイン部に高電
圧を印加し得る高耐圧トランジスタ及びその製造方法に
関するものである。
【０００２】
【従来の技術】図３は、ＬＯＤ（LOCOS OFFSET DRAIN）
型トランジスタであるＰチャネル高耐圧トランジスタの
一従来例を示している。この一従来例では、Ｎ型の半導
体基板１１の表面に、ドレインオフセット用の酸化膜１
２ａと素子分離用の酸化膜１２ｂとがＬＯＣＯＳ法で形
成されている。そして、素子活性領域の表面のゲート酸
化膜１３と酸化膜１２ａとにゲート電極１４が跨がって
おり、ＬＤＤ構造用の側壁１５がゲート電極１４に設け
られている。
【０００３】ゲート電極１４、側壁１５及び酸化膜１２
ａの両側の素子活性領域には、ソース部としてのＰ+ 型
の不純物層１６とドレイン部としてのＰ+ 型の不純物層
１７とが設けられており、側壁１５下の素子活性領域に
は、Ｐ- 型の不純物層１８が設けられている。また、チ
ャネル部には、閾値電圧を調整するための不純物２１が
導入されている。
【０００４】酸化膜１２ａ下と、酸化膜１２ｂのうちで
不純物層１７に接している部分の下とには、電界緩和層
としてのＰ- 型の不純物層２２が設けられている。ま
た、このＰチャネル高耐圧トランジスタを取り囲んでい
る酸化膜１２ｂ下には、チャネルストッパとしてのＮ+
型の不純物層２３が設けられている。
【０００５】なお、不純物層２２もＮチャネルトランジ
スタ（図示せず）のチャネルストッパと同時に形成され
たものであり、不純物層２２、２３は、酸化膜１２ａ、
１２ｂの形成前における素子活性領域のパターンの酸化
防止膜をマスク層に用いたイオン注入とアニールとによ
って形成されたものである。
【０００６】
【発明が解決しようとする課題】ところが、上述の一従
来例の高耐圧トランジスタでは、図３からも明らかな様
に、ドレイン部であるＰ+ 型の不純物層１７とＮ型の半
導体基板１１とが直接に接しているので、この接合部で
空乏層が伸び難く、十分には高いドレイン耐圧を得るこ
とができなかった。
【０００７】しかも、トランジスタの微細化に伴って狭
チャネル効果を低減させる必要性が生じてきたので、酸
化膜１２ａ、１２ｂの形成前に不純物層２２、２３を形
成しておくという上述の製造方法を採用することが困難
になってきており、図３に示した一従来例の高耐圧トラ
ンジスタを製造すること自体が困難になってきている。
【０００８】
【課題を解決するための手段】請求項１の高耐圧トラン
ジスタでは、ドレイン部１７と同一導電型でこのドレイ
ン部１７よりも低濃度の第１の不純物層２２が、前記ド
レイン部１７を覆うと共にこのドレイン部１７とチャネ
ル部との間に延在しており、前記第１の不純物層２２と
同一導電型でこの第１の不純物層２２よりも低濃度の第
２の不純物層２６が、前記第１の不純物層２２を覆って
いる。
【０００９】請求項２の高耐圧トランジスタの製造方法
は、前記高耐圧トランジスタとは逆導電型チャネルであ
るトランジスタ用のチャネルストッパと前記第１の不純
物層２２とを同時に形成する工程と、前記逆導電型チャ
ネルであるトランジスタを作成するためのウェルと前記
第２の不純物層２６とを同時に形成する工程とを有して
いる。
【００１０】
【作用】請求項１の高耐圧トランジスタでは、ドレイン
部１７よりも低濃度の第１の不純物層２２がドレイン部
１７を覆っており、且つ第１の不純物層２２よりも低濃
度の第２の不純物層２６が第１の不純物層２２を覆って
いるので、この第２の不純物層２６において空乏層が伸
び易い。しかも、第２の不純物層２６よりも高濃度の第
１の不純物層２２がドレイン部１７とチャネル部との間
に延在しているので、チャネル−ドレイン間の抵抗が低
い。
【００１１】請求項２の高耐圧トランジスタの製造方法
では、第１の不純物層２２をチャネルストッパと同時に
形成し、第２の不純物層２６もウェルと同時に形成して
いるので、マスクの枚数及び工程数を増加させることな
く第１及び第２の不純物層２２、２６を形成することが
できる。
【００１２】
【実施例】以下、相補構造であってＰ型のレトログレー
ドウェル中にＮチャネルトランジスタが作成されている
構造におけるＰチャネル高耐圧トランジスタ及びその製
造に適用した本願の発明の一実施例を、図１、２を参照
しながら説明する。なお、図３に示した一従来例と対応
する構成部分には、同一の符号を付してある。
【００１３】本実施例のＰチャネル高耐圧トランジスタ
を製造するためには、従来公知のＬＯＣＯＳ法で、図２
（ａ）に示す様に、Ｎ型の半導体基板１１の表面に、ド
レインオフセット用の酸化膜１２ａと素子分離用の酸化
膜１２ｂとを形成して、ＬＯＤ型トランジスタの基本と
なる構造を形成する。そして、素子活性領域の表面にゲ
ート酸化膜１３を形成する。
【００１４】次に、図２（ｂ）に示す様に、半導体基板
１１上にレジスト２４を塗布し、Ｐ型のウェルを形成す
るための開口（図示せず）と共に、Ｐチャネル高耐圧ト
ランジスタのドレイン部及び電界緩和層のパターンの開
口２５を、レジスト２４に形成する。
【００１５】そして、レジスト２４をマスクにして酸化
膜１２ａ、１２ｂを貫通するイオン注入を行って、Ｎチ
ャネルトランジスタを作成するためのＰ型のレトログレ
ードウェル（図示せず）と、Ｐチャネル高耐圧トランジ
スタの電界緩和層の一部としての不純物層２６とを、同
時に形成する。
【００１６】また、レジスト２４をマスクにして酸化膜
１２ａ、１２ｂを貫通するイオン注入を再び行って、Ｎ
チャネルトランジスタ用のチャネルストッパ（図示せ
ず）と、Ｐチャネル高耐圧トランジスタの電界緩和層の
一部としての不純物層２２とを、同時に形成する。
【００１７】不純物層２２の導電型は、図３に示した一
従来例と同様にＰ- 型である。しかし、レトログレード
ウェルではドライブインを行わないので、不純物層２２
を覆う深い位置に形成した不純物層２６の導電型は、Ｐ
--型である。
【００１８】次に、図２（ｃ）に示す様に、レジスト２
４を除去した後、今度はＰチャネル高耐圧トランジスタ
のドレイン部、電界緩和層及びその近傍部のパターンの
レジスト２７を形成する。そして、レジスト２７をマス
クにして酸化膜１２ａ、１２ｂを貫通するイオン注入を
行って、Ｐチャネルトランジスタ用のチャネルストッパ
としてのＮ+ 型の不純物層２３を形成する。
【００１９】また、レジスト２７をマスクにするが今度
は酸化膜１２ａ、１２ｂを貫通しないイオン注入を再び
行って、Ｐチャネルトランジスタにおけるソース／ドレ
イン間のパンチスルーを防止するためのＮ+ 型の不純物
層２８を形成する。
【００２０】次に、図２（ｄ）に示す様に、レジスト２
７を除去した後、ゲート電極１４を形成し、更に、図１
に示す様に、不純物層１８、ゲート電極１４の側壁１５
及びソース／ドレインとしての不純物層１６、１７等を
形成して、本実施例を完成させる。なお、本実施例で
も、閾値電圧を調整するための不純物２１をチャネル部
に導入してある。また、通常耐圧のＰチャネルトランジ
スタ（図示せず）には、不純物層２２、２６を形成しな
い。
【００２１】
【発明の効果】請求項１の高耐圧トランジスタでは、ド
レイン部及び第１の不純物層を覆っている第２の不純物
層において空乏層が伸び易いので、ドレイン耐圧が高
く、しかも、チャネル−ドレイン間の抵抗が低いので、
電流能力も高い。
【００２２】請求項２の高耐圧トランジスタの製造方法
では、マスクの枚数及び工程数を増加させることなく第
１及び第２の不純物層を形成することができるので、請
求項１の高耐圧トランジスタを簡易に製造することがで
きる。
【図面の簡単な説明】
【図１】本願の発明の一実施例の側断面図である。
【図２】一実施例の製造方法を工程順に示す側断面図で
ある。
【図３】本願の発明の一従来例の側断面図である。
【符号の説明】
１７ 不純物層 ２２ 不純物層 ２６ 不純物層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ドレイン部と同一導電型でこのドレイン
    部よりも低濃度の第１の不純物層が、前記ドレイン部を
    覆うと共にこのドレイン部とチャネル部との間に延在し
    ており、 前記第１の不純物層と同一導電型でこの第１の不純物層
    よりも低濃度の第２の不純物層が、前記第１の不純物層
    を覆っている高耐圧トランジスタ。
  2. 【請求項２】 前記高耐圧トランジスタとは逆導電型チ
    ャネルであるトランジスタ用のチャネルストッパと前記
    第１の不純物層とを同時に形成する工程と、 前記逆導電型チャネルであるトランジスタを作成するた
    めのウェルと前記第２の不純物層とを同時に形成する工
    程とを有する請求項１記載の高耐圧トランジスタの製造
    方法。
JP19543393A 1993-07-13 1993-07-13 高耐圧トランジスタ及びその製造方法 Pending JPH0730107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19543393A JPH0730107A (ja) 1993-07-13 1993-07-13 高耐圧トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19543393A JPH0730107A (ja) 1993-07-13 1993-07-13 高耐圧トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0730107A true JPH0730107A (ja) 1995-01-31

Family

ID=16340983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19543393A Pending JPH0730107A (ja) 1993-07-13 1993-07-13 高耐圧トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0730107A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0973205A2 (de) * 1998-06-26 2000-01-19 ELMOS Semiconductor AG Hochspannungs-MOS-Transistor
EP0973204A2 (de) * 1998-06-26 2000-01-19 ELMOS Semiconductor AG MOS-Transistor mit hoher Spannungsfestigkeit und niedrigem Einschaltwiderstand
EP0973206A2 (de) * 1998-06-26 2000-01-19 ELMOS Semiconductor AG Hochspannungsfestigkeits-MIS-Transistor
JP2002158349A (ja) * 2000-11-22 2002-05-31 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2005167262A (ja) * 1995-07-14 2005-06-23 Seiko Instruments Inc 半導体装置
JP2006049582A (ja) * 2004-08-04 2006-02-16 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006253334A (ja) * 2005-03-09 2006-09-21 Ricoh Co Ltd 半導体装置及びその製造方法
JP2006279064A (ja) * 1996-01-22 2006-10-12 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JPWO2005024931A1 (ja) * 2003-09-05 2006-11-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2007535139A (ja) * 2004-02-27 2007-11-29 オーストリアマイクロシステムズ アクチエンゲゼルシャフト 高電圧ｐｍｏｓトランジスタ
JP2007317903A (ja) * 2006-05-26 2007-12-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010067955A (ja) * 2008-08-13 2010-03-25 Seiko Instruments Inc 半導体装置およびその製造方法
KR20170016326A (ko) * 2014-06-18 2017-02-13 인텔 코포레이션 고전압 전계효과 트랜지스터들을 위한 확장된-드레인 구조체

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167262A (ja) * 1995-07-14 2005-06-23 Seiko Instruments Inc 半導体装置
JP2006279064A (ja) * 1996-01-22 2006-10-12 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
EP0973204A2 (de) * 1998-06-26 2000-01-19 ELMOS Semiconductor AG MOS-Transistor mit hoher Spannungsfestigkeit und niedrigem Einschaltwiderstand
EP0973206A2 (de) * 1998-06-26 2000-01-19 ELMOS Semiconductor AG Hochspannungsfestigkeits-MIS-Transistor
EP0973204A3 (de) * 1998-06-26 2001-07-25 ELMOS Semiconductor AG MOS-Transistor mit hoher Spannungsfestigkeit und niedrigem Einschaltwiderstand
EP0973205A3 (de) * 1998-06-26 2001-07-25 ELMOS Semiconductor AG Hochspannungs-MOS-Transistor
EP0973206A3 (de) * 1998-06-26 2001-07-25 ELMOS Semiconductor AG Hochspannungsfestigkeits-MIS-Transistor
EP0973205A2 (de) * 1998-06-26 2000-01-19 ELMOS Semiconductor AG Hochspannungs-MOS-Transistor
JP2002158349A (ja) * 2000-11-22 2002-05-31 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPWO2005024931A1 (ja) * 2003-09-05 2006-11-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4624924B2 (ja) * 2003-09-05 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2007535139A (ja) * 2004-02-27 2007-11-29 オーストリアマイクロシステムズ アクチエンゲゼルシャフト 高電圧ｐｍｏｓトランジスタ
JP2006049582A (ja) * 2004-08-04 2006-02-16 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006253334A (ja) * 2005-03-09 2006-09-21 Ricoh Co Ltd 半導体装置及びその製造方法
JP2007317903A (ja) * 2006-05-26 2007-12-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010067955A (ja) * 2008-08-13 2010-03-25 Seiko Instruments Inc 半導体装置およびその製造方法
KR20170016326A (ko) * 2014-06-18 2017-02-13 인텔 코포레이션 고전압 전계효과 트랜지스터들을 위한 확장된-드레인 구조체
JP2017522719A (ja) * 2014-06-18 2017-08-10 インテル・コーポレーション 高電圧電界効果トランジスタのための延長型ドレイン構造

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
KR100427570B1 (ko) 반도체장치및그제조방법
US6054357A (en) Semiconductor device and method for fabricating the same
JP2000077613A (ja) 半導体装置の製造方法
JPH0730107A (ja) 高耐圧トランジスタ及びその製造方法
JP2001308321A (ja) 半導体装置とその製造方法
JP4535669B2 (ja) 半導体装置の製造方法
JPH10135349A (ja) Ｃｍｏｓ型半導体装置及びその製造方法
JP2730535B2 (ja) 半導体装置の製造方法
JP3744438B2 (ja) 半導体装置
JPH0346238A (ja) 半導体装置の製造方法
JPS63244683A (ja) 電界効果型半導体装置およびその製造方法
JP2000068499A (ja) 半導体装置とその製造方法
JPH04251980A (ja) 高耐圧トランジスタおよびその製造方法
JP2605757B2 (ja) 半導体装置の製造方法
JP2917301B2 (ja) 半導体装置及びその製造方法
JP2000260989A (ja) 半導体装置とその製造方法
JP2000174218A (ja) 半導体装置とその製造方法
KR950012035B1 (ko) 상보 모스 트랜지스터 제조방법
KR100206130B1 (ko) 씨모스 반도체 장치 제조방법
JP3064445B2 (ja) 相補型半導体装置の製造方法
JPH07321303A (ja) Ｍｏｓ型半導体装置及びその製造方法
JPH11135750A (ja) 半導体装置とその製造方法
KR100214535B1 (ko) 엘디디 구조 모스 트랜지스터 제조방법
JPH06196642A (ja) 半導体装置及びその製造方法