JP2006279064A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006279064A
JP2006279064A JP2006154337A JP2006154337A JP2006279064A JP 2006279064 A JP2006279064 A JP 2006279064A JP 2006154337 A JP2006154337 A JP 2006154337A JP 2006154337 A JP2006154337 A JP 2006154337A JP 2006279064 A JP2006279064 A JP 2006279064A
Authority
JP
Japan
Prior art keywords
region
type
drift
layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006154337A
Other languages
English (en)
Inventor
Tatsuhiko Fujihira
龍彦 藤平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2006154337A priority Critical patent/JP2006279064A/ja
Publication of JP2006279064A publication Critical patent/JP2006279064A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 オフ状態で空乏化するドリフト領域の構造を改良することにより、高耐圧で、オン抵抗の低減した半導体装置を提供する。
【解決手段】 ドレイン・ドリフト領域１９０は、短冊状のｎ型分割ドリフト経路域１と短冊状のｐ型仕切領域２とが平面上で交互に繰り返し配列されたストライプ状並行構造となっている。複数のｎ型分割ドリフト経路域１の一方端はｐ型のチャネル拡散領域７にｐｎ接合し、それらの他端はｎ＋型のドレイン領域９に接続しており、ｎ＋型のドレイン領域９側から分岐して並列接続のドリフト経路群１００を形成している。ｎ型分割ドリフト経路域１とｐ型仕切領域２との幅が１μm以下になると劇的な低オン抵抗化が可能である。
【選択図】 図２

Description

本発明は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ），ＩＧＢＴ（伝導度変調型トランジスタ），バイポーラトランジスタ，ダイオード等に適用可能の高耐圧且つ大電流容量の半導体装置の製造方法に関する。
一般に半導体素子は片面に電極部を持つ横型構造と両面に電極部を持つ縦型構造に大別できる。例えば、図１０は横型構造のＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）−ＭＯＳＦＥＴを示す。このＳＯＩ−ＭＯＳＦＥＴの構造はｎチャネルＭＯＳＦＥＴのオフセット・ゲート構造であり、半導体基体５上の絶縁膜６の上に形成されたｐ型のチャネル拡散層７と、チャネル拡散層７の上にゲート絶縁膜１０を介して形成されたフィールドプレート付きゲート電極１１と、チャネル拡散層７のうちゲート電極１１の一端側に形成されたｎ+ 型のソース領域８と、ゲート電極１１の他端から離間した位置に形成されたｎ+ 型のドレイン領域９と、ドレイン・ゲート間に延在するｎ型低濃度ドレイン領域（ドレイン・ドリフト領域）９０と、この低濃度ドレイン領域９０上に形成された厚い絶縁膜１２とを有する。
低濃度ドレイン領域９０の部分は、ＭＯＳＦＥＴがオン状態のときはキャリアを電界によって流すドリフト領域として働き、オフ状態のときは空乏化して電界強度を緩和し耐圧を高める。低濃度ドレイン領域９０の不純物濃度を高くすることと、その領域９０の電流経路長を短くすることは、ドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗（ドレイン−ソース抵抗）を下げる効果に繋がるものの、逆に、ｐ型のチャネル拡散層７とｎ型低濃度ドレイン領域９０とのｐｎ接合Ｊａから進行するドレイン−チャネル間空乏層が広がり難く、シリコンの最大（臨界）電界強度に早く達するため、耐圧（ドレイン−ソース電圧）が低下してしまう。即ち、オン抵抗（電流容量）と耐圧間にはトレードオフ関係がある。このトレードオフ関係はＩＧＢＴ，バイポーラトランジスタ，ダイオード等の半導体素子においても同様に成立することが知られている。
図１１は横型構造のＭＯＳＦＥＴの別の構造を示す。図１１（ａ）はｐチャネルＭＯＳＦＥＴであり、ｐ- 型半導体層４上に形成されたｎ型チャネル拡散層３と、チャネル拡散層３の上にゲート絶縁膜１０を介して形成されたフィールドプレート付きゲート電極１１と、チャネル拡散層３のうちゲート電極１１の一端側に形成されたｐ+ 型のソース領域１８と、ゲート電極１１の他端側真下にウェル端が位置するｐ型低濃度ドレイン領域（ドレイン・ドリフト領域）１４と、ゲート電極１１の他端から離間した位置に形成されたｐ+ 型のドレイン領域１９と、ｐ+ 型のソース領域１８に隣接するｎ+ 型のコンタクト領域７１と、ｐ型低濃度ドレイン１４上に形成された厚い絶縁膜１２とを有する。このような構造においてもウェル状のｐ型低濃度ドレイン領域１４の電流経路長さと不純物濃度とによりオン抵抗と耐圧がトレードオフの関係で決定される。
図１１（ｂ）は２重拡散型ｎチャネルＭＯＳＦＥＴであり、ｐ- 型半導体層４上に形成されたｎ型低濃度ドレイン層（ドレイン・ドリフト層）２２と、低濃度ドレイン層２２の上にゲート絶縁膜１０を介して形成されたフィールドプレート付きゲート電極１１と、低濃度ドレイン層２２のうちゲート電極１１の一端側に形成されたウェル状のｐ型チャネル拡散領域１７と、ｐ型チャネル拡散領域１７内にウェル状に形成されたｎ+ 型のソース領域８と、ゲート電極１１とこれに離間したｎ+ 型ドレイン領域９との間の表面層に形成されたウェル状のｐ型トップ層２４と、ｎ+ 型のソース領域８に隣接するｐ+ 型のコンタクト領域７２と、ｐ型トップ層２４上に形成された厚い絶縁膜１２とを有する。このような構造においてもｎ型低濃度ドレイン層域２２の電流経路長さと不純物濃度とによりオン抵抗と耐圧がトレードオフの関係で決定される。
ただし、図１１（ｂ）の構造では、ｎ型低濃度ドレイン層２２が下側のｐ- 型半導体層４と上側のｐ型トップ層２４とに挟まれているので、ＭＯＳＦＥＴのオフ状態のときにはｐ型チャネル拡散領域１７とのｐｎ接合Ｊａからだけでは無く、ｎ型低濃度ドレイン層２２の上下のｐｎ接合Ｊｂ，Ｊｂからも空乏層が広がる。このため、低濃度ドレイン層２２が早く空乏化するので、高耐圧構造となっている。その分、低濃度ドレイン層２２の不純物濃度を高くでき、オン抵抗の低減により電流容量の増大を図ることが可能である。
他方、縦型構造の半導体素子としては、例えば図１２に示すトレンチゲート型のｎチャネルＭＯＳＦＥＴが知られている。この構造は、裏面電極（図示せず）が導電接触したｎ+ 型ドレイン層２９の上に形成されたｎ型低濃度ドレイン層３９と、低濃度ドレイン層３９の表面側に堀り込まれたトレンチ溝内にゲート絶縁膜１０を介して埋め込まれたトレンチゲート電極２１と、低濃度ドレイン層３９の表層にトレンチゲート電極２１の深さ程度に浅く形成されたｐ型チャネル拡散層２７と、トレンチゲート電極２１の上縁に沿って形成されたｎ+ 型ソース領域１８と、ゲート電極２１を覆う厚い絶縁膜１２とを有する。なお、単層のｎ+ 型ドレイン層２９に代えて、ｎ+ 型上層とｐ+ 型下層から成る２層構造とすると、ｎ型のＩＧＢＴ構造を得ることができる。このような縦型構造においても、低濃度ドレイン層３９の部分は、ＭＯＳＦＥＴがオン状態のときは縦方向にドリフト電流を成すドリフト領域として働き、オフ状態のときは空乏化して耐圧を高めるが、やはり、オン抵抗と耐圧とは低濃度ドレイン層３９の厚さと不純物濃度の如何に支配され、両者間にはトレードオフの関係にある。
図１３はシリコンのｎチャネルＭＯＳＦＥＴの理想耐圧と理想オン抵抗との関係を示すグラフである。理想耐圧は形状効果によるｐｎ接合耐圧の低下がないと仮定した。理想オン抵抗は低濃度ドレイン領域以外の部分の抵抗を無視できるほど小さいと仮定した。図１３の｛１｝は図１２に示す縦型のｎチャネルＭＯＳＦＥＴの理想耐圧と理想オン抵抗との関係を示す。縦型素子はオン時にドリフト電流が流れる方向とオフ時の逆バイアスによる空乏層が延びて広がる方向とが同じである。図１２の低濃度ドレイン層３９のみに着目すると、オフ時の理想耐圧ＢＶは次式により近似的に求まる。
ＢＶ＝Ｅc 2 ε0 εSiα（２−α）／２ｑＮD （１）
Ｅc ：Ｅc （ＮD ），不純物濃度ＮD でのシリコンの最大電界強度ε0 ：真空の誘電率εSi：シリコンの比誘電率ｑ：単位電荷ＮD ：低濃度ドレイン領域の不純物濃度α：係数 （０＜α＜１）また、オン時の単位面積当たりの理想オン抵抗は次式により近似的に求まる。Ｒ＝αＷ／μｑＮD μ：μ（ＮD ），不純物濃度ＮD での電子の移動度ここで、Ｗ＝Ｅc ε0 εSi／ｑＮD であるので、Ｒは、
Ｒ＝Ｅc ε0 εSiα／μｑ2 ＮD 2 （２）
となる。（１），（２）式よりｑＮD を消去し、αの最適値として例えば２／３を用いると、
Ｒ＝ＢＶ2 （２７／８Ｅc 3 ε0 εSiμ） （３）
が得られる。ここに、オン抵抗Ｒは耐圧ＢＶの二乗に比例するように見えるが、Ｅc やμがＮD に依存しているので、図１３の1)は実際にはＢＶの２．４〜２．６乗程度に比例している。
図１３の｛２｝は図１１（ａ）に示す横型のＭＯＳＦＥＴの構造をｎチャネル型に置き換えたＭＯＳＦＥＴの理想耐圧と理想オン抵抗との関係を示す。このｎチャネル型のＭＯＳＦＥＴにおいて、オン時にドリフト電流の流れる方向は横方向であるのに対し、オフ時に空乏層の延びる方向はウェル端から横方向ではなく実質的にウェル底から縦方向（上方向）の方が早い。縦方向に延びる空乏層で高耐圧を得るには、低濃度ドレイン領域１４とチャネル拡散層３とのｐｎ接合面（ウェル底）から低濃度ドレイン層１４の表面（ウェル表面）まで空乏化されなければならない。従って、低濃度ドレイン領域１４のネットのドーピング量の最大値は、
ＳD ＝Ｅc ε0 εSi／ｑ （４）
に制限される。低濃度ドレイン領域１４の横方向の長さをＬとしたとき、理想耐圧ＢＶは、
ＢＶ＝Ｅc Ｌβ （５）
となる。ただし、βは未知の係数（０＜β＜１）である。また、単位面積当たりの理想オン抵抗Ｒは、
Ｒ＝Ｌ2 ／μｑＳD （６）
で近似的に求まる。従って、（５），（６）式からＬを消去して（４）式を代入すると、
Ｒ＝ＢＶ2 ／β2 Ｅc 3 ε0 εSiμ （７）
図１３の｛３｝は図１１（ｂ）に示す横型の２重拡散型のｎチャネルＭＯＳＦＥＴの構造の理想耐圧と理想オン抵抗との関係を示す。図１１（ｂ）の構造においては、図１１（ａ）の構造にｐ型トップ層２４が設けられており、上下両側から延びる空乏層により低濃度ドレイン層２２がピンチ的に早期空乏化する。低濃度ドレイン領域２２のネットドーピング量ＳD は図１１（ａ）のそれに比して２倍程度まで高めることが可能である。
ＳD ＝２Ｅc ε0 εSi／ｑ （８）


かかる場合の理想オン抵抗Ｒと理想耐圧ＢＶとの関係は、
Ｒ＝ＢＶ2 ／２β2 Ｅc 3 ε0 εSiμ （９）
となる。
図１３の｛３｝は｛２｝に比べオン抵抗と耐圧のトレードオフ関係が多少改善されているものの、高々２倍の濃度にまでしか設定することができず、半導体素子の電流容量と耐圧の設計自由度は依然として、低いものとなっている。
そこで、上記問題点に鑑み、本発明の課題は、ドリフト領域の構造を改善することにより、オン抵抗と耐圧とのトレードオフ関係を大幅に緩和させて、高耐圧でありながら、オン抵抗の低減化による電流容量の増大が可能の半導体装置を提供することにある。
上記課題を解決するため、本発明の講じた手段は、例えばＭＯＳＦＥＴの低濃度ドレイン領域の如く、オン状態でドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、そのドリフト領域を図１に模式的に示す如く、層状構造，繊維状構造ないし蜂の巣構造等の並行分割構造とすると共に、第１導電型分割ドリフト経路域１の相隣る同士の側面間（境界）に介在してｐｎ接合分離する第２導電型仕切領域２を設けたところにある。
即ち、図１（ａ）に示す如く、ドリフト領域は、少なくとも端部において互いに並列接続する２枚以上のプレート状の第１導電型（例えばｎ型）分割ドリフト経路域１を持つ層状構造の並行ドリフト経路群（分割ドリフト経路集合体）１００と、分割ドリフト経路域１，１間に介在してｐｎ接合分離するプレート状の第２導電型（例えばｐ型）仕切領域２とを有して成る。複数枚の第２導電型仕切領域２は少なくとも端部において互いに並列接続している。
また、図１（ｂ）に示すドリフト領域の構造は繊維状構造であり、筋状の第１導電型（ｎ型）分割ドリフト経路域１と、筋状の第２導電型（ｐ型）仕切領域２とは集合体断面で市松状に配置されている。
更に、図１（ｃ）に示す第１導電型（ｎ型）分割ドリフト経路域１は四隅に連結部位１ａを有している。
図１（ａ）で良く判るように、並行ドリフト経路群１００の最側端（最上端又は最下端）の第１導電型分割ドリフト経路域１の外側に沿ってｐｎ接合分離する第２導電型側端領域２ａを設けても良い。
半導体装置がオン状態のときは、複数の並列接続した分割ドリフト経路域１，１を介してドリフト電流が流れるが、他方、オフ状態のときは第１導電型分割ドリフト経路域１と第２導電型仕切領域２とのｐｎ接合からそれぞれ空乏層が第１導電型分割ドリフト経路１内に広がってこれが空乏化される。一筋の第２導電型仕切領域２の両側面から空乏端が側方へ広がるので空乏化が非常に早まる。また第２導電型仕切領域２も同時に空乏化される。このため、半導体装置は高耐圧となり、ｎ型分割ドリフト経路域１の不純物濃度を高めることが可能であるので、オン抵抗の低減を実現できる。特に、本発明では、一筋の第２導電型仕切領域２の両側面から隣接する第１導電型分割ドリフト経路域１，１の双方へ空乏端が進入するようになっており、双方へ広がる空乏端が分割ドリフト経路域１，１へ有効的に作用しているので、空乏層形成のための第２導電型仕切領域２の総占有幅を半減でき、その分、第１導電型分割ドリフト経路域１の断面積の拡大を図ることができ、従前に比してオン抵抗が頗る低減する。第２導電型仕切領域２の占有幅は僅少であることが好ましい。また、第２導電型仕切領域２の不純物濃度は低い方が望ましい。第１導電型分割ドリフト経路域１の単位面積当たりの本数（分割数）を増やすにつれ、オン抵抗と耐圧とのトレードオフ関係を大幅に緩和できる。
本発明において一筋の第１導電型分割ドリフト経路域１に関する理想オン抵抗ｒと理想耐圧ＢＶとのトレードオフ関係式は、第２導電型仕切領域２の幅を無限小と仮定すれば、一筋の理想オン抵抗ｒは（９）式の理想オン抵抗ＲのＮ倍に相当しているので、
ｒ＝ＮＲ＝ＢＶ2 ／２β2 Ｅc 3 ε0 εSiμ （１０）
であり、並行ドリフト経路群全体の理想オン抵抗Ｒと理想耐圧ＢＶの関係は、
Ｒ＝ＢＶ2 ／２Ｎβ2 Ｅc 3 ε0 εSiμ （１１）
となる。従って、ドリフト領域の分割数Ｎを多ければ多い程、オン抵抗の頗る低減した半導体装置を実現できることが判る。
即ち、本発明は、半導体層又はその上の絶縁膜の上に形成されており、オン状態で横方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、短冊状の第１導電型分割ドリフト経路域と短冊状の第２導電型仕切領域とが平面上で交互に繰り返し配列されたストライプ状並行構造であり、前記第１導電型分割ドリフト経路域又は第２導電型仕切領域が、同じ部位に複数のエネルギー、又は同じ部位に複数の連続的に異なるエネルギーで不純物イオンの注入を行うことを特徴とする。斯かる構成により、オン抵抗の低減と共に高耐圧化を図ることができる。
また、半導体層又はその上の絶縁膜の上に形成されており、オン状態で横方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、層状の第１導電型分割ドリフト経路域と層状の第２導電型仕切領域とを交互に繰り返し積み重ねて積層された重畳並行構造であり、前記重畳並行構造が、不純物分布の乱れが無視できる低温で結晶成長させる有機金属気相分解結晶成長法又は分子線結晶成長法で形成させることを特徴とする。斯かる構成により、オン抵抗の低減と共に高耐圧化を図ることができる。
また、半導体層又はその上の絶縁膜の上に形成されており、オン状態で横方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、層状の第１導電型分割ドリフト経路域と層状の第２導電型仕切領域とを交互に繰り返し積み重ねて積層された重畳並行構造であり、前記重畳並行構造が、不純物分布の乱れが無視できる低温で結晶成長させる有機金属気相分解結晶成長法又は分子線結晶成長法で形成させ、前記第１導電型分割ドリフト経路域と前記第２導電型仕切領域のうちゲート絶縁膜に接する部分を局部的に低濃度領域とすることを特徴とする。斯かる構成により、オン抵抗の低減と共に高耐圧化を図ることができる。
また、半導体層の上に形成されており、オン状態で縦方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、縦方向に層状の第１導電型分割ドリフト経路域と縦方向に層状の第２導電型仕切領域とを交互に繰り返し隣接した横並び並行構造であり、該並行構造の一方の領域となる層をエピタキシャル成長により形成した後、その層をストライプ状に間隔を空けてエッチング除去し、そのエッチング除去した溝を他方の領域となる導電型のエピタキシャル成長により埋め、不要部分を研磨除去することを特徴とする。斯かる構成により、オン抵抗の低減と共に高耐圧化を図ることができる。
また、半導体層の上に形成されており、オン状態で縦方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、縦方向に層状の第１導電型分割ドリフト経路域と縦方向に層状の第２導電型仕切領域とを交互に繰り返し隣接した横並び並行構造であり、該並行構造の一方の領域となる層をエピタキシャル成長により形成した後、その層に中性子線又は飛程の大きい高エネルギー粒子の選択的打ち込みとこれによる核変換で選択的に他方の領域を形成することを特徴とする。斯かる構成により、オン抵抗の低減と共に高耐圧化を図ることができる。
以上説明したように、本発明におけるドリフト領域は、短冊状の第１導電型分割ドリフト経路域と短冊状の第２導電型仕切領域とが平面上で交互に繰り返し配列されたストライプ状並行構造、層状の第１導電型分割ドリフト経路域と層状の第２導電型仕切領域とを交互に繰り返し積み重ねて積層された重畳並行構造、又は縦方向に層状の第１導電型分割ドリフト経路域と縦方向に層状の第２導電型仕切領域とを交互に繰り返し隣接した横並び並行構造を提供することを特徴とする。斯かる構成により、オン抵抗の低減と共に高耐圧化を図ることができる。
次に、本発明の実施形態を添付図面に基づいて説明する。
〔実施形態１〕
図２（ａ）は本発明の実施形態１に係る横型構造のＳＯＩ−ＭＯＳＦＥＴを示す平面図、図２（ｂ）は図２（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、図２（ｃ）は図２（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。
本例のＳＯＩ−ＭＯＳＦＥＴの構造は、図１０に示す構造と同様に、ｎチャネルＭＯＳＦＥＴのオフセット・ゲート構造であり、半導体基体５上の絶縁膜６の上に形成されたｐ型のチャネル拡散領域７と、チャネル拡散領域７の上にゲート絶縁膜１０を介して形成されたフィールドプレート付きゲート電極１１と、チャネル拡散領域７のうちゲート電極１１の一端側に形成されたｎ+ 型のソース領域８と、ゲート電極１１の他端から離間した位置に形成されたｎ+ 型のドレイン領域９と、ドレイン・ゲート間に延在するドレイン・ドリフト領域１９０と、このドレイン・ドリフト領域１９０上に形成された厚い絶縁膜１２とを有する。
本例におけるドレイン・ドリフト領域１９０は、短冊状のｎ型分割ドリフト経路域１と短冊状のｐ型仕切領域２とが平面上で交互に繰り返し配列されたストライプ状並行構造となっている。複数のｎ型分割ドリフト経路域１の一方端はｐ型のチャネル拡散領域７にｐｎ接合し、それらの他端はｎ+ 型のドレイン領域９に接続しており、ｎ+ 型のドレイン領域９側から分岐して並列接続のドリフト経路群１００を形成している。並行ドリフト経路群１００の最側端の分割ドリフト経路域１の外側にはストライプ状のｐ型側端領域２ａが設けられており、すべての分割ドリフト経路域１が側面に沿ってｐ型半導体領域２（２ａ）に挟まれている。また、複数のｐ型仕切領域２の一方端はｐ型のチャネル拡散領域７に接続し、それらの他端はｎ+ 型のドレイン領域９にｐｎ接合しており、ｐ型のチャネル拡散領域７側から分岐して並列接続となっている。
ＭＯＳＦＥＴがオン状態のときは、ゲート絶縁膜１０直下のチャネル反転層１３を介してｎ+ 型のソース領域８から複数のｎ型分割ドリフト経路域１にキャリア（電子）が流れ込み、ドレイン・ソース間電圧による電界でドリフト電流が流れる。他方、オフ状態のときはゲート絶縁膜１０直下のチャネル反転層１３が消失し、ドレイン・ソース間電圧により、ｎ型分割ドリフト経路域１とｐ型のチャネル拡散領域７とのｐｎ接合Ｊａ，ｎ型分割ドリフト経路域１とｐ型仕切領域２とのｐｎ接合Ｊｂからそれぞれ空乏層がｎ型分割ドリフト経路域１内に広がってこれが空乏化される。ｐｎ接合Ｊａからの空乏端はｎ型分割ドリフト経路域１内の経路長さ方向に広がるが、ｐｎ接合Ｊｂからの空乏端ｅはｎ型分割ドリフト経路域１内の経路幅方向に広がり、しかも両側面から空乏端が広がるので空乏化が非常に早まる。またｐ型仕切領域２も同時に空乏化される。このため、電界強度が緩和され、高耐圧となり、その分、ｎ型分割ドリフト経路域１の不純物濃度を高めることが可能であるので、オン抵抗が低減する。特に、本例では、ｐ型仕切領域２の両側面から隣接するｎ型分割ドリフト経路域１，１の双方へ空乏端ｅが進入するようになっているので、空乏層形成のためのｐ型仕切領域２の総占有幅を半減でき、その分、ｎ型分割ドリフト経路域１の断面積の拡大を図ることができ、従前に比してオン抵抗が低減する。ｎ型分割ドリフト経路域１の単位面積当たりの本数（分割数）Ｎを増やすにつれ、オン抵抗と耐圧とのトレードオフ関係を大幅に緩和できる。２本より３本以上の方が顕著となる。なお、ｐ型仕切領域２の占有幅は僅少であることが好ましい。
ここで、理想耐圧ＢＶを例えば１００Ｖと仮定し、ｎ型分割ドリフト経路域１の不純物濃度ＮD ＝３×１０15（ｃｍ-3），シリコンの最大電界強度Ｅc ＝３×１０5 （Ｖ／ｃｍ），電子の移動度μ＝１０００（ｃｍ2 ／Ｖ・ｓｅｃ），真空の誘電率ε0 ＝８．８×１０-12 （Ｃ／Ｖ・ｍ），シリコンの比誘電率εSi＝１２，単位電荷ｑ＝１．６×１０-19 （Ｃ）とする。図１０に示す低濃度ドレイン領域９０では、長さ６．６μｍ，厚さ１μｍのとき、理想オン抵抗Ｒは９．１（ｍオーム・ｃｍ2 ）である。これに対して本例では、ｎ型分割ドリフト経路域１とｐ型仕切領域２の幅を例えば１０μｍ，１μｍ，０．１μｍの値として理想オン抵抗Ｒを計算すると（β＝２／３，ｎ型分割ドリフト経路域１とｐ型仕切領域の長さを５μｍと仮定）、幅１０μｍ，のとき、７．９（ｍオーム・ｃｍ2 ）幅１μｍ，のとき、０．８（ｍオーム・ｃｍ2 ）幅０．１μｍ，のとき、０．０８（ｍオーム・ｃｍ2 ）となり、幅１μｍ以下になると劇的な低オン抵抗化が可能である。ｐ型仕切領域２の幅をｎ型分割ドリフト経路域１の幅よりも僅少にすれば、なおその効果が顕著となる。ｎ型分割ドリフト経路域１とｐ型仕切領域の幅はフォトリソグラフィとイオン注入により現在０．５μｍ程度までが量産レベルの限界であるが、微細加工技術の着実な進展により今後更なる幅寸法の縮小化が可能となるので、オン抵抗を顕著に低減できる。
特に、本例のドリフト領域の構造は、平面上のストライプ状のｐｎの繰り返し構造であるため、１回のフォトリソグラフィーで形成可能であるので、製造プロセスの簡易化により素子の低コスト化も図ることができる。
〔実施形態２〕
図３（ａ）は本発明の実施形態２に係る２重拡散型ｎチャネルＭＯＳＦＥＴを示す平面図、図３（ｂ）は図３（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、図３（ｃ）は図３（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。
本例の２重拡散型ｎチャネルＭＯＳＦＥＴの構造は図１１（ｂ）に示す構造を改善したものであり、ｐ- 型又はｎ- 型の半導体層４上に形成されたドレイン・ドリフト領域１２２と、ドレイン・ドリフト領域１２２の上にゲート絶縁膜１０を介して形成されたフィールドプレート付きゲート電極１１と、ドレイン・ドリフト領域１２２のうちゲート電極１１の一端側に形成されたウェル状のｐ型チャネル拡散領域１７と、ｐ型チャネル拡散領域１７内にウェル状に形成されたｎ+ 型のソース領域８と、ゲート電極１１に離間したｎ+ 型ドレイン領域９と、ドレイン・ドリフト領域１２２上に形成された厚い絶縁膜１２とを有する。
本例におけるドレイン・ドリフト領域１２２も、図２に示す実施例１と同様に、短冊状のｎ型分割ドリフト経路域１と短冊状のｐ型仕切領域２とが平面上で交互に繰り返し配列されたストライプ状の並行構造となっている。そして、複数のｎ型分割ドリフト経路域１の一方端はｐ型のチャネル拡散領域１７にｐｎ接合し、それらの他端はｎ+ 型のドレイン領域９に接続しており、ｎ+ 型のドレイン９側から分岐して並列接続の並行ドリフト経路群１００を形成している。並行ドリフト経路群１００の最側端の分割ドリフト経路域１の外側にはこれを挟み込むためのｐ型側端領域２ａが設けられており、すべての分割ドリフト経路域１が側面に沿ってｐ型領域２（２ａ）に挟まれている。また、複数のｐ型仕切領域２の一方端はｐ型のチャネル拡散領域７に接続し、それらの他端はｎ+ 型のドレイン領域９にｐｎ接合しており、ｐ型のチャネル拡散領域７側から分岐して並列接続となっている。
本例においても、オフ状態のときは、ｐｎ接合Ｊｂからの空乏端がｎ型分割ドリフト経路域１内の経路幅方向に広がり、しかも両側面から空乏端が広がるので空乏化が非常に早まる。また同時にｐ型仕切領域２も空乏化される。このため、実施例１と同様に、高耐圧となり、ｎ型分割ドリフト経路域１の不純物濃度を高めることが可能であるので、オン抵抗の低減を実現できる。
ここで、図１１（ｂ）に示す従来構造と理想耐圧１００Ｖで比較してみると、図１１（ｂ）に示す従来構造ではオン抵抗が約０．５（ｍオーム・ｃｍ2 ）であるのに対して、本例の構造では実施例１と同様に分割ドリフト経路域１とｐ型仕切領域２の厚さが１μｍ，幅が０．５μｍであるとき、オン抵抗が０．４（ｍオーム・ｃｍ2 ）である。分割ドリフト経路域１とｐ型仕切領域２の幅を更に僅少化することによりオン抵抗の大幅低減が可能である。なお、分割ドリフト経路域１とｐ型仕切領域２の厚さを厚くすることで、分割ドリフト経路１の抵抗断面積を大きくしてオン抵抗の低減を図ることができる。例えば１０μｍにすればオン抵抗は１／１０、１００μｍにすればオン抵抗は１／１００にすることができる。このような厚い領域のドーピングのためには、同じ部位に複数の（若しくは連続的に異なる）エネルギーで不純物イオン注入を行えば良い。
〔実施形態３〕
図４（ａ）は本発明の実施形態３に係る横型構造のＳＯＩ−ＭＯＳＦＥＴを示す平面図、図４（ｂ）は図４（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、図４（ｃ）は図４（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。
本例のＳＯＩ−ＭＯＳＦＥＴの構造は、半導体基体５上の絶縁膜６の上に形成されたｐ型のチャネル拡散層７７と、チャネル拡散層７７の側壁上にゲート絶縁膜１０を介して形成されたトレンチゲート電極１１１と、トレンチゲート電極１１１の上縁に沿って形成されたｎ+ 型のソース領域８８と、トレンチゲート電極１１１から離間した位置に形成されたｎ+ 型のドレイン領域９９と、ドレイン・ゲート間に延在するドレイン・ドリフト領域２９０と、このドレイン・ドリフト領域２９０上に形成された厚い絶縁膜１２とを有する。
本例におけるドレイン・ドリフト領域２９０は、実施形態１の場合とは異なり、プレート状のｎ型分割ドリフト経路域１とプレート状のｐ型仕切領域２とが交互に繰り返し積み重ねて積層された重畳並行構造となっている。最下位のｎ型分割ドリフト経路域１の真下にはｐ型側端領域２ａが形成されており、また最上位のｎ型分割ドリフト経路域１の上にもｐ型側端領域２ａが形成されている。このｐ型側端領域２ａのネットドーピング量は２×１０12／ｃｍ2 以下とする。複数のｎ型分割ドリフト経路域１の一方端はｐ型のチャネル拡散層７７にｐｎ接合し、それらの他端はｎ+ 型のドレイン領域９９に接続しており、ｎ+ 型のドレイン９９側から分岐して並列接続の並行ドリフト経路群１００を形成している。また、複数のｐ型仕切領域２の一方端はｐ型のチャネル拡散層７７に接続し、それらの他端はｎ+ 型のドレイン領域９９にｐｎ接合しており、ｐ型のチャネル拡散層７７側から分岐して並列接続となっている。
この層状構造においても、理想オン抵抗は前述の（１１）式で与えられ、Ｎはｎ型分割ドリフト経路域１の積み重ね枚数である。理想耐圧１００Ｖとしたとき、従来構造（Ｎ＝１）では、理想オン抵抗Ｒ＝０．５（ｍオーム・ｃｍ2 ）であるが、本例ではＮ＝１０の場合、Ｒ＝０．０５（ｍオーム・ｃｍ2 ）となり、分割数Ｎに逆比例してオン抵抗が激減する。
ところで、図２及び図３に示す実施形態のキーテクノロジーはフォトリソグラフィーとイオン注入であったのに対し、図４に示す本例のキーテクノロジーは、プレート状のｎ型分割ドリフト経路域１とプレート状のｐ型仕切領域２とを交互に繰り返し積層するための結晶成長法である。積層数を増やして行くと総厚が厚くなり、また結晶成長に要する時間が長くなるため、不純物の拡散による不純物分布の乱れが無視できなくなる。理想的には、ｎ型分割ドリフト経路域１とｐ型仕切領域２を可能な限り薄く形成し、不純物分布の乱れが無視できる位の低温で結晶成長させることが好ましい。そのためには、シリコン技術で多用されているエピタキシャル成長法よりも、ガリウム−砒素等の化合物半導体で用いられるＭＯＣＶＤ（有機金属気相分解結晶成長法）やＭＢＥ（分子線結晶成長法）が適している。これによれば、層状のｎ型分割ドリフト経路域１と層状のｐ型仕切領域２の層厚を微細化でき、オン抵抗の頗る低減が可能となる。
なお、本例の場合、ｎ型分割ドリフト経路域１とｐ型仕切領域２を薄く形成し、不純物濃度を高めると、チャネル反転層１３が形成し難くなり、チャネル抵抗が下げ難く、結果としてオン抵抗が下げ難い。これを改善するためには、ｎ型分割ドリフト経路域１とｐ型仕切領域２のうちゲート絶縁膜１０に接する部分を局部的に低濃度領域とすることが有効である。
〔実施形態４〕
図５（ａ）は本発明の実施形態４に係る横型構造のＭＯＳＦＥＴを示す平面図、図５（ｂ）は図５（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、図５（ｃ）は図５（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。
本例のＭＯＳＦＥＴの構造は、ｐ- 型又はｎ- 型の半導体層４上に形成されたｐ型のチャネル拡散層７７と、チャネル拡散層７７の側壁上にゲート絶縁膜１０を介して形成されたトレンチゲート電極１１１と、トレンチゲート電極１１１の上縁に沿って形成されたｎ+ 型のソース領域８８と、トレンチゲート電極１１１から離間した位置に形成されたｎ+ 型のドレイン領域９９と、ドレイン・ゲート間に延在するドレイン・ドリフト領域２９０と、このドレイン・ドリフト領域２９０上に形成された厚い絶縁膜１２とを有する。
本例におけるドレイン・ドリフト領域２９０は、実施形態３の場合と同様であり、プレート状のｎ型分割ドリフト経路域１とプレート状のｐ型仕切領域２とが交互に繰り返し積層された並行構造となっている。最下位のｎ型分割ドリフト経路域１の真下にはｐ型側端領域２ａが形成されており、また最上位のｎ型分割ドリフト経路域１の上にもｐ型側端領域２ａが形成されている。このｐ型側端領域２ａのネットドーピング量は２×１０12／ｃｍ2 以下とする。複数のｎ型分割ドリフト経路域１の一方端はｐ型のチャネル拡散層７７にｐｎ接合し、それらの他端はｎ+ 型のドレイン領域９９に接続しており、ｎ+ 型のドレイン９９側から分岐して並列接続の並行ドリフト経路群１００を形成している。また、複数のｐ型仕切領域２の一方端はｐ型のチャネル拡散層７７に接続し、それらの他端はｎ+ 型のドレイン領域９９にｐｎ接合しており、ｐ型のチャネル拡散層７７側から分岐して並列接続となっている。
本例は実施形態３と同様にオン抵抗の低減と高耐圧化を図ることができる。なお、本例と図４に示す実施形態３との関係は、図３に示す実施形態２と図２に示す実施形態１との関係に相当している。図２の実施形態に対する図３の実施形態と同じく、本例はＳＯＩではない点で低コスト化を図ることができる。
〔実施形態５〕
図６（ａ）は本発明の実施形態５に係る横型構造のｐチャネルＭＯＳＦＥＴを示す断面図であり、図１１（ａ）の改善例に相当している。
本例の構造は、ｐ- 型半導体層４上に形成されたｎ型チャネル拡散層３と、チャネル拡散層３の上にゲート絶縁膜１０を介して形成されたフィールドプレート付きゲート電極１１と、チャネル拡散層３のうちゲート電極１１の一端側に形成されたｐ+ 型のソース領域１８と、ゲート電極１１の他端側真下にウェル端が位置するｐ型ドレイン・ドリフト領域１４と、このｐ型ドレイン・ドリフト領域１４の表層に形成されたｎ型側端領域２ｂと、ゲート電極１１の他端から離間した位置に形成されたｐ+ 型のドレイン領域１９と、ｐ+ 型のソース領域１８に隣接するｎ+ 型のコンタクト領域７１と、ｐ型ドレイン・ドリフト１４上に形成された厚い絶縁膜１２とを有する。
本例の場合、ドレイン領域の分割数は１で、ｐ型ドレイン・ドリフト領域１４は断面上では一筋の分割ドレイン経路域１に相当している。このｐ型ドレイン・ドリフト領域１４の上のｎ型側端領域２ｂの厚さは空乏化を早めるため薄く形成されている。図１１（ａ）の構造と比べると、本例ではｎ型側端領域２ｂが形成されており、ｐ型ドレイン・ドリフト領域１４の下側のチャネル拡散層３からの空乏層と上側のｎ型側端領域２ａからの空乏層とで空乏化を促進するようにしている。図１１（ａ）のドレイン・ドリフト領域１４のネットドーピング量は１×１０12／ｃｍ2 程度であるのに対し、本例では約２×１０12／ｃｍ2 程度と２倍になっている。従って、高耐圧化を実現できる分、ドレイン・ドリフト領域１４の不純物濃度を高めることができ、低オン抵抗化が可能である。
〔実施形態６〕
図６（ｂ）は本発明の実施形態６に係る横型構造のｎチャネルＭＯＳＦＥＴを示す断面図であり、図１１（ｂ）の改善例に相当している。
本例は２重拡散型ｎチャネルＭＯＳＦＥＴであり、ｐ- 型半導体層４（ｐ型側端領域２ａ）上に形成されたドレイン・ドリフト領域２２（第１のｎ型分割ドリフト経路域１）と、ゲート絶縁膜１０を介して形成されたフィールドプレート付きゲート電極１１と、ドレイン・ドリフト領域２２のうちゲート電極１１の一端側に形成されたウェル状のｐ型チャネル拡散領域１７と、ｐ型チャネル拡散領域１７内にウェル状に形成されたｎ+ 型のソース領域８と、ゲート電極１１とこれに離間したｎ+ 型ドレイン領域９との間の表面層に形成されたｐ型トップ層２４（ｐ型仕切領域２）と、ｐ型仕切領域２の表層に形成された第２のｎ型分割ドリフト経路域１と、ｎ+ 型のソース領域８に隣接するｐ+ 型のコンタクト領域７２と、ｐ型仕切領域２上に形成された厚い絶縁膜１２とを有する。
下層のドレイン・ドリフト領域２２と上層の分割ドリフト経路域１はｐ型仕切領域２を挟んで並列接続している。図１１（ｂ）の構造と比べると、本例ではｐ型仕切領域２の上に分割ドリフト経路域１を並設した点にある。前述したように、ｐ型仕切領域２から下層のドレイン・ドリフト領域２２と上層の分割ドリフト経路域１の双方に空乏層が広がるようになっているため、高耐圧化を図ることができ、その分、オン抵抗を低減させることができる。図１１（ｂ）のドリフト領域２２のネットドーピング量は２×１０12／ｃｍ2 程度であるのに対し、本例では下層のドレイン・ドリフト領域２２と上層の分割ドリフト経路域１とのドーピング量を合わせて、約３×１０12／ｃｍ2 程度と１．５倍にすることができる。本例の構造によれば、図１３中の｛４｝に示す理想耐圧と理想オン抵抗とのトレードオフ関係を得ることができる。明らかに、従来構造に比して理想耐圧と理想オン抵抗のトレードオフ関係を緩和できることが判明した。
なお、実施形態５，６の構造を得るための製造方法としては、まず、ｐ- 型半導体層４へのリンのイオン注入と熱処理（熱拡散）によりｎ型半導体層３（２２）を形成した後、このｎ型半導体層３（２２）表面への選択的な硼素のイオン注入と熱処理（熱拡散）によってｐ型領域１４（２４）を形成し、しかる後、熱酸化処理を施し、シリコン表面でのリンの偏析による高濃度化と硼素の酸化膜中への偏析による低濃度化を利用して表層に薄いｎ型側端領域２ｂ（ｎ型分割ドリフト経路域１）を形成する。ｎ型側端領域２ｂやｎ型分割ドリフト経路域１の上層には逆導電型層が隣接していないため、空乏化し易くするには薄層であればある程よい。従って、熱酸化処理工程だけでｎ型側端領域２ｂ（ｎ型分割ドリフト経路１）を形成できる利益は、工程数の削減に寄与し、量産化を可能とする。
実施形態５においては、ｎ型側端領域２ｂがゲート絶縁膜１０とドレイン・ドリフト領域１４と隔てているが、これは上記の製造方法を用いているため、シリコン表層に全面的にｎ型側端領域２ｂが形成されてしまうからである。しかし、ｎ型側端領域２ｂが薄ければ、ゲート１０直下に形成されるチャネル反転層によってドレイン・ドリフト領域１４が導通するので問題は起こらない。
〔実施形態７〕
図７（ａ）は本発明の実施形態７に係る縦型構造のトレンチゲート型のｎチャネルＭＯＳＦＥＴを示す平面図、図７（ｂ）は図７（ａ）中のＡ−Ａ′線に沿って切断した状態を示す切断図、図８（ａ）は図７（ａ）中のＢ−Ｂ′線に沿って切断した状態を示す切断図、図８（ｂ）は図７（ｂ）中のＣ−Ｃ′線に沿って切断した状態を示す切断図、図９（ａ）は図７（ａ）中のＤ−Ｄ′線に沿って切断した状態を示す切断図、図９（ｂ）は図７（ａ）中のＥ−Ｅ′線に沿って切断した状態を示す切断図である。
本例の構造は、裏面電極（図示せず）が導電接触したｎ+ 型ドレイン層２９と、この上に形成されたドレイン・ドリフト層１３９と、ドレイン・ドリフト層１３９の表面側に堀り込まれたトレンチ溝内にゲート絶縁膜１０を介して埋め込まれたトレンチゲート電極２１と、ドレイン・ドリフト層１３９の表層にトレンチゲート電極２１の深さ程度に浅く形成されたｐ型チャネル層２７と、トレンチゲート電極２１の上縁に沿って形成されたｎ+ 型ソース領域１８と、ゲート電極２１を覆う厚い絶縁膜１２とを有する。なお、単層のｎ+ 型ドレイン層２９に代えて、ｎ+ 型上層とｐ+ 型下層から成る２層構造又はｐ型層とすると、ｎ型のＩＧＢＴ構造を得ることができる。
本例におけるドレイン・ドリフト層１３９は、図８（ｂ）及び図９に示す如く、縦方向にプレート状のｎ型分割ドリフト経路域１と縦方向にプレート状のｐ型仕切領域２とが交互に繰り返し隣接した横並び並行構造となっている。複数枚のｎ型分割ドリフト経路域１の上端はｐ型のチャネル拡散層２７にｐｎ接合し、それらの下端はｎ+ 型のドレイン層２９に接続しており、ｎ+ 型のドレイン層２９側から分岐して並列接続の並行ドリフト経路群１００を形成している。図示されていないが、並行ドリフト経路群１００の最側端の分割ドリフト経路域１の外側にはｐ型側端領域が設けられており、すべての分割ドリフト経路域１が側面に沿ってｐ型仕切領域２又はｐ型側端領域に挟まれている。また、複数のｐ型仕切領域２の上方端はｐ型のチャネル拡散層２７に接続し、それらの下端はｎ+ 型のドレイン層２９にｐｎ接合しており、ｐ型のチャネル拡散層２７側から分岐して並列接続となっている。
オフ状態のときはゲート絶縁膜１０直下のチャネル反転層１３が消失し、ドレイン・ソース間電圧により、ｎ型分割ドリフト経路域１とｐ型のチャネル拡散層２７とのｐｎ接合Ｊａ，ｎ型分割ドリフト経路域１とｐ型仕切領域２とのｐｎ接合Ｊｂからそれぞれ空乏層がｎ型分割ドリフト経路域１内に広がってこれが空乏化される。ｐｎ接合Ｊａからの空乏端はｎ型分割ドリフト経路域１内の経路長さ方向に広がるが、ｐｎ接合Ｊｂからの空乏端はｎ型分割ドリフト経路域１内の経路幅方向に広がり、しかも両側面から空乏端が広がるので空乏化が非常に早まる。またｐ型仕切領域２も同時に空乏化される。特に、ｐ型仕切領域２の両側面から隣接するｎ型分割ドリフト経路１，１の双方へ空乏端が進入するようになっているので、空乏層形成のためのｐ型仕切領域２の総占有幅を半減でき、その分、ｎ型分割ドリフト経路域１の断面積の拡大を図ることができ、従前に比してオン抵抗が低減する。ｎ型分割ドリフト経路１の単位面積当たりの本数（分割数）を増やすにつれ、オン抵抗と耐圧とのトレードオフ関係を大幅に緩和できる。
理想耐圧１００ＶのｎチャネルＭＯＳＦＥＴ（図１２に示す従来構造）での理想オン抵抗と比較すると、従来構造の場合、図１３の｛１｝により、理想オン抵抗Ｒ＝約０．６（ｍオーム・ｃｍ2 ）であるが、本例の場合は、ｎ型分割ドリフト経路域１とｐ型仕切領域２の深さ（経路長）を約５μｍ、β＝２／３と仮定し、ｎ型分割ドリフト経路域１とｐ型仕切領域２の積層方向の厚さを例えば１０μｍ，１μｍ，０．１μｍの値として計算すると、厚さ１０μｍ，のとき、１．６（ｍオーム・ｃｍ2 ）厚さ１μｍ，のとき、０．１６（ｍオーム・ｃｍ2 ）厚さ０．１μｍ，のとき、０．０１６（ｍオーム・ｃｍ2 ）となり、μｍオーダでも劇的な低オン抵抗化が可能である。ｐ型仕切領域２の幅をｎ型分割ドリフト経路域１の幅よりも僅少にすれば、なおその効果が顕著となる。ｎ型分割ドリフト経路域１とｐ型仕切領域の幅はフォトリソグラフィとイオン注入により現在０．５μｍ 程度までが量産レベルの限界であるが、微細加工技術の着実な進展により今後更なる幅寸法の縮小化が可能となるので、オン抵抗を顕著に低減できる。
本例のように、縦方向に配列したｎ型分割ドリフト経路域１とｐ型仕切領域２の繰り返し構造は、横型半導体構造の場合に比して製法上難しい面もあるが、例えば、ドレイン層２９の上にエピタキシャル成長によりｎ型層を形成した後、そのｎ型層をストライプ状に間隔を空けてエッチング除去し、そのエッチング溝をｐ型のエピタキシャル成長により埋め、不要部分を研磨除去する方法を採用することができる。また、中性子線や飛程の大きい高エネルギー粒子の選択的打ち込みとこれによる核変換を利用して選択的に逆導電型領域を深く形成する方法も考えられる。
なお、本発明に係る構造は、ＭＯＳＦＥＴのドレイン・ドリフト領域に限らずオン時にドリフト領域となり、オフ時に空乏化領域となる半導体領域に適用でき、ＩＧＢＴ，バイポラーラトランジスタ，ダイオード，ＪＦＥＴ、サイリスタ，ＭＥＳＦＥＴ，ＨＥＭＴ等の殆ど総ての半導体素子に適用可能である。また、導電型は逆導電型に適宜変更できる。また、図１では並行分割ドリフト群として層状、繊維状、網状又は蜂の巣状を示してあるが、これに限らず、他の繰り返し形状を採用可能である。
（ａ）乃至（ｃ）は本発明に係る半導体装置におけるドリフト領域の構造をそれぞれ示す模式図である。 （ａ）は本発明の実施形態１に係る横型構造のＳＯＩ−ＭＯＳＦＥＴを示す平面図、（ｂ）は（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、（ｃ）は（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。 （ａ）は本発明の実施形態２に係る２重拡散型ｎチャネルＭＯＳＦＥＴを示す平面図、（ｂ）は（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、（ｃ）は（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。 （ａ）は本発明の実施形態３に係る横型構造のＳＯＩ−ＭＯＳＦＥＴを示す平面図、（ｂ）は（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、（ｃ）は（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。 （ａ）は本発明の実施形態例４に係る横型構造のＭＯＳＦＥＴを示す平面図、（ｂ）は（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、（ｃ）は（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。 （ａ）は本発明の実施形態５に係る横型構造のｐチャネルＭＯＳＦＥＴを示す断面図、（ｂ）は本発明の実施形態６に係る横型構造のｎチャネルＭＯＳＦＥＴを示す断面図である。 （ａ）は本発明の実施形態例７に係る縦型構造のトレンチゲート型のｎチャネルＭＯＳＦＥＴを示す平面図、（ｂ）は（ａ）中のＡ−Ａ′線に沿って切断した状態を示す切断図である。 （ａ）は図７（ａ）中のＢ−Ｂ′線に沿って切断した状態を示す切断図、（ｂ）は図７（ｂ）中のＣ−Ｃ′線に沿って切断した状態を示す切断図である。 （ａ）は図７（ａ）中のＤ−Ｄ′線に沿って切断した状態を示す切断図、（ｂ）は図７（ａ）中のＥ−Ｅ′線に沿って切断した状態を示す切断図である。 （ａ）は従来の横型構造のＳＯＩ−ＭＯＳＦＥＴを示す平面図、（ｂ）はその断面図である。 （ａ）は従来の横型構造のＭＯＳＦＥＴの別の構造を示す断面図、（ｂ）は従来の２重拡散型ｎチャネルＭＯＳＦＥＴの構造を示す断面図である。 従来のトレンチゲート型のｎチャネルＭＯＳＦＥＴを示す断面図である。 各種のシリコンｎチャネルＭＯＳＦＥＴの理想耐圧と理想オン抵抗とのトレードオフ関係を示すグラフである。
符号の説明
１…ｎ型分割ドリフト経路域
１ａ…連結部位
２…ｐ型仕切領域
２ａ…ｐ型側端領域
３…ｎ型チャネル拡散層
４…ｐ- 型半導体層
５…半導体基体
６…絶縁膜
７…ｐ型チャネル拡散層
８…ｎ+ 型ソース領域
９…ｎ+ 型ドレイン領域
１０…ゲート絶縁膜
１１…フィールドプレート付きゲート電極
１２…厚い絶縁膜
１３…チャネル反転層
１４…ｐ型低濃度領域
１７…ｐ型チャネル拡散領域
１８，２８…ｐ+ 型ソース領域
１９…ｐ+ 型ドレイン領域
２１…トレンチゲート電極
２２…ｎ型低濃度ドレイン層
２４…ｐ型トップ層
２７…ｐ型チャネル層
２９…ｎ+ 型ドレイン層
３９…ｎ型低濃度ドレイン層
７１…ｎ+ 型コンタクト領域
７２…ｐ+ 型コンタクト領域
７７…ｐ型チャネル拡散層
８８…ｎ+ 型ソース領域
９０…ｎ型低濃度ドレイン領域（ドレイン・ドリフト領域）
９９…ｐ型ドレイン領域
１００…並行ドリフト経路群
１１１…トレンチゲート電極
９０，１２２，１３９，２９０…ドレイン・ドリフト領域
ｅ…空乏端
Ｊａ，Ｊｂ…ｐｎ接合。

Claims (5)

  1. 半導体層又はその上の絶縁膜の上に形成されており、オン状態で横方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、短冊状の第１導電型分割ドリフト経路域と短冊状の第２導電型仕切領域とが平面上で交互に繰り返し配列されたストライプ状並行構造であり、前記第１導電型分割ドリフト経路域又は第２導電型仕切領域が、同じ部位に複数のエネルギー、又は同じ部位に複数の連続的に異なるエネルギーで不純物イオンの注入を行うことを特徴とする半導体装置の製造方法。
  2. 半導体層又はその上の絶縁膜の上に形成されており、オン状態で横方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、層状の第１導電型分割ドリフト経路域と層状の第２導電型仕切領域とを交互に繰り返し積み重ねて積層された重畳並行構造であり、前記重畳並行構造が、不純物分布の乱れが無視できる低温で結晶成長させる有機金属気相分解結晶成長法又は分子線結晶成長法で形成させることを特徴とする半導体装置の製造方法。
  3. 半導体層又はその上の絶縁膜の上に形成されており、オン状態で横方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、層状の第１導電型分割ドリフト経路域と層状の第２導電型仕切領域とを交互に繰り返し積み重ねて積層された重畳並行構造であり、前記重畳並行構造が、不純物分布の乱れが無視できる低温で結晶成長させる有機金属気相分解結晶成長法又は分子線結晶成長法で形成させ、前記第１導電型分割ドリフト経路域と前記第２導電型仕切領域のうちゲート絶縁膜に接する部分を局部的に低濃度領域とすることを特徴とする半導体装置の製造方法。
  4. 半導体層の上に形成されており、オン状態で縦方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、縦方向に層状の第１導電型分割ドリフト経路域と縦方向に層状の第２導電型仕切領域とを交互に繰り返し隣接した横並び並行構造であり、該並行構造の一方の領域となる層をエピタキシャル成長により形成した後、その層をストライプ状に間隔を空けてエッチング除去し、そのエッチング除去した溝を他方の領域となる導電型のエピタキシャル成長により埋め、不要部分を研磨除去することを特徴とする半導体装置の製造方法。
  5. 半導体層の上に形成されており、オン状態で縦方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を有する半導体装置において、前記ドリフト領域は、縦方向に層状の第１導電型分割ドリフト経路域と縦方向に層状の第２導電型仕切領域とを交互に繰り返し隣接した横並び並行構造であり、該並行構造の一方の領域となる層をエピタキシャル成長により形成した後、その層に中性子線又は飛程の大きい高エネルギー粒子の選択的打ち込みとこれによる核変換で選択的に他方の領域を形成することを特徴とする半導体装置の製造方法。

JP2006154337A 1996-01-22 2006-06-02 半導体装置の製造方法 Pending JP2006279064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006154337A JP2006279064A (ja) 1996-01-22 2006-06-02 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP793596 1996-01-22
JP2006154337A JP2006279064A (ja) 1996-01-22 2006-06-02 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003112991A Division JP2003332574A (ja) 1996-01-22 2003-04-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2006279064A true JP2006279064A (ja) 2006-10-12

Family

ID=37213410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154337A Pending JP2006279064A (ja) 1996-01-22 2006-06-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006279064A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019202349A1 (ja) * 2018-04-19 2019-10-24 日産自動車株式会社 半導体装置及びその製造方法
CN117393439A (zh) * 2023-12-12 2024-01-12 浏阳泰科天润半导体技术有限公司 一种增强耐压能力的碳化硅双槽栅ldmos的制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124469A (en) * 1980-12-10 1982-08-03 Philips Nv High voltage semiconductor device
JPS63302552A (ja) * 1987-06-02 1988-12-09 Nippon Denso Co Ltd 相補形トランジスタ及びその製造方法
JPH0334347A (ja) * 1989-06-06 1991-02-14 Natl Semiconductor Corp <Ns> 高電圧パワーｉｃプロセス
JPH04107867A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置
JPH04165672A (ja) * 1990-10-29 1992-06-11 Mitsubishi Electric Corp 埋込み型光電子集積素子の製造方法
JPH04199706A (ja) * 1990-11-29 1992-07-20 Sharp Corp 半導体装置の製造方法
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
JPH0689903A (ja) * 1992-09-08 1994-03-29 New Japan Radio Co Ltd Ｍｏｓ型電界効果トランジスタの製造方法
JPH077154A (ja) * 1993-03-25 1995-01-10 Siemens Ag パワーｍｏｓｆｅｔ
JPH0730107A (ja) * 1993-07-13 1995-01-31 Sony Corp 高耐圧トランジスタ及びその製造方法
JPH0738097A (ja) * 1993-07-12 1995-02-07 Philips Electron Nv 高電圧用に延長されたドレイン領域を持つｍｏｓトランジスタを有する半導体装置
JPH07130996A (ja) * 1993-06-30 1995-05-19 Toshiba Corp 高耐圧半導体素子

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124469A (en) * 1980-12-10 1982-08-03 Philips Nv High voltage semiconductor device
JPS63302552A (ja) * 1987-06-02 1988-12-09 Nippon Denso Co Ltd 相補形トランジスタ及びその製造方法
JPH0334347A (ja) * 1989-06-06 1991-02-14 Natl Semiconductor Corp <Ns> 高電圧パワーｉｃプロセス
JPH04107867A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置
JPH04165672A (ja) * 1990-10-29 1992-06-11 Mitsubishi Electric Corp 埋込み型光電子集積素子の製造方法
JPH04199706A (ja) * 1990-11-29 1992-07-20 Sharp Corp 半導体装置の製造方法
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
JPH0689903A (ja) * 1992-09-08 1994-03-29 New Japan Radio Co Ltd Ｍｏｓ型電界効果トランジスタの製造方法
JPH077154A (ja) * 1993-03-25 1995-01-10 Siemens Ag パワーｍｏｓｆｅｔ
JPH07130996A (ja) * 1993-06-30 1995-05-19 Toshiba Corp 高耐圧半導体素子
JPH0738097A (ja) * 1993-07-12 1995-02-07 Philips Electron Nv 高電圧用に延長されたドレイン領域を持つｍｏｓトランジスタを有する半導体装置
JPH0730107A (ja) * 1993-07-13 1995-01-31 Sony Corp 高耐圧トランジスタ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019202349A1 (ja) * 2018-04-19 2019-10-24 日産自動車株式会社 半導体装置及びその製造方法
JPWO2019202349A1 (ja) * 2018-04-19 2021-05-13 日産自動車株式会社 半導体装置及びその製造方法
JP7092188B2 (ja) 2018-04-19 2022-06-28 日産自動車株式会社 半導体装置及びその製造方法
US11557647B2 (en) 2018-04-19 2023-01-17 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
CN117393439A (zh) * 2023-12-12 2024-01-12 浏阳泰科天润半导体技术有限公司 一种增强耐压能力的碳化硅双槽栅ldmos的制造方法
CN117393439B (zh) * 2023-12-12 2024-02-13 浏阳泰科天润半导体技术有限公司 一种增强耐压能力的碳化硅双槽栅ldmos的制造方法

Similar Documents

Publication Publication Date Title
US6566709B2 (en) Semiconductor device
US6627948B1 (en) Vertical layer type semiconductor device
US6621132B2 (en) Semiconductor device
US6693323B2 (en) Super-junction semiconductor device
US6844592B2 (en) Semiconductor device with super junction region
JP4393144B2 (ja) 電力用半導体装置
JPH09266311A (ja) 半導体装置及びその製造方法
US8680608B2 (en) Power semiconductor device with a low on resistence
US20070052015A1 (en) Semiconductor device
US20090273031A1 (en) Semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
US11201208B2 (en) Semiconductor device
EP3025373B1 (en) Mos-bipolar device
EP1229591A1 (en) Semiconductor device
US7538388B2 (en) Semiconductor device with a super-junction
JP3825987B2 (ja) 半導体装置
JP2006279064A (ja) 半導体装置の製造方法
JP3812379B2 (ja) Ｍｏｓ型半導体装置
JP3452054B2 (ja) Ｍｏｓｆｅｔ
US12027578B2 (en) Semiconductor device
JP2022136715A (ja) 絶縁ゲート型半導体装置
JP2003332574A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921