JP2007317903A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007317903A
JP2007317903A JP2006146264A JP2006146264A JP2007317903A JP 2007317903 A JP2007317903 A JP 2007317903A JP 2006146264 A JP2006146264 A JP 2006146264A JP 2006146264 A JP2006146264 A JP 2006146264A JP 2007317903 A JP2007317903 A JP 2007317903A
Authority
JP
Japan
Prior art keywords
injection layer
layer
gate
implantation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006146264A
Other languages
English (en)
Inventor
Hiroshi Yamamoto
洋 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006146264A priority Critical patent/JP2007317903A/ja
Publication of JP2007317903A publication Critical patent/JP2007317903A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】動作耐圧を向上させる。
【解決手段】 前駆ゲート酸化膜３２Ｘ、対向する側壁を有するゲートポリシリコン層３１を具える構造体を準備する工程と、ゲートポリシリコン層と素子分離膜２４とを覆う本体部４４ａ、本体部から露出する素子形成領域２３に形成されてこれを複数の領域に分割する１又は２以上の遮蔽壁部４４ｂを含む第１レジストマスク４４を形成する工程と、不純物を回転斜め注入法により注入して、第１注入層６２ａ、第２注入層６２ｂ、第１注入層及び第２注入層よりも低い不純物濃度である第３注入層６２ｃとからなる注入層６２を形成する工程と、ゲートポリシリコン層の側壁を覆うサイドウォール３４を形成してゲート電極３０を形成する工程と、第２レジストマスク４６を用いて不純物を注入して、注入層にソース／ドレイン注入層６４を形成する工程とを含む。
【選択図】図３

Description

この発明は半導体装置及びその製造方法に関し、特に動作耐圧が異なる複数種類のトランジスタ素子を具える半導体装置及びその製造方法に関する。
例えば液晶ディスプレイドライバ用ＩＣに代表される半導体チップが具える低耐圧トランジスタ（動作電圧３．６Ｖ（ボルト）程度）及び高耐圧トランジスタ（動作電圧１２Ｖから１８Ｖ程度）に加えて中耐圧トランジスタ（動作電圧６Ｖから９Ｖ程度）を混載している半導体装置（半導体素子：トランジスタ）の製造工程、特にイオン注入による注入層の形成工程はいわゆる回転斜めイオン注入法により行われている。
特に中耐圧トランジスタの形成は、トランジスタの構成自体及び製造工程は高耐圧トランジスタと同様とし、ソース／ドレイン注入層への低下する印加電圧に許容される範囲でチャネル長を縮小することによって中耐圧トランジスタとしていた。
このような半導体装置の製造方法としては、例えば、ゲート電極の延在方向に対して、左右非対称な位置にｎ+不純物層を容易に製造することを目的として、ダミーゲートとして使用する第１のマスクパターンのドレイン側に近接して第２のマスクパターンを形成した後、ｎ+不純物層を形成する不純物を斜めイオン注入し、その後、このマスク材をエッチングしてダミーゲートの寸法を短くするとともに、第２のマスクパターンをエッチオフし、残った第１のマスクパターンを反転してゲート電極を形成することを特徴とする半導体装置の製造方法が知られている（特許文献１参照。）。
また、トランジスタの製造工程において、ソース側のゲート電極に対するオーバーラップを最小限に抑制してさらなる微細化を図ることを目的として、１）低濃度のＰ型不純物を含む注入層を形成した半導体基板上にゲート酸化膜を介してＮ型不純物を含むゲート電極を形成する工程と、２）ドレイン以外の部分、及びソースにおいてゲート電極端から一定距離だけ離れた部分にホトレジストを形成する工程と、３）Ｎ型不純物をウエハに対して垂直方向より３０度から６０度程度傾いた方向からイオン注入を行ってからウエハを一定の角度だけ回転させ、これを複数回繰り返すことにより第１のイオン注入を行い、ドレイン側のゲート電極端の直下及びソースの一部を除くソース／ドレイン領域に低濃度のＮ型不純物を含む注入層を形成する工程と、４）ゲート電極の脇に酸化シリコン膜で側壁を形成する工程と、５）ゲート電極及びゲート電極の脇に酸化シリコンで形成された側壁の直下を除くソース／ドレイン領域に第２のイオン注入を行うことにより高濃度のＮ型不純物を有するソース／ドレイン領域を形成する工程とを少なくとも有することを特徴とする半導体装置の製造方法が知られている（特許文献２参照。）。
さらに、ポケット層を有する半導体装置において、ポケット層のサイズを容易にかつ安定的に調整することを目的として、第１導電型の半導体基板上にゲート絶縁膜を介してゲート電極を形成する第１の工程と、ゲート電極の両側にゲート電極から離間させてイオン注入阻止材を形成する第２の工程と、ゲート電極とイオン注入阻止材とをマスクにして、半導体基板を回転させつつ半導体基板の表面に対して斜めの方向から半導体基板へ第１導電型の不純物をイオン注入して、半導体基板のうちでゲート電極のゲート長方向における両方の側端の各々を横切る領域に、半導体基板よりも高濃度の第１導電型の不純物層を形成する第３の工程と、イオン注入阻止材を除去した後、ゲート電極をマスクにして、半導体基板へ第２導電型の不純物を導入して、第１導電型の不純物層のうちでゲート電極の両側の領域を相対的に低濃度の第２導電型の不純物層とするとともに、相対的に低濃度の第２導電型の不純物層の第１導電型の不純物層とは反対側に、相対的に高濃度の第２導電型の不純物層を形成する第４の工程を具備する半導体装置の製造方法が知られている（特許文献３参照。）。
さらにまた、半導体基板のトランジスタ形成領域上にゲート絶縁膜を介してゲート電極を形成する第１の工程と、トランジスタ形成領域のドレイン形成領域におけるゲート電極側の第１の所定領域上とソース形成領域におけるゲート電極側の第２の所定領域上とを開口する開口部を設けたイオン注入マスクを半導体基板上に形成した後、斜めイオン注入法によって、トランジスタ形成領域と同導電型のものでかつソース形成領域側の半導体基板にポケット注入層を形成する第１の不純物を導入する第２の工程と、イオン注入マスクを用いたイオン注入法によって、ゲート電極の両側における半導体基板にＬＤＤ注入層を形成する第２の不純物を導入する第３の工程と、ゲート電極より所定距離だけ離れたトランジスタ形成領域の半導体基板にソースとドレインとを形成する第３の不純物を導入する第４の工程と、第１、第２、第３の不純物を導入した領域を活性化して、ゲート電極の両側におけるトランジスタ形成領域にＬＤＤ注入層を介してソースとドレインを形成するとともに、少なくともソースのＬＤＤ注入層のチャネル領域側にトランジスタ形成領域と同導電型のポケット注入層を形成する第５の工程とを行うことを特徴とするトランジスタの製造方法が知られている（特許文献４参照。）。
また、しきい値電圧の異なるトランジスタを同一基板に形成することを目的として、半導体基板上の第１トランジスタ形成領域に、第１のゲート絶縁膜を介して第１のゲート電極を形成するとともに、半導体基板上の第２のトランジスタ形成領域に、第２のゲート絶縁膜を介して第２のゲート電極を形成した後、第２のゲート電極の両側より所定幅を置いた領域を開口した状態にマスクパターンを形成する第１の工程と、斜めイオン注入法によって、第１のゲート電極をイオン注入マスクにして、第１のトランジスタ形成領域の半導体基板にポケット注入層を形成する不純物を導入するとともに、その際に第２のゲート電極の両側より所定領域内の半導体基板に不純物が導入されるのを防ぐ第２の工程とを行うことを特徴とするトランジスタの製造方法が知られている（特許文献５参照。）。
さらに、ドレイン耐圧を向上させることを目的として、ゲート電極を形成するに際し、不純物領域が形成されている領域上に、ゲート電極と同層のダミーゲート電極を形成する工程を含む半導体装置の製造方法が知られている（特許文献６参照。）。
特開平０５−００６９０２号公報 特開平０５−１１４６０８号公報 特開平０６−１９６４９２号公報 特開平０６−３４９８５４号公報 特開平０６−３５００４０号公報 特開２００３−２０３９２３号公報
従来の回転斜めイオン注入法による注入層の形成工程によれば、特に中耐圧トランジスタにおいて、ソース／ドレイン注入層のいわゆるパンチスルー現象による耐圧の低下が懸念され、トランジスタのチャネル長を縮小することが困難であった。
また、回転斜めイオン注入法により、素子分離膜の直下にも注入領域（注入層）が大きく張り出すため、隣接するトランジスタ同士間の距離を狭めることが困難であった。
さらに、特許文献３に記載されているような、例えばイオン注入工程に用いられるマスクパターン（レジストパターン、ダミーゲートパターン）をゲート電極側に張り出して形成して、ゲート電極直下にイオン注入層を非形成とする方法によれば、ソース／ドレイン注入層の耐圧が大幅に低下してしまう。
さらにまた、高耐圧トランジスタの注入層形成には回転斜めイオン注入法を用い、中耐圧トランジスタ又は低耐圧トランジスタ用には基板面に対して垂直方向にイオン注入を行うことで、特に中耐圧トランジスタのいわゆるパンチスルー現象を防止し、かつチャネル長をより小さくすることが可能である。
しかしながら、この場合には、工程数が増加してしまうことに加え、露光マスクの所要数が増加してしまう。結果として、製造コストが嵩んでしまうことになる。
この発明は、上記課題に鑑みてなされたものである。上記課題を解決するにあたり、この発明の半導体装置の製造方法は、下記のような工程を含んでいる。
すなわち、基板の素子分離膜で画成されている素子形成領域に、前駆ゲート酸化膜、この前駆ゲート酸化膜上に、対向する側壁を有するゲートポリシリコン層を具える構造体を準備する。
素子分離膜を覆う本体部、ゲートポリシリコン層の延在方向に沿って延在しており、本体部から露出する素子形成領域に形成されて素子形成領域を複数の領域に分割する１又は２以上の遮蔽壁部を含む不純物イオン注入用の第１レジストマスクを構造体に形成する。
第１レジストマスクを用いて、基板に対し不純物を回転斜め注入法により注入して、ゲート長方向に沿って素子分離膜の端部の下側からゲートポリシリコン層の端部の下側にわたって延在し、素子分離膜側に形成される第１注入層、ゲートポリシリコン層側に形成される第２注入層、遮蔽壁部の下側に第１注入層及び第２注入層と連続形成されかつ第１注入層及び第２注入層よりも低い不純物濃度である第３注入層とからなる注入層を形成する。第１レジストマスクを除去する。
ゲートポリシリコン層の側壁を覆うサイドウォールを形成してゲートポリシリコン層及びサイドウォールを含むゲート電極を形成する。
不純物イオン注入用の第２レジストマスクを形成して、この第２レジストマスク及びゲート電極から露出している基板に不純物を注入して、注入層にソース／ドレイン注入層を形成する。
この発明の半導体装置の製造方法によれば、遮蔽壁により、打ち込まれる不純物の一部が遮蔽されるため、特に高耐圧トランジスタ及び低耐圧トランジスタと同時に形成される中耐圧トランジスタの製造工程において、動作耐圧の向上を目的として形成される注入層のゲート電極直下への張り出しをより小さくすることができる。よって、いわゆるパンチスルー現象が起こりにくくなる。結果として、トランジスタのチャネル長をより小さくすることができるため、トランジスタ（半導体装置）の電気的特性（駆動能力）をより向上させることができる。
また、電界が集中するゲート電極に近い部分では低濃度不純物が深く打ち込まれるためホットキャリアによる素子劣化を低減することができる。
さらに、従来の製造プロセスを踏襲し、かつ露光マスクの所要数の増加がない。従って、耐圧の異なるトランジスタ、特に中耐圧トランジスタを混載させつつ、製造コストのさらなる低減が可能となる。
さらにまた、素子分離膜の直下に形成される注入層の張り出しををより小さくすることができるため、素子同士の間隔をより狭め、集積度をより向上させることができる。
また、製造工程において遮蔽壁が存在していた領域には、注入層が非形成とされるわけではなく、その周囲の領域と比較して、不純物は低濃度に打ち込まれる。よって、この領域においても電界が緩和されるため、動作耐圧を向上させることができる。従って、所定の動作耐圧を確保することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は何らこれらに限定されない。
〔第１の実施の形態〕
（トランジスタの構成例）
図１を参照して、この発明の製造方法により製造される半導体装置（半導体素子：トランジスタ）の一構成例につき説明する。なお、この半導体装置は、いわゆるソース又はドレイン領域として供する主電極領域の下側に設けられている、不純物の注入層に特色を有している。
この半導体装置の構成以外は、従来のトランジスタの構成及びその構成と何ら変わるところがない。従って、以下の説明においては注入層についての説明を主として行い、これ以外の構成の詳細な説明は省略する。
図１は、この発明の半導体装置を切断した切断端面を示す模式的な図である。
図１に示すように、この発明の半導体装置（トランジスタ）１０は、下地としての基板２０を用いて形成されている。この例では基板２０を、Ｐ--型シリコン基板とする。この基板２０は、これに形成されたＰ型又はＮ型の第１導電型領域２２を有している。
第１導電型領域２２には、素子形成領域２３を画成するための素子分離膜２４が設けられている。この素子分離膜２４により、複数の半導体素子（トランジスタ）同士が素子分離される。この例では素子分離膜２４として、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜により素子分離する例を示してある。なお、この素子分離膜２４としては、例えばＳＴＩ（Shallow Trench Isolation）といった別の公知の構成を適用することもできる。
この素子分離膜２４で囲まれている素子形成領域２３、すなわち表面２２ａの上側には、所定形状、この例ではストライプ状に延在するゲート電極３０が設けられている。この延在方向に直交する方向がゲート長方向である。
ゲート電極３０は、表面２２ａ上に設けられているゲート酸化層３２、このゲート酸化層３２上に、ゲート酸化層３２の一部分を露出させて積層されているゲートポリシリコン層３１、このゲートポリシリコン層３１の側面及びゲートポリシリコン層３１から露出しているゲート酸化層３２上を覆っているサイドウォール３４を含んでいる。
ゲートポリシリコン層３１は、第１側壁３１ａとこの第１側壁３１ａに対向する第２側壁３１ｂとを有している。
この素子形成領域２３には、主電極領域６４が設けられている。主電極領域６４は、ゲート長方向に沿ったゲート電極３０の両側の、このゲート電極３０と素子分離膜２４との間に設けられている。
さらにこの半導体装置１０は、素子形成領域２３中に、ゲート電極３０の側壁側の下側から主電極領域６４の下側を通って素子分離膜２４に至って設けられている不純物が注入された領域（以下、注入層ともいう。）６２を有している。
注入層６２は、Ｎ型の不純物である例えばヒ素（Ａｓ）又はＰ型の不純物である例えばホウ素（Ｂ）が打ち込まれている領域である。注入層６２は、ゲート電極３０から露出している素子形成領域２３の部分、すなわちゲート電極３０の外側の領域に不純物が打ち込まれて形成された領域である。従ってこの注入層６２は、ゲートポリシリコン層３１より外側の領域、すなわちサイドウォール３４の直下の領域から素子分離膜２４に至る領域にわたって主電極領域６４に接しながら設けられている。この注入層６２は、動作耐圧を向上させる（調節する）ために設けられる。
図１に示す構成例では、注入層６２は、第１注入層６２ａ、第２注入層６２ｂ及び第３注入層６２ｃの３つのサブ領域を含んでいる。
第１注入層６２ａは、ゲート電極３０とは離間して設けられていて、かつ一方の端縁が素子分離膜２４の直下の一部分の領域にまで入り込んでおり、かつ他方の端縁は、素子分離膜２４とゲート電極３０との中間に位置している。
第２注入層６２ｂは、一方の端縁がゲート電極３０の直下の一部分の領域にまで入り込んでおり、かつ他方の端縁は、素子分離膜２４とゲート電極３０との中間に位置している。
第３注入層６２ｃは、第１注入層６２ａと第２注入層６２ｂとの間に挟まれて設けられていて、これらを互いに離間させている。すなわち、第３注入層６２ｃは、例えばゲート電極３０の延在方向に沿って、かつゲート電極３０とは離間してストライプ状の形態として存在している。
詳細は後述するが、注入層６２、すなわち第１注入層６２ａ、第２注入層６２ｂ及び第３注入層６２ｃは、同一工程により同時に形成される。
第１注入層６２ａと第２注入層６２ｂとの不純物濃度は、ほぼ等しい濃度となる。また、第３注入層６２ｃの不純物濃度は、第１注入層６２ａ及び第２注入層６２ｂのいずれの不純物濃度よりも低い。
半導体装置１０は、ソース／ドレイン注入層、すなわち主電極領域６４を具えている。このソース／ドレイン注入層６４は、ゲート電極３０、すなわちサイドウォール３４から素子分離膜２４に至る基板２０の部分領域に設けられている。
このように注入層６２を設けることにより、動作耐圧を確保しつつ、特に中耐圧トランジスタのいわゆるパンチスルー現象を防止し、かつチャネル長をより小さくすることが可能となる。
（半導体装置の製造方法）
図２及び図３を参照して、この発明の半導体装置の製造方法例につき説明する。なお、図は各製造工程段階で得られた構造体の平面図又は切断端面で示してある。
図２（Ａ）及び（Ｂ）は、この発明の半導体装置の製造工程を説明するための模式的な製造工程図であり、各図はゲート長方向に沿って切断して得られた切断端面を示してある。
図３（Ａ）、（Ｂ）及び（Ｃ）は、図２に続く製造工程図である。図３（Ａ）は上面側からみた平面図であり、図３（Ｂ）及び図３（Ｃ）は図３（Ａ）のＩ−Ｉ’一点鎖線に沿って切断した断面の切り口を示してある。
図２（Ａ）に示すように、まず、下地として第１導電型領域２２が設けられている基板２０を準備する。この基板２０として、シリコン基板に不純物を注入して第１導電型領域２２を形成した基板としてもよく、或いはシリコン基板上に成膜した層に不純物を注入して、第１導電型領域２２を形成した基板であってもよい。
次いで、第１導電型領域２２に、常法に従って、例えばＬＯＣＯＳ法により素子分離膜２４を形成して素子形成領域２３を画成する。通常、この素子形成領域２３の平面形状は四角形である。
次に、素子分離膜２４により分離された素子形成領域２３を含む基板２０に前駆ゲート酸化膜３２Ｘを形成する。前駆ゲート酸化膜３２Ｘは、例えば従来公知の熱酸化工程により、シリコン酸化膜を形成する工程とすればよい。なお、この前駆ゲート酸化膜３２Ｘとしては、これに限定されず、公知の任意好適な材料を用いることができる。
次いで、前駆ゲート酸化膜３２Ｘ上に、従来公知のＣＶＤ工程により任意好適な条件でポリシリコン膜３１Ｘを形成する。
さらに、ポリシリコン膜３１Ｘ上に、所定のゲート電極形成用パターンを有するゲート電極形成用レジストマスク４２を常法のホトリソグラフィ工程により形成する。
次いで、図２（Ｂ）に示すように、ゲート電極形成用レジストマスク４２をマスクとして用いて、前駆ゲート酸化膜３２Ｘ、ポリシリコン膜３１Ｘを、常法のエッチング工程によりパターニングする。
このパターニング工程により、前駆ゲート酸化膜３２Ｘ上に積層されるゲートポリシリコン層３１がストライプ状の形態で形成される。
次に、図３（Ａ）及び（Ｂ）に示すように、素子分離膜２４上及び素子形成領域２３の、ゲートポリシリコン層３１の両側に、不純物イオン注入領域２６を露出する不純物イオン注入用第１レジストマスク４４を形成する。
この発明の製造方法に適用される不純物イオン注入用第１レジストマスク４４は、本体部４４ａ及び１又は２以上の遮蔽壁部４４ｂを有している点に特徴がある。
すなわち、本体部４４ａは、素子分離膜２４とゲートポリシリコン層３１とで囲まれた領域を不純物イオン注入領域２６として露出する。
また、遮蔽壁部４４ｂは、ゲートポリシリコン層３１の延在方向に、ゲートポリシリコン層３１の側壁から離間してこの側壁に沿ってストライプ状の形状で延在しており、かつ本体部４４ａから離間して形成される。
この例の遮蔽壁部４４ｂは、ゲートポリシリコン層３１の第１側壁３１ａ及び第２側壁３１ｂのそれぞれの側に、１つずつの計２つの遮蔽壁部４４ｂを有している。
すなわち、遮蔽壁部４４ｂは、第１側壁３１ａに対向する第１遮蔽壁部４４ｂａ及び第２側壁３１ｂに対向する第２遮蔽壁部４４ｂｂを有している。
次に、形成されたゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４をマスクとして用いて、ゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４から露出している基板２０の露出面に、例えばリン（Ｐ）であるＮ型不純物又は例えばホウ素（Ｂ）であるＰ型不純物を注入して、注入層６２を形成する。
この注入層６２の形成工程は、従来公知のいわゆる回転斜めイオン注入法により行う。注入条件としては、好ましくは例えば注入角度を３０°から４５°の範囲の任意好適な注入角度とし、不純物５２のドーズ量を１．０×１０12ｉｏｎｓ／ｃｍ2から５．０×１０15ｉｏｎｓ／ｃｍ2の範囲の任意好適な値とし、かつ注入エネルギーを８０ＫｅＶから３００ＫｅＶの範囲の任意好適な値として設定するのがよい。
このとき、注入層６２は、既に説明したように３つの部分領域（サブ領域とも称される。）、すなわち互いに離間する第１注入層６２ａ及び第２注入層６２ｂ並びにこれら第１注入層６２ａ及び第２注入層６２ｂに挟まれて第１注入層６２ａ及び第２注入層６２ｂの両方に連接する第３注入層６２ｃを含んでいる。
既に説明したように、第３注入層６２ｃは、第１注入層６２ａ及び第２注入層６２ｂの不純物濃度よりも低い濃度で形成される。
すなわち、回転斜めイオン注入法により打ち込まれる注入層形成不純物５２は、その一部が遮蔽壁部４４ｂにより遮られて基板２０に至ることはない。また、残りの一部は遮蔽壁部４４ｂを透過して、基板２０に打ち込まれることになる。
従って、特に第１注入層６２ａにおいては不純物が深く打ち込まれることになる。よって、電界が集中するゲート電極に近い部分でのホットキャリアによる素子劣化をより低減することができる。
加えて、遮蔽壁部４４ｂの直下を含む領域に形成される第３注入層６２ｃは、その両外側の領域、すなわち第１注入層６２ａ及び第２注入層６２ｂと比較して不純物濃度が低濃度となる。
第３注入層６２ｃの不純物濃度は、必要な動作耐圧に応じた任意好適なものとできる。
すなわち、遮蔽壁部４４ｂの形状は、所定の動作耐圧に対応する不純物濃度を考慮して、打ち込まれる不純物５２の一部を遮蔽し残りの一部を透過する厚さ（幅）Ｗ１及び高さとして形成される。
具体的には、延在方向に対して直交する方向の遮蔽壁部４４ｂの幅Ｗ１は、回転斜めイオン注入法による不純物注入条件、必要な動作耐圧等を考慮して、例えば製造プロセスルールに従う最小幅に加えて０．５μｍ程度を目安として任意好適なものとできる。不純物注入条件が上述の例の場合には、好ましくは０．３μｍから０．５μｍ程度の範囲の値に設定するのがよい。
このとき、遮蔽壁部４４ｂの高さ、すなわちレジスト膜厚は好ましくは例えば８００ｎｍから１２００ｎｍ程度の範囲に設定すればよい。
また、遮蔽壁部４４ｂとゲートポリシリコン層３１との離間距離は、プロセスルール、必要な動作耐圧等を考慮して、好ましくは０．２μｍから０．４μｍの範囲の値に設定するのがよい。
このように、遮蔽壁部４４ｂの幅、高さ、ゲートポリシリコン層３１との離間距離は、この発明の目的を損なわない範囲で、回転斜めイオン注入条件に応じた任意好適な範囲に設定することができる。
図３（Ｃ）に示すように、次に第１レジストマスク４４を除去し、例えばシリコン酸化膜（ＴＥＯＳ膜）を、常法のホトリソグラフィ工程及びエッチング工程（サイドウォールエッチング工程）を行うことにより、ゲートポリシリコン層３１の第１側壁３１ａ及び第２側壁３１ｂを覆うサイドウォール３４として形成する。
これにより、ゲートポリシリコン層３１、ゲート酸化層３２及びサイドウォール３４からなるゲート電極３０が形成される。
次に、不純物イオン注入領域２６を露出する不純物イオン注入用第２レジストマスク４６を形成する。
次いで、ゲート電極３０及び不純物イオン注入用第２レジストマスク４６から露出している基板に、Ｐ型又はＮ型の主電極領域、すなわちソース／ドレイン注入層形成のための不純物５４を注入して、ソース／ドレイン注入層６４を形成する。
このソース／ドレイン注入層６４は、好ましくは例えばドーズ量を１．０×１０12ｉｏｎｓ／ｃｍ2から６．０×１０15ｉｏｎｓ／ｃｍ2程度の範囲の任意好適な値とし、注入エネルギーを３０ＫｅＶから８０ＫｅＶ程度の範囲の任意好適な値として設定して形成するのがよい。
次いで、不純物イオン注入用第２レジストマスク４６を、レジスト材料に応じた任意好適な条件で除去する。
さらに、常法の、いわゆるアニールプロセス及び結晶欠陥の回復を目的とする高速熱処理工程（RTP：Rapid Thermal Process）を行う。
アニールプロセスは、例えば好ましくは６００℃から８００℃の範囲内で１時間程度の条件で行えばよい。また、高速熱処理工程は、好ましくは１０００℃程度で数秒間の条件で行うのがよい。
このようにして、図１を参照して既に説明した構成を有する半導体装置１０が得られる。
この発明の半導体装置の製造方法によれば、レジストマスクの一部である遮蔽壁部により、斜め方向から打ち込まれる不純物の一部が遮蔽されるため、動作耐圧の向上を目的として形成される注入層のゲート電極直下への張り出しを遮蔽壁部を設けていない場合と比較してより小さくすることができる。よって、いわゆるパンチスルー現象が起こりにくくなる。結果として、トランジスタのチャネル長を従来と比較してより小さくすることができるため、半導体装置（トランジスタ）の電気的特性（駆動能力）をより向上させることができる。
さらに、この発明の製造方法によれば、特にホトリソグラフィ工程において従来の製造プロセスを踏襲するため、露光マスクの所要数の増加がない。従って、耐圧の異なる複数種類のトランジスタを混載させつつ、電気的特性に優れた半導体装置を効率よく製造できるため、製造コストのさらなる低減が可能となる。
さらにまた、素子分離膜の直下に形成される注入層の張り出しを従来の遮蔽壁部を形成しない斜め注入を行う場合と比較して、より小さくすることができるため、素子同士の間隔をより狭め、集積度をより向上させることができる。
また、遮蔽壁部直下領域には、注入層が非形成とされるわけではなく、その周囲の領域と比較して、不純物はより低濃度に打ち込まれる。よって動作時に、この領域で電界が緩和されるため、動作耐圧を向上させることができる。従って、所定の動作耐圧を確保することができる。
〔変形例〕
図４を参照して、この発明の第１の実施の形態の変形例につき説明する。なお、既に説明した第１の実施の形態と同一の構成については同一番号を付してその詳細な説明を省略する。
図４は、この例の半導体装置を切断した切断端面を示す。
この例の半導体装置１０は、ゲートポリシリコン層３１の第１側壁３１ａ側の注入層６２と第２側壁３１ｂ側の注入層６２とが非対称の構成とされている。
すなわち、この例では第２側壁３１ｂ側の注入層６２が、第１の実施の形態で既に説明した第２注入層６２ｂ及び第３注入層６２ｃを有しておらず、単一の注入層、すなわち第１注入層６２ａのみで構成されている。
第１側壁３１ａ側の注入層６２は、既に説明した第１の実施の形態と同様の構成を有している。
このような構成とすれば、ソース又はドレインの耐圧をゲートポリシリコン層３１の第１側壁３１ａ側と第２側壁３１ｂ側で変化させることができる。
（半導体装置の製造方法）
図５を参照して、この例の半導体装置の製造方法につき説明する。なお、不純物イオン注入用第１レジストマスク４４の形状、すなわちその形成工程を除き、他の各工程は既に説明した第１の実施の形態と同様であるのでその詳細な説明は省略する。
図５（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造工程を説明するための模式的な製造工程図である。図５（Ａ）は上面側からみた平面図であり、図５（Ｂ）及び図５（Ｃ）は、図５（Ａ）のＩ−Ｉ’一点鎖線に沿って、すなわち半導体装置をゲート長方向で切断した断面の切り口を示してある。
図５（Ａ）に示すように、前駆ゲート酸化膜３２Ｘ上に積層されるゲートポリシリコン層３１の形成工程までを第１の実施の形態と同様の工程により行う。
次に、図５（Ａ）及び（Ｂ）に示すように、不純物イオン注入領域２６を露出する不純物イオン注入用第１レジストマスク４４を形成する。
この例の不純物イオン注入用第１レジストマスク４４は、本体部４４ａと、第１側壁３１ａに対向する第１遮蔽壁部４４ｂａとを有している。
次に、形成されたゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４をマスクとして用いて、ゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４から露出している基板２０の露出面に、注入層６２を形成する。
このとき、注入層６２は、３つの部分領域、すなわち互いに離間する第１注入層６２ａ及び第２注入層６２ｂ、並びにこれら第１注入層６２ａ及び第２注入層６２ｂに挟まれて第１注入層６２ａ及び第２注入層６２ｂの両方に連接する第３注入層６２ｃを含んで形成される。また、第２側壁３１ｂ側には第１注入層６２ａのみが形成される。
このとき、第１側壁３１ａ側の第３注入層６２ｃは、第１側壁３１ａ側の第１注入層６２ａ及び第２注入層６２ｂの不純物濃度よりも低い濃度で形成される。
すなわち、回転斜めイオン注入法により打ち込まれる注入層形成不純物５２は、特に第１側壁３１ａ側において、その一部が遮蔽壁部４４ｂにより遮られて基板２０に至ることはない。また、残りの一部は遮蔽壁部４４ｂを透過して、基板２０に打ち込まれることになる。
従って、遮蔽壁部４４ｂの直下を含む領域に形成される第３注入層６２ｃは、その両外側の領域、すなわち第１注入層６２ａ及び第２注入層６２ｂに比較して低濃度となる。
さらに図５（Ｃ）に示すように、例えばシリコン酸化膜に対して、常法に従うホトリソグラフィ工程及びエッチング工程（サイドウォールエッチング工程）を行い、ゲートポリシリコン層３１の第１側壁３１ａ及び第２側壁３１ｂを覆うサイドウォール３４として形成する。
これにより、ゲートポリシリコン層３１、ゲート酸化層３２及びサイドウォール３４からなるゲート電極３０が形成される。
次に、不純物イオン注入領域２６を露出する不純物イオン注入用第２レジストマスク４６を形成する。
次いで、既に説明したように、ゲート電極３０及び不純物イオン注入用第２レジストマスク４６から露出している基板２０に、Ｐ型又はＮ型のソース／ドレイン注入層形成不純物５４を注入して、ソース／ドレイン注入層６４を形成する。打ち込み後、常法に従って、熱拡散工程を行う。
最後に、不純物イオン注入用第２レジストマスク４６を、レジスト材料に応じた任意好適な条件で除去する。
このようにして、図４に示すこの例の半導体装置１０が完成する。
このような製造工程とすれば、第１の実施の形態において既に説明した効果に加えて、例えば、ソース電極をＶＳＳに接続し、かつドレイン電極をＶＤＤに接続する構成にも対応することができる。
〔第２の実施の形態〕
（トランジスタの構成例）
図６を参照して、この例の半導体装置の構成例につき説明する。なお、既に説明した第１の実施の形態と同一の構成については、同一番号を付して詳細な説明を省略する。
図６（Ａ）は、図７（Ａ）におけるI−I'一点鎖線と同じ位置で半導体装置を切断した切断端面を示す模式的な図であり、図６（Ｂ）は、図７（Ａ）におけるII−II'一点鎖線と同じ位置で半導体装置を切断した切断端面を示す模式的な図である。
図６（Ａ）及び（Ｂ）に示すように、この発明の半導体装置１０は、下地としての基板２０を用いて形成されている。この基板２０は、これに形成されたＰ型又はＮ型の第１導電型領域２２を有している。
第１導電型領域２２には、素子形成領域２３を画成するための素子分離膜２４が設けられている。
この素子分離膜２４で囲まれている素子形成領域２３、すなわち表面２２ａの上側には、所定形状、この例ではストライプ状に延在するゲート電極３０が設けられている。
ゲート電極３０は、表面２２ａ上に設けられているゲート酸化層３２、このゲート酸化層３２上に、ゲート酸化層３２の一部分を露出させて積層されているゲートポリシリコン層３１、このゲートポリシリコン層３１の側面及びゲートポリシリコン層３１から露出しているゲート酸化層３２上を覆っているサイドウォール３４を含んでいる。
ゲートポリシリコン層３１は、第１側壁３１ａとこの第１側壁３１ａに対向する第２側壁３１ｂとを有している。
この素子形成領域２３には、主電極領域、すなわちソース／ドレイン注入層６４が設けられている。主電極領域６４は、ゲート長方向に沿ったゲート電極３０の両側の、このゲート電極３０と素子分離膜２４との間に設けられている。
この主電極領域６４は、ゲート電極３０、すなわちサイドウォール３４から素子分離膜２４に至る基板２０の部分領域に設けられている。
さらにこの半導体装置１０は、素子形成領域２３中に、ゲート電極３０の側壁側の下側から主電極領域６４の下側を通って素子分離膜２４に至って設けられている不純物が注入された注入層６２を有している。
この注入層６２は、ゲート電極３０から露出している素子形成領域２３の部分、すなわちゲート電極３０の外側の領域に不純物が打ち込まれて形成された領域である。従って注入層６２は、ゲートポリシリコン層３１より外側の領域、すなわちサイドウォール３４の直下の領域から素子分離膜２４に至る領域にわたって主電極領域６４に接しながら設けられている。
注入層６２は、第１注入層６２ａ、第２注入層６２ｂ及び第３注入層６２ｃの３つの領域を含んでいる。すなわち、注入層６２は、互いに離間する第１注入層６２ａ及び第２注入層６２ｂ並びにこれら第１注入層６２ａ及び第２注入層６２ｂに挟まれて第１注入層６２ａ及び第２注入層６２ｂの両方に連接する第３注入層６２ｃを含んでいる。
すなわち、第１注入層６２ａと第２注入層６２ｂとは、ゲート電極３０の延在方向に沿って延在している第３注入層６２ｃの本体領域６２ｃａにより分離されている。
この例の第３注入層６２ｃは、既に説明した第１の実施の形態と同様の構成である、本体領域６２ｃａに加えて、本体領域６２ｃａ及びゲート電極３０の両方に対して直交する方向に延在し、本体領域６２ｃａ及びゲート電極３０に接触しているゲート接触領域６２ｃｂを有している。
すなわち、第２注入層６２ｂは、このゲート接触領域６２ｃｂにより複数領域に、この例では等面積の２領域として分割されている。
また、第３注入層６２ｃは、本体領域６２ｃａ及び素子分離膜２４の両方に対して直交する方向に延在し、本体領域６２ｃａ及び素子分離膜２４に接触している素子分離膜接触領域６２ｃｃを有している。
すなわち、第１注入層６２ａは、この素子分離膜接触領域６２ｃｃにより複数領域に、この例では等面積の２領域として分割されている。
これらゲート接触領域６２ｃｂ及び素子分離膜接触領域６２ｃｃは、本体領域６２ｃａと一体として設けられている。
注入層６２、すなわち第１注入層６２ａ、第２注入層６２ｂ及び第３注入層６２ｃは、同一工程により同時に形成される。
第１注入層６２ａと第２注入層６２ｂとの不純物濃度は、ほぼ等しい濃度となる。また、第３注入層６２ｃの不純物濃度は、第１注入層６２ａ及び第２注入層６２ｂのいずれの不純物濃度よりも低い。
このように注入層６２を設けることにより、特に中耐圧トランジスタのいわゆるパンチスルー現象をより効果的に防止することができる。
また、素子分離膜２４の下側に注入された不純物が張り出す領域をより小さくすることができるため、各素子同士の間隔をより狭めることができる。
（半導体装置の製造方法）
図７を参照して、この例の半導体装置の製造方法につき説明する。なお、不純物イオン注入用第１レジストマスク４４の形状、すなわちその形成工程を除き、他の各工程は既に説明した第１の実施の形態と同様であるのでその詳細な説明は省略する。
図７（Ａ）、（Ｂ）及び（Ｃ）は、この例の半導体装置の製造工程を説明するための模式的な製造工程図である。図７（Ａ）は上面側からみた平面図であり、図７（Ｂ）及び図７（Ｃ）は、図７（Ａ）のＩ−Ｉ’一点鎖線に沿って、すなわち半導体装置をゲート長方向で切断した断面の切り口を示してある。
既に説明した第１の実施の形態と同様に、ゲートポリシリコン層３１を形成する工程まで行う。
次に、図７（Ａ）及び（Ｂ）に示すように、不純物イオン注入領域２６を露出する不純物イオン注入用第１レジストマスク４４を形成する。
この発明の製造方法に適用される不純物イオン注入用第１レジストマスク４４は、本体部４４ａ及び遮蔽壁部４４ｂを有していることを特徴としている。
すなわち、本体部４４ａは、不純物イオン注入領域２６、すなわち素子分離膜２４とゲートポリシリコン層３１との間隙の領域を露出している。
素子形成領域２３の、ゲートポリシリコン層３１の両側に、不純物イオン注入領域２６を露出する不純物イオン注入用第１レジストマスク４４を形成する。
この例の不純物イオン注入用第１レジストマスク４４は、本体部４４ａ及び１又は２以上の遮蔽壁部４４ｂを有している点に特徴がある。
すなわち、本体部４４ａは、素子分離膜２４とゲートポリシリコン層３１とで囲まれた領域を不純物イオン注入領域２６として露出する。
また、遮蔽壁部４４ｂは、ゲートポリシリコン層３１の延在方向に、ゲートポリシリコン層３１の側壁から離間して、この側壁に沿ってストライプ状の形状で延在しており、かつ本体部４４ａから離間して形成される。
この例の遮蔽壁部４４ｂは、ゲートポリシリコン層３１の第１側壁３１ａ及び第２側壁３１ｂのそれぞれに対向する側に、１つずつの計２つの遮蔽壁部４４ｂとして構成されている。
すなわち、遮蔽壁部４４ｂは、第１側壁３１ａに対向する第１遮蔽壁部４４ｂａ及び第２側壁３１ｂに対向する第２遮蔽壁部４４ｂｂを有している。
第１遮蔽壁部４４ｂａの第１遮蔽壁本体部４４ｂａｃ及び第２遮蔽壁部４４ｂｂの第２遮蔽壁本体部４４ｂｂｃは、ゲートポリシリコン層３１の延在方向に、ゲートポリシリコン層３１の側壁から離間してこの側壁に沿って延在しており、かつ本体部４４ａから離間させて形成する。
加えて、この例の第１遮蔽壁部４４ｂａは、第１遮蔽壁部４４ｂａの第１遮蔽壁本体部４４ｂａｃ及び本体部４４ａの両方に対して直交する方向に延在し、第１遮蔽壁本体部４４ｂａｃ及び本体部４４ａに接触している第１接続部４４ｂａａを有している。また、第１遮蔽壁部４４ｂａの第１遮蔽壁本体部４４ｂａｃ及びゲート電極３０の両方に対して直交する方向に延在し、第１遮蔽壁本体部４４ｂａｃ及びゲート電極３０に接触している第２接続部４４ｂａｂを有している。
また、この例の第２遮蔽壁部４４ｂｂは、第２遮蔽壁部４４ｂｂの第２遮蔽壁本体部４４ｂｂｃ及び本体部４４ａの両方に対して直交する方向に延在し、第２遮蔽壁本体部４４ｂｂｃ及び本体部４４ａに接触している第１接続部４４ｂｂａを有している。さらに第２遮蔽壁部４４ｂｂの第２遮蔽壁本体部４４ｂｂｃ及びゲート電極３０の両方に対して直交する方向に延在し、第２遮蔽壁本体部４４ｂｂｃ及びゲート電極３０に接触している第２接続部４４ｂｂｂを有している。
次に、形成されたゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４をマスクとして用いて、ゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４から露出している基板２０の露出面に、不純物を注入して、注入層６２を形成する。
この注入層６２の形成工程は、従来公知のいわゆる回転斜めイオン注入法により行う。
このとき、注入層６２は、３つの部分領域、すなわち互いに離間する第１注入層６２ａ及び第２注入層６２ｂ並びにこれら第１注入層６２ａ及び第２注入層６２ｂに挟まれて第１注入層６２ａ及び第２注入層６２ｂの両方に連接する第３注入層６２ｃを含んでいる。
これら第１注入層６２ａ及び第２注入層６２ｂは、第３注入層６２ｃのうち、それぞれ素子分離膜接触領域６２ｃｃ及びゲート接触領域６２ｃｂにより複数の領域、この例ではそれぞれが２つの領域に分割されることになる。
既に説明したように、第３注入層６２ｃは、第１注入層６２ａ及び第２注入層６２ｂの不純物濃度よりも低い濃度で形成される。
すなわち、回転斜めイオン注入法により打ち込まれる注入層形成不純物５２は、その一部が遮蔽壁部４４ｂにより遮られて基板２０に至ることはない。また、残りの一部は遮蔽壁部４４ｂを透過して、基板２０に打ち込まれることになる。
遮蔽壁部４４ｂの直下を含む領域に形成される第３注入層６２ｃは、第１注入層６２ａ及び第２注入層６２ｂと比較して低濃度となる。
第３注入層６２ｃの不純物濃度は、必要な動作耐圧に応じた任意好適なものとできる。すなわち、遮蔽壁部４４ｂの形状は、所定の動作耐圧に対応する不純物濃度を考慮して、打ち込まれる不純物５２の一部を遮蔽し残りの一部を透過する厚さ（幅）Ｗ１及び高さとして形成する。
さらに図７（Ｃ）に示すように、例えばシリコン酸化膜を、常法に従うホトリソグラフィ工程及びエッチング工程を行い、ゲートポリシリコン層３１の第１側壁３１ａ及び第２側壁３１ｂを覆うサイドウォール３４として形成する。
これにより、ゲートポリシリコン層３１、ゲート酸化層３２及びサイドウォール３４からなるゲート電極３０が形成される。
次に、不純物イオン注入領域２６を露出する不純物イオン注入用第２レジストマスク４６を形成する。
次いで、既に説明したように、ゲート電極３０及び不純物イオン注入用第２レジストマスク４６から露出している基板２０に、Ｐ型又はＮ型のソース／ドレイン注入層形成不純物５４を注入して、ソース／ドレイン注入層６４を形成する。打ち込み後、常法に従って、熱拡散工程を行う。
最後に、不純物イオン注入用第２レジストマスク４６を、レジスト材料に応じた任意好適な条件で除去する。
このようにして、図６に示すこの例の半導体装置１０が完成する。
このような製造工程とすれば、第１の実施の形態で既に説明した製造方法と同様の効果を得ることができる。
〔変形例〕
図８を参照して、この発明の第２の実施の形態の変形例につき説明する。なお、第１及び第２の実施の形態と同一の構成については同一番号を付してその詳細な説明を省略する。
図８は、この発明の半導体装置を切断した切断面を示す模式的な図である。
この例の半導体装置１０は、ゲートポリシリコン層３１の第１側壁３１ａ側の注入層６２と第２側壁３１ｂ側の注入層６２とが非対称の構成とされている。
すなわち、この例では第２側壁３１ｂ側の注入層６２が、第１の実施の形態で既に説明した第２注入層６２ｂ及び第３注入層６２ｃを有しておらず、単一の注入層、すなわち第１注入層６２ａのみで構成されている。
第１側壁３１ａ側の注入層６２は、既に説明した第２の実施の形態と同様である。
このような構成とすれば、ソース又はドレインの耐圧をゲートポリシリコン層３１の第１側壁３１ａ側と第２側壁３１ｂ側で変化させることができる。
（半導体装置の製造方法）
図９を参照して、この発明の半導体装置の製造方法例につき説明する。なお、不純物イオン注入用第１レジストマスク４４の形状、すなわちその形成工程を除き、他の各工程は既に説明した第１及び第２の実施の形態と同様であるのでその詳細な説明は省略する。
図９（Ａ）、（Ｂ）及び（Ｃ）は、この例の半導体装置の製造工程を説明するための模式的な製造工程図である。図９（Ａ）は上面側からみた平面図であり、図９（Ｂ）及び図９（Ｃ）は図９（Ａ）のＩ−Ｉ’一点鎖線に沿って、すなわち半導体装置をゲート長方向で切断した断面の切り口を示してある。
図９（Ａ）に示すように、前駆ゲート酸化膜３２Ｘ上に積層されるゲートポリシリコン層３１の形成工程までを第１及び第２の実施の形態と同様の工程により行う。
次に、図９（Ａ）及び（Ｂ）に示すように、不純物イオン注入領域２６を露出する不純物イオン注入用第１レジストマスク４４を形成する。
この例の不純物イオン注入用第１レジストマスク４４は、本体部４４ａと、第１側壁３１ａに対向する第１遮蔽壁部４４ｂａのみを有している。
次に、形成されたゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４をマスクとして用いて、ゲートポリシリコン層３１及び不純物イオン注入用第１レジストマスク４４から露出している基板２０の露出面に、注入層６２を形成する。
このとき注入層６２は、第１側壁３１ａ側にのみ３つの部分領域、すなわち互いに離間する第１注入層６２ａ及び第２注入層６２ｂ、並びに第３注入層６２ｃを含んで形成される。また、第２側壁３１ｂ側には第１注入層６２ａのみが形成される。
このとき、第１側壁３１ａ側の第３注入層６２ｃは、第１側壁３１ａ側の第１注入層６２ａ及び第２注入層６２ｂの不純物濃度よりも低い濃度で形成される。
すなわち、回転斜めイオン注入法により打ち込まれる注入層形成不純物５２は、特に第１側壁３１ａ側において、その一部が遮蔽壁部４４ｂにより遮られて基板２０に至ることはない。また、残りの一部は遮蔽壁部４４ｂを透過して、基板２０に打ち込まれることになる。
従って、遮蔽壁部４４ｂの直下を含む領域に形成される第３注入層６２ｃは、第１注入層６２ａ及び第２注入層６２ｂに比較して低濃度となる。
遮蔽壁部４４ｂは、打ち込まれる注入層形成不純物５２の一部を遮蔽し残りの一部を透過する厚さ（幅）として形成される。
さらに図９（Ｃ）に示すように、例えばシリコン酸化膜を、常法に従うホトリソグラフィ工程及びエッチング工程を行い、ゲートポリシリコン層３１の第１側壁３１ａ及び第２側壁３１ｂを覆うサイドウォール３４として形成する。
これにより、ゲートポリシリコン層３１、ゲート酸化層３２及びサイドウォール３４からなるゲート電極３０が形成される。
次に、不純物イオン注入領域２６を露出する不純物イオン注入用第２レジストマスク４６を形成する。
次いで、既に説明したように、ゲート電極３０及び不純物イオン注入用第２レジストマスク４６から露出している基板２０に、Ｐ型又はＮ型のソース／ドレイン注入層形成不純物５４を注入して、ソース／ドレイン注入層６４を形成する。打ち込み後、常法に従って、熱拡散工程を行う。
最後に、不純物イオン注入用第２レジストマスク４６を、レジスト材料に応じた任意好適な条件で除去する。
このようにして、図８に示すこの例の半導体装置１０が完成する。
このような製造工程とすれば、第１の実施の形態において既に説明した効果に加えて、例えば、ソース電極をＶＳＳに接続し、かつドレイン電極をＶＤＤに接続する構成にも対応することができる。
この発明の半導体装置を切断した切断端面を示す模式的な図である。 （Ａ）及び（Ｂ）は、この発明の半導体装置の製造工程を説明するための模式的な製造工程図である。 （Ａ）、（Ｂ）及び（Ｃ）は、図２に続く製造工程図である。 この発明の半導体装置を切断した切断端面を示す模式的な図である。 （Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造工程を説明するための模式的な製造工程図である。 （Ａ）は半導体装置を切断した切断端面を示す模式的な図であり、（Ｂ）は半導体装置を（Ａ）図とは異なる位置で切断した切断端面を示す模式的な図である。 （Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造工程を説明するための模式的な製造工程図である。 この発明の半導体装置を切断した切断端面を示す模式的な図である。 （Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造工程を説明するための模式的な製造工程図である。
符号の説明
１０：半導体装置
２０：基板（Ｐ--型シリコン基板）
２２：第１導電型領域
２２ａ：表面
２３：素子形成領域
２４：素子分離膜
２６：不純物イオン注入領域
３０：ゲート電極
３１：ゲートポリシリコン層
３１ａ：第１側壁
３１ｂ：第２側壁
３１Ｘ：ポリシリコン膜
３２：ゲート酸化層
３２Ｘ：前駆ゲート酸化膜
３４：サイドウォール
４２：ゲート電極形成用レジストマスク
４４：不純物イオン注入用第１レジストマスク
４４ａ：本体部
４４ｂ：遮蔽壁部
４４ｂａ：第１遮蔽壁部
４４ｂｂ：第２遮蔽壁部
４４ｂａａ：第１接続部
４４ｂａｂ：第２接続部
４４ｂａｃ：第１遮蔽壁本体部
４４ｂｂａ：第１接続部
４４ｂｂｂ：第２接続部
４４ｂｂｃ：第２遮蔽壁本体部
４６：不純物イオン注入用第２レジストマスク
５２：注入層形成不純物
５４：ソース／ドレイン注入層形成不純物
６２：注入層
６２ａ：第１注入層
６２ｂ：第２注入層
６２ｃ：第３注入層
６２ｃａ：本体領域
６２ｃｂ：ゲート接触領域
６２ｃｃ：素子分離膜接触領域
６４：ソース／ドレイン注入層（主電極領域）

Claims (5)

  1. 基板の素子分離膜で画成されている素子形成領域に、前駆ゲート酸化膜、該前駆ゲート酸化膜上に、対向する側壁を有するゲートポリシリコン層を具える構造体を準備する工程と、
    前記素子分離膜を覆う本体部、前記ゲートポリシリコン層の延在方向に沿って延在しており、前記本体部から露出する前記素子形成領域に形成されて前記素子形成領域を複数の領域に分割する１又は２以上の遮蔽壁部を含む不純物イオン注入用の第１レジストマスクを前記構造体に形成する工程と、
    前記第１レジストマスクを用いて、前記基板に対し不純物を回転斜め注入法により注入して、ゲート長方向に沿って前記素子分離膜の端部の下側から前記ゲートポリシリコン層の端部の下側にわたって延在し、前記素子分離膜側に形成される第１注入層、前記ゲートポリシリコン層側に形成される第２注入層、前記遮蔽壁部の下側に前記第１注入層及び前記第２注入層と連続形成されかつ前記第１注入層及び前記第２注入層よりも低い不純物濃度である第３注入層とからなる注入層を形成する工程と、
    前記第１レジストマスクを除去する工程と、
    前記ゲートポリシリコン層の前記側壁を覆うサイドウォールを形成して前記ゲートポリシリコン層及び当該サイドウォールを含むゲート電極を形成する工程と、
    不純物イオン注入用の第２レジストマスクを形成して、該第２レジストマスク及び前記ゲート電極から露出している前記基板に不純物を注入して、前記注入層にソース／ドレイン注入層を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 基板の素子分離膜で画成されている素子形成領域に、前駆ゲート酸化膜、該前駆ゲート酸化膜上に、対向する側壁を有するゲートポリシリコン層を具える構造体を準備する工程と、
    前記素子分離膜を覆う本体部、前記ゲートポリシリコン層の延在方向に沿って延在しており、前記本体部から露出する前記素子形成領域に形成されて前記素子形成領域を複数の領域に分割する遮蔽壁本体部、当該遮蔽壁本体部と前記本体部とを接続する第１接続部、及び前記遮蔽壁本体部とゲートポリシリコン層とを接続する第２接続部を有する１又は２以上の遮蔽壁部を含む不純物イオン注入用の第１レジストマスクを前記構造体に形成する工程と、
    前記第１レジストマスクを用いて、前記基板に対し不純物を回転斜め注入法により注入して、ゲート長方向に沿って前記素子分離膜の端部の下側から前記ゲートポリシリコン層の端部の下側にわたって延在し、前記素子分離膜側に形成される第１注入層、前記ゲートポリシリコン層側に形成される第２注入層、前記遮蔽壁部の下側に前記第１注入層及び前記第２注入層と連続形成されかつ前記第１注入層及び前記第２注入層よりも低い不純物濃度である第３注入層とからなる注入層を形成する工程と、
    前記第１レジストマスクを除去する工程と、
    前記ゲートポリシリコン層の前記側壁を覆うサイドウォールを形成して前記ゲートポリシリコン層及び当該サイドウォールを含むゲート電極を形成する工程と、
    不純物イオン注入用の第２レジストマスクを形成して、該第２レジストマスク及び前記ゲート電極から露出している前記基板に不純物を注入して、前記注入層にソース／ドレイン注入層を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記第１レジストマスクを形成する工程は、前記ゲートポリシリコン層の一側壁から離間して当該一側壁に沿って延在している１つの前記遮蔽壁部を含む不純物イオン注入用第１レジストマスクを形成する工程であり、
    前記注入層を形成する工程は、前記遮蔽壁部が非形成とされている側に、前記本体部から前記ゲートポリシリコン層の前記側壁に至る領域を含んで形成される第１注入層を形成し、かつ前記第２注入層及び前記第３注入層を非形成とする工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 素子分離膜が設けられている基板と、
    前記素子分離膜が画成する素子形成領域に設けられているゲート酸化膜と、
    前記ゲート酸化膜上に設けられていて、対向する側壁を有するゲートポリシリコン層及び当該ゲートポリシリコン層の前記側壁を覆うサイドウォールを含むゲート電極と、
    前記ゲート電極の延在方向に直交する方向に沿って前記素子分離膜の端部の下側から前記ゲートポリシリコン層の端部の下側にわたって延在し、前記素子分離膜側に形成される第１注入層、前記ゲートポリシリコン層側に形成される第２注入層、前記第１注入層及び前記第２注入層と連続形成されかつ前記第１注入層及び前記第２注入層よりも低い不純物濃度である第３注入層からなる注入層と、
    前記注入層に設けられているソース／ドレイン注入層と
    を含むことを特徴とする半導体装置。
  5. 素子分離膜が設けられている基板と、
    前記素子分離膜が画成する素子形成領域に設けられているゲート酸化膜と、
    前記ゲート酸化膜上に設けられていて、対向する側壁を有するゲートポリシリコン層及び当該ゲートポリシリコン層の前記側壁を覆うサイドウォールを含むゲート電極と、
    前記ゲート電極の延在方向に直交する方向に沿って前記素子分離膜の端部の下側から前記ゲートポリシリコン層の端部の下側にわたって延在し、前記素子分離膜側に形成される第１注入層、前記ゲートポリシリコン層側に形成される第２注入層、前記第１注入層及び前記第２注入層よりも低い不純物濃度であって、前記第１注入層及び前記第２注入層と連続形成されて前記第１注入層及び前記第２注入層を分離する本体領域、当該本体領域に直交する方向に延在しており、前記本体領域及び前記ゲート電極に接触して前記第２注入層を分割しているゲート接触領域、及び前記本体領域に対して直交する方向に延在しており、前記本体領域及び前記素子分離膜に接触して前記第１注入層を分割している素子分離膜接触領域を含む第３注入層からなる注入層と、
    前記注入層に設けられているソース／ドレイン注入層と
    を含むことを特徴とする半導体装置。
JP2006146264A 2006-05-26 2006-05-26 半導体装置及びその製造方法 Pending JP2007317903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006146264A JP2007317903A (ja) 2006-05-26 2006-05-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006146264A JP2007317903A (ja) 2006-05-26 2006-05-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007317903A true JP2007317903A (ja) 2007-12-06

Family

ID=38851497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006146264A Pending JP2007317903A (ja) 2006-05-26 2006-05-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007317903A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235346A (ja) * 1992-02-20 1993-09-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06349854A (ja) * 1993-06-11 1994-12-22 Sony Corp トランジスタの製造方法
JPH0730107A (ja) * 1993-07-13 1995-01-31 Sony Corp 高耐圧トランジスタ及びその製造方法
JPH11214634A (ja) * 1998-01-13 1999-08-06 Lg Semicon Co Ltd Ｅｓｄ保護回路及びその形成方法
JP2001094103A (ja) * 1999-09-24 2001-04-06 Matsushita Electronics Industry Corp 高耐圧ｍｏｓトランジスタの構造及び製造方法
JP2002176175A (ja) * 2000-09-21 2002-06-21 Texas Instruments Inc 自己整合チャンネルおよびドレイン拡張部を備えた高圧ドレイン拡張トランジスタ
JP2006100404A (ja) * 2004-09-28 2006-04-13 Nec Electronics Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235346A (ja) * 1992-02-20 1993-09-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06349854A (ja) * 1993-06-11 1994-12-22 Sony Corp トランジスタの製造方法
JPH0730107A (ja) * 1993-07-13 1995-01-31 Sony Corp 高耐圧トランジスタ及びその製造方法
JPH11214634A (ja) * 1998-01-13 1999-08-06 Lg Semicon Co Ltd Ｅｓｄ保護回路及びその形成方法
JP2001094103A (ja) * 1999-09-24 2001-04-06 Matsushita Electronics Industry Corp 高耐圧ｍｏｓトランジスタの構造及び製造方法
JP2002176175A (ja) * 2000-09-21 2002-06-21 Texas Instruments Inc 自己整合チャンネルおよびドレイン拡張部を備えた高圧ドレイン拡張トランジスタ
JP2006100404A (ja) * 2004-09-28 2006-04-13 Nec Electronics Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US8536653B2 (en) Metal oxide semiconductor transistor
US7385274B2 (en) High-voltage metal-oxide-semiconductor devices and method of making the same
US6919606B2 (en) Semiconductor device comprising an insulating mask formed on parts of a gate electrode and semiconductor layer crossing an active region
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
JP2010062564A (ja) ポリエミッタ型バイポーラトランジスタ、ｂｃｄ素子、ポリエミッタ型バイポーラトランジスタの製造方法及びｂｃｄ素子の製造方法
US20050064653A1 (en) Semiconductor devices having metal containing N-type and P-type gate electrodes and methods of forming the same
TWI635617B (zh) 高壓金屬氧化物半導體元件及其製造方法
JPH0744275B2 (ja) 高耐圧ｍｏｓ型半導体装置の製造方法
US20190088780A1 (en) Demos transistor and method of manufacturing the same
JP2005064508A (ja) 高電圧トランジスタおよびその製造方法
KR20010014742A (ko) 반도체장치 및 그 제조방법
JP2010177292A (ja) 半導体装置及び半導体装置の製造方法
JP2007027622A (ja) 半導体装置およびその製造方法
US20070212842A1 (en) Manufacturing method of high-voltage MOS transistor
US7432163B2 (en) Method of manufacturing semiconductor device that includes forming adjacent field regions with a separating region therebetween
US8148226B2 (en) Method of fabricating semiconductor device
KR100505676B1 (ko) Ｌｄｄ 구조를 가지는 반도체 소자 제조 방법
JP2004022765A (ja) Ｌｄｍｏｓ型半導体装置の製造方法
JP2007317903A (ja) 半導体装置及びその製造方法
JP2009088189A (ja) Ｄｍｏｓトランジスタ及びその製造方法
JP2007335756A (ja) 半導体装置およびその製造方法
US6060372A (en) Method for making a semiconductor device with improved sidewall junction capacitance
JP4674940B2 (ja) 半導体装置の製造方法
KR101102966B1 (ko) 고전압 반도체 소자 및 그 제조 방법
JP7443594B2 (ja) 半導体装置及びトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124