JPH06120368A - 半導体パッケージ及びこれを用いた半導体装置 - Google Patents
半導体パッケージ及びこれを用いた半導体装置Info
- Publication number
- JPH06120368A JPH06120368A JP4296313A JP29631392A JPH06120368A JP H06120368 A JPH06120368 A JP H06120368A JP 4296313 A JP4296313 A JP 4296313A JP 29631392 A JP29631392 A JP 29631392A JP H06120368 A JPH06120368 A JP H06120368A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- lead frame
- conductor
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードフレームの多ピン化を図るとともに、
パッケージを多機能化させ、電気的特性を改善して高速
素子の搭載も可能とする。 【構成】 リードフレーム２０を低融点ガラス１８によ
りガラス溶着した半導体パッケージにおいて、前記パッ
ケージ本体のセラミック１０基体上にアルミニウムの導
体層１２が形成されるとともに、該アルミニウムの導体
層１２の表面を酸化して形成した酸化被膜１４を挟んで
アルミニウムの導体層１６が形成され、これら複数の導
体層１２、１６を形成した層上に前記リードフレーム２
０がガラス溶着されたことを特徴とする。
パッケージを多機能化させ、電気的特性を改善して高速
素子の搭載も可能とする。 【構成】 リードフレーム２０を低融点ガラス１８によ
りガラス溶着した半導体パッケージにおいて、前記パッ
ケージ本体のセラミック１０基体上にアルミニウムの導
体層１２が形成されるとともに、該アルミニウムの導体
層１２の表面を酸化して形成した酸化被膜１４を挟んで
アルミニウムの導体層１６が形成され、これら複数の導
体層１２、１６を形成した層上に前記リードフレーム２
０がガラス溶着されたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はリードフレームをガラス
溶着してなる半導体パッケージ及びこれを用いた半導体
装置に関する。
溶着してなる半導体パッケージ及びこれを用いた半導体
装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】セラ
ミック基板にリードフレームをガラス溶着した半導体パ
ッケージとして、サーディップ、サークワッドタイプ等
の製品が提供されている。これらの製品はパッケージ本
体にセラミックを使用した製品として比較的安価に製造
でき、耐熱性が高い等の利点を有する一方、電気的特性
等の機能面ではそれほど高機能を有しないという問題点
があった。
ミック基板にリードフレームをガラス溶着した半導体パ
ッケージとして、サーディップ、サークワッドタイプ等
の製品が提供されている。これらの製品はパッケージ本
体にセラミックを使用した製品として比較的安価に製造
でき、耐熱性が高い等の利点を有する一方、電気的特性
等の機能面ではそれほど高機能を有しないという問題点
があった。
【０００３】したがって、サーディップあるいはサーク
ワッドタイプの半導体パッケージはそれほど多ピンの製
品は製造されず、さほど高速な素子も搭載されなかった
が、最近はこれらの半導体パッケージも多ピン化の傾向
にあり、高速素子を搭載可能とする優れた電気的特性等
を有するとともに、多層セラミックパッケージと同等の
機能を備えた製品が求められるようになってきた。本発
明はこれら問題点に鑑みてなされたものであり、その目
的とするところは、セラミック基体にリードフレームを
ガラス溶着して成るパッケージで、多層セラミックパッ
ケージと同じような多機能を有する半導体パッケージ及
びこれを用いた半導体装置を提供するにある。
ワッドタイプの半導体パッケージはそれほど多ピンの製
品は製造されず、さほど高速な素子も搭載されなかった
が、最近はこれらの半導体パッケージも多ピン化の傾向
にあり、高速素子を搭載可能とする優れた電気的特性等
を有するとともに、多層セラミックパッケージと同等の
機能を備えた製品が求められるようになってきた。本発
明はこれら問題点に鑑みてなされたものであり、その目
的とするところは、セラミック基体にリードフレームを
ガラス溶着して成るパッケージで、多層セラミックパッ
ケージと同じような多機能を有する半導体パッケージ及
びこれを用いた半導体装置を提供するにある。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、リードフレーム
を低融点ガラスによりガラス溶着した半導体パッケージ
において、前記パッケージ本体のセラミック基体上にア
ルミニウムの導体層が形成されるとともに、該アルミニ
ウムの導体層の表面を酸化して形成した酸化被膜を挟ん
でアルミニウムの導体層が形成され、これら複数の導体
層を形成した層上に前記リードフレームがガラス溶着さ
れたことを特徴とする。また、前記半導体パッケージに
半導体チップが搭載され、導体層のうちの一つを接地層
とし、導体層の他の一つを電源層として、前記半導体チ
ップと接地層、電源層、リードフレームとをそれぞれ接
続して成ることを特徴とする。
するため次の構成を備える。すなわち、リードフレーム
を低融点ガラスによりガラス溶着した半導体パッケージ
において、前記パッケージ本体のセラミック基体上にア
ルミニウムの導体層が形成されるとともに、該アルミニ
ウムの導体層の表面を酸化して形成した酸化被膜を挟ん
でアルミニウムの導体層が形成され、これら複数の導体
層を形成した層上に前記リードフレームがガラス溶着さ
れたことを特徴とする。また、前記半導体パッケージに
半導体チップが搭載され、導体層のうちの一つを接地層
とし、導体層の他の一つを電源層として、前記半導体チ
ップと接地層、電源層、リードフレームとをそれぞれ接
続して成ることを特徴とする。
【０００５】
【作用】セラミック基体上にアルミニウムを被着して導
体層を形成するとともに、該アルミニウムの導体層の表
面を酸化することによって表面に電気的絶縁性を有する
酸化被膜を形成し、この酸化被膜の上層にさらにアルミ
ニウムを被着させることによって電気的絶縁層を層間に
挟んだ複数の導体層を形成する。リードフレームはこれ
ら導体層の層上に低融点ガラスを介してガラス溶着す
る。導体層は接地層、電源層として使用することがで
き、これによってパッケージの電気的特性を改善するこ
とができる。
体層を形成するとともに、該アルミニウムの導体層の表
面を酸化することによって表面に電気的絶縁性を有する
酸化被膜を形成し、この酸化被膜の上層にさらにアルミ
ニウムを被着させることによって電気的絶縁層を層間に
挟んだ複数の導体層を形成する。リードフレームはこれ
ら導体層の層上に低融点ガラスを介してガラス溶着す
る。導体層は接地層、電源層として使用することがで
き、これによってパッケージの電気的特性を改善するこ
とができる。
【０００６】
【実施例】以下、本発明の好適な実施例を添付図面に従
って詳細に説明する。図１は本発明に係る半導体パッケ
ージの一実施例の製造方法を示す説明図である。図１
(a) はパッケージ本体となるセラミック基体１０を形成
した状態を示す。セラミック基体１０はセラミック粉末
を粉末成形し焼成して得る。
って詳細に説明する。図１は本発明に係る半導体パッケ
ージの一実施例の製造方法を示す説明図である。図１
(a) はパッケージ本体となるセラミック基体１０を形成
した状態を示す。セラミック基体１０はセラミック粉末
を粉末成形し焼成して得る。
【０００７】次に、上記セラミック基体１０にアルミニ
ウム金属を蒸着し、第１の導体層１２を形成する。図１
(b) は第１の導体層１２を被着した状態を示す。実施例
では導体層１２はセラミック基体１０の上面で半導体チ
ップを接合する範囲を除いてほぼ全面に設けた。
ウム金属を蒸着し、第１の導体層１２を形成する。図１
(b) は第１の導体層１２を被着した状態を示す。実施例
では導体層１２はセラミック基体１０の上面で半導体チ
ップを接合する範囲を除いてほぼ全面に設けた。
【０００８】次に、第１の導体層１２にアルマイト処理
を施して導体層１２の表面にアルミニウムの酸化被膜を
形成する。このアルマイト処理は陽極酸化法による。陽
極酸化法では前記導体層１２に陽極側の電極を押接して
アルミニウムの酸化被膜１４を形成する（図１(c) ）。
陽極酸化法によって形成されるアルミニウムの酸化被膜
１４はγAl2O3 ・H2Oのアルミナ結晶として析出し、導
体層１２の表面全体を被覆する。アルミナは電気的絶縁
体であるから、この陽極酸化処理によって導体層１２の
表面に電気的絶縁層が形成されることになる。
を施して導体層１２の表面にアルミニウムの酸化被膜を
形成する。このアルマイト処理は陽極酸化法による。陽
極酸化法では前記導体層１２に陽極側の電極を押接して
アルミニウムの酸化被膜１４を形成する（図１(c) ）。
陽極酸化法によって形成されるアルミニウムの酸化被膜
１４はγAl2O3 ・H2Oのアルミナ結晶として析出し、導
体層１２の表面全体を被覆する。アルミナは電気的絶縁
体であるから、この陽極酸化処理によって導体層１２の
表面に電気的絶縁層が形成されることになる。
【０００９】なお、陽極酸化法では電極が接触する部分
には酸化膜が形成されないから、導体層１２に電極を接
触させる場合には導体層１２の内周縁部でボンディング
ワイヤを接続する部分に電極を接触させて陽極酸化処理
を施す。図１(c) はこのようにして導体層１２の内周縁
部を除いて酸化被膜１４を形成した状態を示す。次に、
上記の酸化被膜１４の上層にアルミニウムを蒸着して第
２の導体層１６を形成する（図１(d) ）。こうして、第
１層と第２層の層間に電気的絶縁性を有する酸化被膜１
４を挟んで２つの導体層１２、１６が形成される。
には酸化膜が形成されないから、導体層１２に電極を接
触させる場合には導体層１２の内周縁部でボンディング
ワイヤを接続する部分に電極を接触させて陽極酸化処理
を施す。図１(c) はこのようにして導体層１２の内周縁
部を除いて酸化被膜１４を形成した状態を示す。次に、
上記の酸化被膜１４の上層にアルミニウムを蒸着して第
２の導体層１６を形成する（図１(d) ）。こうして、第
１層と第２層の層間に電気的絶縁性を有する酸化被膜１
４を挟んで２つの導体層１２、１６が形成される。
【００１０】上記のようにセラミック基体１０に導体層
１２、１６を形成した後、低融点ガラス１８を用いてリ
ードフレーム２０をガラス溶着して半導体パッケージを
形成する。半導体チップ２２はセラミック基体１０に接
合した後、第１の導体層１２、第２の導体層１６、リー
ドフレーム２０と各々ワイヤボンディングして接続す
る。第１の導体層１２、第２の導体層１６は多層セラミ
ックパッケージと同じように接地層、電源層として使用
する。導体層１２、１６をそれぞれ接地電位、電源電位
とするためリードフレーム２０の接地ライン、電源ライ
ンと導体層１２、１６とをワイヤボンディングして電気
的に接続する。なお、導体層１２、１６のどちらを接地
層とし、電源層とするかは製品に応じて適宜選択する。
１２、１６を形成した後、低融点ガラス１８を用いてリ
ードフレーム２０をガラス溶着して半導体パッケージを
形成する。半導体チップ２２はセラミック基体１０に接
合した後、第１の導体層１２、第２の導体層１６、リー
ドフレーム２０と各々ワイヤボンディングして接続す
る。第１の導体層１２、第２の導体層１６は多層セラミ
ックパッケージと同じように接地層、電源層として使用
する。導体層１２、１６をそれぞれ接地電位、電源電位
とするためリードフレーム２０の接地ライン、電源ライ
ンと導体層１２、１６とをワイヤボンディングして電気
的に接続する。なお、導体層１２、１６のどちらを接地
層とし、電源層とするかは製品に応じて適宜選択する。
【００１１】導体層１２、１６を接地層、電源層とする
ことにより半導体チップ２２と導体層１２、１６とを接
続することで簡単に接地ラインあるいは電源ラインに接
続することができる。これによりリードフレーム２０の
接地ライン、電源ラインに割り当てられるリード数を減
らすことができ、パッケージの多ピン化に有効に対応す
ることができる。また、導体層１２、１６の中間に設け
たアルミニウムの酸化被膜１４は誘電体として作用し、
導体層１２と導体層１６との間でコンデンサー成分を形
成することができる。アルミニウムの酸化被膜の膜厚は
１μｍ程度に制御して形成することができるから、誘電
体を電極間に挟む場合などとくらべてはるかに大きな電
気容量を得ることが可能である。これによって、パッケ
ージの電気的特性を改善しパッケージの高速信号特性を
改善することが可能になる。
ことにより半導体チップ２２と導体層１２、１６とを接
続することで簡単に接地ラインあるいは電源ラインに接
続することができる。これによりリードフレーム２０の
接地ライン、電源ラインに割り当てられるリード数を減
らすことができ、パッケージの多ピン化に有効に対応す
ることができる。また、導体層１２、１６の中間に設け
たアルミニウムの酸化被膜１４は誘電体として作用し、
導体層１２と導体層１６との間でコンデンサー成分を形
成することができる。アルミニウムの酸化被膜の膜厚は
１μｍ程度に制御して形成することができるから、誘電
体を電極間に挟む場合などとくらべてはるかに大きな電
気容量を得ることが可能である。これによって、パッケ
ージの電気的特性を改善しパッケージの高速信号特性を
改善することが可能になる。
【００１２】セラミック基体１０に設けた導体層を接地
層あるいは電源層として使用する場合は、導体層を接地
電位あるいは電源電位とする必要がある。この場合、上
記のようにリードフレーム２０の接地ライン、電源ライ
ンと導体層１２、１６とをワイヤボンディングによって
接続する方法とは別に、図２に示すように導体層にリー
ドを直接接続するようにすることも可能である。図２に
示す方法は、セラミック基体１０に導体層１２、１６を
形成した後、低融点ガラス１８をスクリーン印刷する際
に導体層１６を一部露出させる穴を設けておき、電源ラ
イン２４の先端をＬ形に折曲して穴内に先端を挿入する
ことによって電源ライン２４と導体層１６とを接続する
方法である。
層あるいは電源層として使用する場合は、導体層を接地
電位あるいは電源電位とする必要がある。この場合、上
記のようにリードフレーム２０の接地ライン、電源ライ
ンと導体層１２、１６とをワイヤボンディングによって
接続する方法とは別に、図２に示すように導体層にリー
ドを直接接続するようにすることも可能である。図２に
示す方法は、セラミック基体１０に導体層１２、１６を
形成した後、低融点ガラス１８をスクリーン印刷する際
に導体層１６を一部露出させる穴を設けておき、電源ラ
イン２４の先端をＬ形に折曲して穴内に先端を挿入する
ことによって電源ライン２４と導体層１６とを接続する
方法である。
【００１３】導体層１６に接続する電源ライン２４は信
号ラインとは異なり前方まで延出させずに外周位置で止
め、導体層１６に接続して導体層１６を電源電位とす
る。電源ライン２４の先端を穴内に挿入し銀ガラス等の
導電性接着剤２６を穴内にドッティングして電源ライン
２４と導体層とを確実に接続する。下層の導体層１２に
対しても電源ライン２４とは別位置で同様にしてリード
フレームの接地ラインと接続することが可能である。た
とえば、導体層１２の外周縁に接地ラインとの接続部を
設ける等による。
号ラインとは異なり前方まで延出させずに外周位置で止
め、導体層１６に接続して導体層１６を電源電位とす
る。電源ライン２４の先端を穴内に挿入し銀ガラス等の
導電性接着剤２６を穴内にドッティングして電源ライン
２４と導体層とを確実に接続する。下層の導体層１２に
対しても電源ライン２４とは別位置で同様にしてリード
フレームの接地ラインと接続することが可能である。た
とえば、導体層１２の外周縁に接地ラインとの接続部を
設ける等による。
【００１４】上記実施例では導体層１２、１６を形成す
る金属としてアルミニウムを使用したが、アルミニウム
以外の導体金属も使用可能である。しかしながら、導体
層間に形成する酸化被膜は好適な電気的絶縁性を有する
必要があり、この点電気的絶縁性の優れた酸化被膜が形
成できるアルミニウムまたはアルミニウム合金がもっと
も有効である。また、上記実施例では導体層を２層設け
た例について説明したが、陽極酸化法とアルミニウムの
蒸着を繰り返し使用することにより３層以上の導体層を
形成することも可能である。また、導体層を形成する場
合も、単に所定の全面に導体層を形成する他、任意のパ
ターンに形成することも可能である。また、導体層を複
数層とせずセラミック基体１０上に単層で導体層を設け
てリードフレームをガラス溶着するタイプの製品も有効
である。
る金属としてアルミニウムを使用したが、アルミニウム
以外の導体金属も使用可能である。しかしながら、導体
層間に形成する酸化被膜は好適な電気的絶縁性を有する
必要があり、この点電気的絶縁性の優れた酸化被膜が形
成できるアルミニウムまたはアルミニウム合金がもっと
も有効である。また、上記実施例では導体層を２層設け
た例について説明したが、陽極酸化法とアルミニウムの
蒸着を繰り返し使用することにより３層以上の導体層を
形成することも可能である。また、導体層を形成する場
合も、単に所定の全面に導体層を形成する他、任意のパ
ターンに形成することも可能である。また、導体層を複
数層とせずセラミック基体１０上に単層で導体層を設け
てリードフレームをガラス溶着するタイプの製品も有効
である。
【００１５】また、上記実施例では導体層１２、１６を
形成する際にアルミニウムを蒸着して形成したが、もち
ろんスパッタリング等の他の方法を使用してもよい。本
発明では複数の導体層を形成する方法として、焼成して
得たセラミック基体に対してアルミニウムを蒸着するこ
とと、陽極酸化法によって酸化被膜を形成する方法を採
用することによって、容易に複数の導体層が形成できる
という利点があり、サーディップあるいはサークワッド
タイプの半導体パッケージで多機能を備えた製品として
容易に製造できるという利点がある。
形成する際にアルミニウムを蒸着して形成したが、もち
ろんスパッタリング等の他の方法を使用してもよい。本
発明では複数の導体層を形成する方法として、焼成して
得たセラミック基体に対してアルミニウムを蒸着するこ
とと、陽極酸化法によって酸化被膜を形成する方法を採
用することによって、容易に複数の導体層が形成できる
という利点があり、サーディップあるいはサークワッド
タイプの半導体パッケージで多機能を備えた製品として
容易に製造できるという利点がある。
【００１６】
【発明の効果】本発明に係る半導体パッケージ及びこれ
を用いた半導体装置によれば、上述したように、パッケ
ージ内にリードフレームの他に接地層、電源層として使
用できる導体層を別層で形成したことにより、リードフ
レームの多ピン化を図ることができるとともに、パッケ
ージを多機能化させることができ高速素子を搭載するこ
とが可能になる等の著効を奏する。
を用いた半導体装置によれば、上述したように、パッケ
ージ内にリードフレームの他に接地層、電源層として使
用できる導体層を別層で形成したことにより、リードフ
レームの多ピン化を図ることができるとともに、パッケ
ージを多機能化させることができ高速素子を搭載するこ
とが可能になる等の著効を奏する。
【図１】半導体パッケージの一実施例の製造方法を示す
説明図である。
説明図である。
【図２】導体層と電源ラインとの接続方法を示す説明図
である。
である。
１０ セラミック基体 １２、１６ 導体層 １４ 酸化被膜 １８ 低融点ガラス ２０ リードフレーム ２２ 半導体チップ ２４ 電源ライン ２６ 導電性接着剤
Claims (2)
- 【請求項１】 リードフレームを低融点ガラスによりガ
ラス溶着した半導体パッケージにおいて、 前記パッケージ本体のセラミック基体上にアルミニウム
の導体層が形成されるとともに、 該アルミニウムの導体層の表面を酸化して形成した酸化
被膜を挟んでアルミニウムの導体層が形成され、 これら複数の導体層を形成した層上に前記リードフレー
ムがガラス溶着されたことを特徴とする半導体パッケー
ジ。 - 【請求項２】 請求項１記載の半導体パッケージに半導
体チップが搭載され、導体層のうちの一つを接地層と
し、導体層の他の一つを電源層として、 前記半導体チップと接地層、電源層、リードフレームと
をそれぞれ接続して成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4296313A JPH06120368A (ja) | 1992-10-08 | 1992-10-08 | 半導体パッケージ及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4296313A JPH06120368A (ja) | 1992-10-08 | 1992-10-08 | 半導体パッケージ及びこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120368A true JPH06120368A (ja) | 1994-04-28 |
Family
ID=17831934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4296313A Pending JPH06120368A (ja) | 1992-10-08 | 1992-10-08 | 半導体パッケージ及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120368A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523621A (en) * | 1994-05-15 | 1996-06-04 | Kabushiki Kaisha Toshiba | Semiconductor device having a multilayer ceramic wiring substrate |
| JP2007258714A (ja) * | 2006-03-20 | 2007-10-04 | Samsung Electro-Mechanics Co Ltd | 高温工程に適した絶縁構造体及びその製造方法 |
-
1992
- 1992-10-08 JP JP4296313A patent/JPH06120368A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523621A (en) * | 1994-05-15 | 1996-06-04 | Kabushiki Kaisha Toshiba | Semiconductor device having a multilayer ceramic wiring substrate |
| JP2007258714A (ja) * | 2006-03-20 | 2007-10-04 | Samsung Electro-Mechanics Co Ltd | 高温工程に適した絶縁構造体及びその製造方法 |
| US7998879B2 (en) | 2006-03-20 | 2011-08-16 | Samsung Electro-Mechanics Co., Ltd. | Insulation structure for high temperature conditions and manufacturing method thereof |
| US9231167B2 (en) | 2006-03-20 | 2016-01-05 | Samsung Electronics Co., Ltd. | Insulation structure for high temperature conditions and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI236741B (en) | Chip package and substrate | |
| US4381423A (en) | High capacitance bus bar manufacturing technique | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH06120368A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JPH10209328A (ja) | フリップチップセラミック基板 | |
| GB2038554A (en) | Thyristor | |
| JPH0321048A (ja) | 半導体素子収納用パッケージ | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPS5982753A (ja) | 半導体装置用パツケ−ジ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JPH07245233A (ja) | 薄膜コンデンサ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2576010Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2777016B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JP2574893Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06163807A (ja) | 半導体素子収納用パッケージ | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPS61112369A (ja) | 半導体装置 | |
| JPH06132460A (ja) | リードフレーム及びその製造方法 | |
| JPS58159356A (ja) | 半導体素子用パツケ−ジ | |
| JPS6056307B2 (ja) | 半導体装置 | |
| JPS62155524A (ja) | 半導体装置 |