JPS6056307B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6056307B2 JPS6056307B2 JP51148037A JP14803776A JPS6056307B2 JP S6056307 B2 JPS6056307 B2 JP S6056307B2 JP 51148037 A JP51148037 A JP 51148037A JP 14803776 A JP14803776 A JP 14803776A JP S6056307 B2 JPS6056307 B2 JP S6056307B2
- Authority
- JP
- Japan
- Prior art keywords
- grounding
- metallized layer
- electrode
- layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に高周波半導体装置に関する
。
。
一般に高周波て高利得を得るためには各電極間の静電容
量及び各電極の自己インダクタンスを減少させるようト
ランジスタの容器を工夫しなければならない。特に接地
用の外部導出用電極及び金属細線の自己インダクタンス
はトランジスタの安定性や利得に大きく影響することは
よく知られているところである。そのために接地用電極
はなるべく幅を広くし電気的に並列となる数を多くし半
導体素子と上記電極を接続する金属細線の長さがなるべ
く短くなるように配置しなければならない。従来この要
求を満足させるために第１図に示すごとく絶縁基板１の
表面に半導体素子（以下チップと呼ぶ）Ｃを搭載するた
めの金属化層２とそれに対向する位置に入力用金属化層
３とを設けそれらと左右にとなりあつた位置に２つの接
地用金属化層４を設けそれぞれ出力用電極５、入力用電
極６、接地用電極７を接着し入力用金属細線８、接地用
金属細線９で接続する方法や、第２図に示すごとく上記
の２つの接地用金属化層４をつなぐ幅の広い短絡用金属
化層１０を金属化層２と３の間に設け、さらに幅の広い
短絡用金属板１１を金属化層１０と対向した位置におき
各電極を接着しチップを搭載したのち各々金属細線て接
続する方法や、第３図に示すごとく絶縁基板１上に孤立
したチップ搭載用金属化層２を設けその周囲をすべて接
地用金属化層４とし出力用電極５および入力用電極６は
絶縁体１２および１３で金属化層４とそれぞれ絶縁し、
入力用金属細線８、接地用金属細線９及び出力用金属細
線１４でチップＣと電気的に接続する方法や第４図に示
すごとく、接地用金属部材１５上に、チップ用金属化層
２を形成した絶縁体１を接着し、出力用電極５および入
力用電極６をそれぞれ絶縁体１２および１３を介して接
地用金属部材１５上に接着し、入力用金属細線８、接地
用金属細線９および出力用金属細線１４でチップＣと電
気的に接続する方法があつた。接地用のインダクタンス
に着目すると第２図、第３図および第４図に示した型式
のものが接地用金属細線の長さを短くかつ容易に複数化
できる等の点で有利である。 しかるに第２図の型式の
ものは金属細線接続時に機械的力によつて短絡用金属板
１１が著しい変形をおこしたり特に超音波のエネルギー
使用した接続方法においては接続強度にばらつきが出る
などの不都合があり、また第３図や第４図の型式のもの
は、チップ搭載部から出力用電極までの金属細線の接続
をチップ搭載より前に行うチップ搭載用の合金が流れて
金属細線と反応し、合金を作り、溶融断線したり、機械
的にもろくなつたりし、また接続をチップ搭載後に行う
とチップ搭載用金属化層のチップ搭載用合金の広がりに
よる合金化のために金属細線の接続ができなかつたり機
械的強度が弱くなつたりすることが多かつた。
量及び各電極の自己インダクタンスを減少させるようト
ランジスタの容器を工夫しなければならない。特に接地
用の外部導出用電極及び金属細線の自己インダクタンス
はトランジスタの安定性や利得に大きく影響することは
よく知られているところである。そのために接地用電極
はなるべく幅を広くし電気的に並列となる数を多くし半
導体素子と上記電極を接続する金属細線の長さがなるべ
く短くなるように配置しなければならない。従来この要
求を満足させるために第１図に示すごとく絶縁基板１の
表面に半導体素子（以下チップと呼ぶ）Ｃを搭載するた
めの金属化層２とそれに対向する位置に入力用金属化層
３とを設けそれらと左右にとなりあつた位置に２つの接
地用金属化層４を設けそれぞれ出力用電極５、入力用電
極６、接地用電極７を接着し入力用金属細線８、接地用
金属細線９で接続する方法や、第２図に示すごとく上記
の２つの接地用金属化層４をつなぐ幅の広い短絡用金属
化層１０を金属化層２と３の間に設け、さらに幅の広い
短絡用金属板１１を金属化層１０と対向した位置におき
各電極を接着しチップを搭載したのち各々金属細線て接
続する方法や、第３図に示すごとく絶縁基板１上に孤立
したチップ搭載用金属化層２を設けその周囲をすべて接
地用金属化層４とし出力用電極５および入力用電極６は
絶縁体１２および１３で金属化層４とそれぞれ絶縁し、
入力用金属細線８、接地用金属細線９及び出力用金属細
線１４でチップＣと電気的に接続する方法や第４図に示
すごとく、接地用金属部材１５上に、チップ用金属化層
２を形成した絶縁体１を接着し、出力用電極５および入
力用電極６をそれぞれ絶縁体１２および１３を介して接
地用金属部材１５上に接着し、入力用金属細線８、接地
用金属細線９および出力用金属細線１４でチップＣと電
気的に接続する方法があつた。接地用のインダクタンス
に着目すると第２図、第３図および第４図に示した型式
のものが接地用金属細線の長さを短くかつ容易に複数化
できる等の点で有利である。 しかるに第２図の型式の
ものは金属細線接続時に機械的力によつて短絡用金属板
１１が著しい変形をおこしたり特に超音波のエネルギー
使用した接続方法においては接続強度にばらつきが出る
などの不都合があり、また第３図や第４図の型式のもの
は、チップ搭載部から出力用電極までの金属細線の接続
をチップ搭載より前に行うチップ搭載用の合金が流れて
金属細線と反応し、合金を作り、溶融断線したり、機械
的にもろくなつたりし、また接続をチップ搭載後に行う
とチップ搭載用金属化層のチップ搭載用合金の広がりに
よる合金化のために金属細線の接続ができなかつたり機
械的強度が弱くなつたりすることが多かつた。
これを改良するためにはチップ搭載部の面積を不必要に
大きく形成したり、金属の酸化物を表面に残した層など
溶融した該合金の広がりを防ぐ領域によつて金属細線接
地部を囲つてらなければならなかつた。前者は出力と接
地間の静電容量を増大させる結果となり、者は該領域が
一般にチップ搭載部等にくらべて高抵抗であるので出力
側の直列抵抗を増大させ、いずれもトランジスタの特性
を減殺する結果となつていた。本発明は、以上のような
事情にかんがみ、工程上の難点のない改善された高周波
特性の半導体装置を提供することを目的とする。
大きく形成したり、金属の酸化物を表面に残した層など
溶融した該合金の広がりを防ぐ領域によつて金属細線接
地部を囲つてらなければならなかつた。前者は出力と接
地間の静電容量を増大させる結果となり、者は該領域が
一般にチップ搭載部等にくらべて高抵抗であるので出力
側の直列抵抗を増大させ、いずれもトランジスタの特性
を減殺する結果となつていた。本発明は、以上のような
事情にかんがみ、工程上の難点のない改善された高周波
特性の半導体装置を提供することを目的とする。
以下、本発明をその実施例に従い図面を用いて説明する
。
。
第５図は本発明半導体装置主要部の斜視図で、チップ搭
載用２とその周囲の接地用金属化層４をもつ絶縁基板１
の接地用金属化層４上にアルミナ等の絶縁体１２および
１３を介して出力用電極５および入力用電極６がそれぞ
れ設けられ、出力用電極５の一端はＡｇ−Ｃｕ等のロー
材でチップ搭載用金属化層２に固着されている。
載用２とその周囲の接地用金属化層４をもつ絶縁基板１
の接地用金属化層４上にアルミナ等の絶縁体１２および
１３を介して出力用電極５および入力用電極６がそれぞ
れ設けられ、出力用電極５の一端はＡｇ−Ｃｕ等のロー
材でチップ搭載用金属化層２に固着されている。
この状態において、ニッケルメッキと金メッキをこの順
で行なつてメッキを施してからチップを搭載し、金属細
線８および９を用いて電気的接続をする。この実施例は
、第３図に示した従来の半導体装置に本発明を適用した
のである。チップ搭載用金属化層２上に取りつけられた
半導体チップＣから取り出される接地用金属細線９は、
従来と同様に、接地用金属化層４が搭載部のごく近傍に
設けられているため十分短くでき、かつ両方に取り出し
うるため金属細線の自己インダクタンスによる接地イン
ダクタンスを小さくおさえることができる。
で行なつてメッキを施してからチップを搭載し、金属細
線８および９を用いて電気的接続をする。この実施例は
、第３図に示した従来の半導体装置に本発明を適用した
のである。チップ搭載用金属化層２上に取りつけられた
半導体チップＣから取り出される接地用金属細線９は、
従来と同様に、接地用金属化層４が搭載部のごく近傍に
設けられているため十分短くでき、かつ両方に取り出し
うるため金属細線の自己インダクタンスによる接地イン
ダクタンスを小さくおさえることができる。
また、出力用金属電極５をチップ搭載用金属化層２にロ
ー付し、メッキを施してから搭載するから、従来のよう
な困難は全て解消される。機械的強度、作業性は良好で
あるし、出力接地間静電容量の増大、または出力側の抵
抗値の増大を伴うこともない。従つて、作業性がよく特
に高周波用半導体装置に適用すると大きな効果がある。
この実施例では同一絶縁基板上にチップ搭載用金属化層
と接地用金属化層とが形成されている場合について述べ
たが第４図において説明したような構造の場合に、本発
明を適用しうることは特に説明を要しない。
ー付し、メッキを施してから搭載するから、従来のよう
な困難は全て解消される。機械的強度、作業性は良好で
あるし、出力接地間静電容量の増大、または出力側の抵
抗値の増大を伴うこともない。従つて、作業性がよく特
に高周波用半導体装置に適用すると大きな効果がある。
この実施例では同一絶縁基板上にチップ搭載用金属化層
と接地用金属化層とが形成されている場合について述べ
たが第４図において説明したような構造の場合に、本発
明を適用しうることは特に説明を要しない。
第１図、第２図、第３図および第４図はそれぞれ従来の
半導体装置の主要部の斜視図、第５図は本発明半導体装
置の一実施例の主要部の斜視図で・ある。 １・・・・・・絶縁基板、２・・・・・・チップ搭載用
金属化層、３・・・・・・入力用金属化層、４・・・接
地用金属化層、５・・・・・・出力用電極、６・・・・
・・入力用電極、７・・・・・・接地用電極、８・・・
・・・入力用金属細線、９・・・・・・接）地用金属細
線、１０・・・・・・短絡用金属化層、１１・・・・・
・短絡用金属板、１２，１３・・・・・・絶縁体、１４
・・・・・出力用金属細線、１５・・・・・・接地用金
属部材、Ｃ・・・・・チップ。
半導体装置の主要部の斜視図、第５図は本発明半導体装
置の一実施例の主要部の斜視図で・ある。 １・・・・・・絶縁基板、２・・・・・・チップ搭載用
金属化層、３・・・・・・入力用金属化層、４・・・接
地用金属化層、５・・・・・・出力用電極、６・・・・
・・入力用電極、７・・・・・・接地用電極、８・・・
・・・入力用金属細線、９・・・・・・接）地用金属細
線、１０・・・・・・短絡用金属化層、１１・・・・・
・短絡用金属板、１２，１３・・・・・・絶縁体、１４
・・・・・出力用金属細線、１５・・・・・・接地用金
属部材、Ｃ・・・・・チップ。
Claims (1)
- １ 少くとも半導体素子搭載用の金属化層をもつ絶縁体
と入力電極、出力電極と接地用の金属化層又は金属部材
を有し、素子搭載用の金属化層と出力電極の間に接地用
金属化層又は接地用金属部材の表面が露出している構成
の半導体装置において、出力用電極と素子搭載用金属化
層が金属部材をロー付けすることによつて接続されてお
り、またその金属部材が接地用金属化層又は接地用金属
部材の表面には接触していないことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51148037A JPS6056307B2 (ja) | 1976-12-08 | 1976-12-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51148037A JPS6056307B2 (ja) | 1976-12-08 | 1976-12-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5372457A JPS5372457A (en) | 1978-06-27 |
| JPS6056307B2 true JPS6056307B2 (ja) | 1985-12-09 |
Family
ID=15443698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51148037A Expired JPS6056307B2 (ja) | 1976-12-08 | 1976-12-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056307B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514749A (en) * | 1983-01-18 | 1985-04-30 | At&T Bell Laboratories | VLSI Chip with ground shielding |
-
1976
- 1976-12-08 JP JP51148037A patent/JPS6056307B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5372457A (en) | 1978-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| JP4038173B2 (ja) | 電力用半導体装置 | |
| JPH0563454A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPS5895862A (ja) | 積層構造半導体装置 | |
| JPS6056307B2 (ja) | 半導体装置 | |
| US10840179B2 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH04368167A (ja) | 電子装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2513835B2 (ja) | 半導体装置 | |
| JPH0412538A (ja) | 半導体装置 | |
| JP2543894B2 (ja) | 半導体集積回路装置 | |
| JPH06260538A (ja) | 半導体装置 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JPS58138056A (ja) | 半導体装置 | |
| JPH03142862A (ja) | リードフレーム | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH04365340A (ja) | 複合回路型半導体装置 |