JPH06132460A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法Info
- Publication number
- JPH06132460A JPH06132460A JP30487592A JP30487592A JPH06132460A JP H06132460 A JPH06132460 A JP H06132460A JP 30487592 A JP30487592 A JP 30487592A JP 30487592 A JP30487592 A JP 30487592A JP H06132460 A JPH06132460 A JP H06132460A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum layer
- lead frame
- oxide film
- wiring pattern
- stage portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ステージ部に絶縁膜を設けて配線パターンを
形成することを容易かつ確実にし、リードフレームの製
造を容易にする。 【構成】 半導体チップを搭載するステージ部１０の表
面に形成したアルミニウム層１４を陽極酸化法により酸
化して該アルミニウム層の表層に酸化被膜１６を設け、
該酸化被膜１６上に導体金属により所要の配線パターン
１８を形成する。
形成することを容易かつ確実にし、リードフレームの製
造を容易にする。 【構成】 半導体チップを搭載するステージ部１０の表
面に形成したアルミニウム層１４を陽極酸化法により酸
化して該アルミニウム層の表層に酸化被膜１６を設け、
該酸化被膜１６上に導体金属により所要の配線パターン
１８を形成する。
Description
【０００１】
【産業上の利用分野】本発明はリードフレーム及びその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】リードフレームにはステージ部に複数個
の半導体チップを搭載するように構成したものがある。
このようなリードフレームのステージ部には半導体チッ
プどうしを接続するため、あるいはリードフレームのイ
ンナーリードと接続するための配線パターンを設ける必
要がある。ステージ部は金属製であるから、ステージ部
に配線パターンを設ける場合はステージ部の表面に電気
的絶縁性を有する絶縁膜を設け、絶縁膜上に配線パター
ンを形成するようにする。絶縁膜としては、たとえばポ
リイミドを塗布したりアルミナの薄膜などをスパッタリ
ングなどで形成したりして使用している。
の半導体チップを搭載するように構成したものがある。
このようなリードフレームのステージ部には半導体チッ
プどうしを接続するため、あるいはリードフレームのイ
ンナーリードと接続するための配線パターンを設ける必
要がある。ステージ部は金属製であるから、ステージ部
に配線パターンを設ける場合はステージ部の表面に電気
的絶縁性を有する絶縁膜を設け、絶縁膜上に配線パター
ンを形成するようにする。絶縁膜としては、たとえばポ
リイミドを塗布したりアルミナの薄膜などをスパッタリ
ングなどで形成したりして使用している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ようなポリイミド等の有機膜を絶縁膜として使用する場
合は耐熱性が低いという問題点があり、アルミナ等の薄
膜を絶縁膜として形成する場合は薄膜処理が煩雑になる
という問題点があった。本発明はこれら問題点を解消す
べくなされたものであり、その目的とするところは、ス
テージ部に絶縁膜を形成することが容易にでき、これに
よって配線パターンを形成することも容易にできるとと
もに、電気的特性等の機能面でも優れたリードフレーム
及びその製造方法を提供するにある。
ようなポリイミド等の有機膜を絶縁膜として使用する場
合は耐熱性が低いという問題点があり、アルミナ等の薄
膜を絶縁膜として形成する場合は薄膜処理が煩雑になる
という問題点があった。本発明はこれら問題点を解消す
べくなされたものであり、その目的とするところは、ス
テージ部に絶縁膜を形成することが容易にでき、これに
よって配線パターンを形成することも容易にできるとと
もに、電気的特性等の機能面でも優れたリードフレーム
及びその製造方法を提供するにある。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体チップを
搭載するステージ部の表面にアルミニウム層が形成され
るとともに、該アルミニウム層の外面に該アルミニウム
層を酸化処理した酸化被膜が形成され、該酸化被膜上に
導体金属による配線パターンが形成されたことを特徴と
する。また、リードフレームの製造方法において、半導
体チップを搭載するステージ部の表面に形成したアルミ
ニウム層を陽極酸化法により酸化して該アルミニウム層
の表層に酸化被膜を設け、該酸化被膜上に導体金属によ
り所要の配線パターンを形成することを特徴とする。ま
た、前記ステージ部は基材にアルミニウム層をクラッド
したクラッド材により形成することを特徴とする。
するため次の構成を備える。すなわち、半導体チップを
搭載するステージ部の表面にアルミニウム層が形成され
るとともに、該アルミニウム層の外面に該アルミニウム
層を酸化処理した酸化被膜が形成され、該酸化被膜上に
導体金属による配線パターンが形成されたことを特徴と
する。また、リードフレームの製造方法において、半導
体チップを搭載するステージ部の表面に形成したアルミ
ニウム層を陽極酸化法により酸化して該アルミニウム層
の表層に酸化被膜を設け、該酸化被膜上に導体金属によ
り所要の配線パターンを形成することを特徴とする。ま
た、前記ステージ部は基材にアルミニウム層をクラッド
したクラッド材により形成することを特徴とする。
【０００５】
【作用】半導体チップを搭載するステージ部にアルミニ
ウム層を設け、該アルミニウム層を酸化して酸化被膜を
形成することによって電気的絶縁性に優れるとともに耐
熱性にも優れた絶縁膜が設けられ、該絶縁膜上に配線パ
ターンを形成することによって信頼性の高いリードフレ
ームが得られる。ステージ部のアルミニウム層を陽極酸
化して酸化被膜を形成することにより、好適な絶縁膜が
容易に形成できリードフレームの製造が容易になる。
ウム層を設け、該アルミニウム層を酸化して酸化被膜を
形成することによって電気的絶縁性に優れるとともに耐
熱性にも優れた絶縁膜が設けられ、該絶縁膜上に配線パ
ターンを形成することによって信頼性の高いリードフレ
ームが得られる。ステージ部のアルミニウム層を陽極酸
化して酸化被膜を形成することにより、好適な絶縁膜が
容易に形成できリードフレームの製造が容易になる。
【０００６】
【実施例】以下、本発明の好適な実施例を添付図面に従
って詳細に説明する。図１は本発明に係るリードフレー
ムの製造方法の一実施例を示す説明図である。本発明に
係るリードフレームの製造方法は、ステージ部に配線パ
ターンを形成する際の下地層としての絶縁膜を形成する
方法として、ステージ部の表面にあらかじめアルミニウ
ムの被覆層を形成し、このアルミニウムの被覆層を酸化
させアルミナ膜を形成することによって絶縁膜とするこ
とを特徴とする。
って詳細に説明する。図１は本発明に係るリードフレー
ムの製造方法の一実施例を示す説明図である。本発明に
係るリードフレームの製造方法は、ステージ部に配線パ
ターンを形成する際の下地層としての絶縁膜を形成する
方法として、ステージ部の表面にあらかじめアルミニウ
ムの被覆層を形成し、このアルミニウムの被覆層を酸化
させアルミナ膜を形成することによって絶縁膜とするこ
とを特徴とする。
【０００７】図１(a) は、まずリードフレーム材を加工
して所定のインナーリード等のリードパターンを形成し
た状態を示す。リードフレームの基材としては鉄−ニッ
ケル合金等の適宜材料が使用できる。リードフレームを
形成する加工方法も、プレス抜き加工あるいはエッチン
グ加工方法が利用できる。なお、ステージ部１０につい
てはその表面のアルミニウム層を酸化処理する必要があ
るから、インナーリード１２等のリードパターンを形成
する部分とは別体に形成し、リードフレームを形成した
後、ステージ部位置に取り付けて一体のリードフレーム
とする。
して所定のインナーリード等のリードパターンを形成し
た状態を示す。リードフレームの基材としては鉄−ニッ
ケル合金等の適宜材料が使用できる。リードフレームを
形成する加工方法も、プレス抜き加工あるいはエッチン
グ加工方法が利用できる。なお、ステージ部１０につい
てはその表面のアルミニウム層を酸化処理する必要があ
るから、インナーリード１２等のリードパターンを形成
する部分とは別体に形成し、リードフレームを形成した
後、ステージ部位置に取り付けて一体のリードフレーム
とする。
【０００８】実施例ではステージ部１０は基材の両面に
アルミニウムをクラッドしたクラッド材を使用し、この
クラッド材をステージ部１０の形状に成形し、リードフ
レームのサポートバーにスポット溶接等によって取り付
ける。なお、ステージ部１０の外面をアルミニウムで被
覆する方法としては、上記のようにアルミニウムのクラ
ッド材を使用する他、ステージ部１０の基材にアルミニ
ウムを蒸着することによっても可能である。ステージ部
１０はこうして図１(a) に示すように両面がアルミニウ
ム層１４によって被覆された状態でリードフレームに取
り付けられる。
アルミニウムをクラッドしたクラッド材を使用し、この
クラッド材をステージ部１０の形状に成形し、リードフ
レームのサポートバーにスポット溶接等によって取り付
ける。なお、ステージ部１０の外面をアルミニウムで被
覆する方法としては、上記のようにアルミニウムのクラ
ッド材を使用する他、ステージ部１０の基材にアルミニ
ウムを蒸着することによっても可能である。ステージ部
１０はこうして図１(a) に示すように両面がアルミニウ
ム層１４によって被覆された状態でリードフレームに取
り付けられる。
【０００９】次に、ステージ部１０のアルミニウム層１
４を陽極酸化法によって酸化し、アルミニウム層１４の
表層に酸化被膜１６を形成する（図１(b) ）。この酸化
被膜１６はアルミニウム層１４の表面にγAl2O3 ・H2O
の結晶が析出することによって形成されるものである。
酸化被膜１６はアルミナ膜であって優れた電気的絶縁性
を有している。なお、陽極酸化法でアルミニウム層１４
に酸化被膜を形成するには陽極の電極をステージ部１０
に接触させて行う。図１(a) に示すようにステージ部１
０の両面をアルミニウム層１４で被覆したのは、ステー
ジ部１０を露出しておくと陽極酸化の際に露出部分から
ステージ部１０の基材が溶解してしまうからである。な
お、蒸着ではステージ部１０の厚み部分もアルミニウム
層を被覆できるので好適である。
４を陽極酸化法によって酸化し、アルミニウム層１４の
表層に酸化被膜１６を形成する（図１(b) ）。この酸化
被膜１６はアルミニウム層１４の表面にγAl2O3 ・H2O
の結晶が析出することによって形成されるものである。
酸化被膜１６はアルミナ膜であって優れた電気的絶縁性
を有している。なお、陽極酸化法でアルミニウム層１４
に酸化被膜を形成するには陽極の電極をステージ部１０
に接触させて行う。図１(a) に示すようにステージ部１
０の両面をアルミニウム層１４で被覆したのは、ステー
ジ部１０を露出しておくと陽極酸化の際に露出部分から
ステージ部１０の基材が溶解してしまうからである。な
お、蒸着ではステージ部１０の厚み部分もアルミニウム
層を被覆できるので好適である。
【００１０】アルミニウム層１４に酸化被膜１６を形成
した後、酸化被膜１６上に配線パターン１８を形成する
（図１(c) ）。配線パターン１８は酸化被膜１６上にア
ルミニウムを蒸着して導体薄膜を形成し、導体薄膜にレ
ジストパターンを形成してエッチングすることによって
形成できる。導体薄膜をエッチングする方法によればき
わめて微細な配線パターン１８を形成できる。もちろ
ん、導体薄膜としてはアルミニウムの他、銅等の適宜導
体金属を使用することができる。また、導体薄膜を形成
する際にインナーリード１２の先端を薄膜で被覆してワ
イヤボンディング性を良好にすることもできる。
した後、酸化被膜１６上に配線パターン１８を形成する
（図１(c) ）。配線パターン１８は酸化被膜１６上にア
ルミニウムを蒸着して導体薄膜を形成し、導体薄膜にレ
ジストパターンを形成してエッチングすることによって
形成できる。導体薄膜をエッチングする方法によればき
わめて微細な配線パターン１８を形成できる。もちろ
ん、導体薄膜としてはアルミニウムの他、銅等の適宜導
体金属を使用することができる。また、導体薄膜を形成
する際にインナーリード１２の先端を薄膜で被覆してワ
イヤボンディング性を良好にすることもできる。
【００１１】こうして、ステージ部１０に所定の配線パ
ターン１８を形成したリードフレームが得られる。ステ
ージ部１０の配線パターン１８はアルミニウム層１４を
酸化した酸化被膜１６を下地としており、酸化被膜１６
はきわめて薄厚に形成できることから酸化被膜１６を誘
電体とし、下層のアルミニウム層１４を接地層とするこ
とによって酸化被膜１６を挟んでキャパシタを構成する
ことができ、これによって電気的特性を改善することが
できる。なお、アルミニウム層１４の表層に酸化被膜１
６を形成し、さらに上層にアルミニウム層を形成して酸
化被膜を形成することによってステージ部１０に複数の
導体層を形成することもできる。
ターン１８を形成したリードフレームが得られる。ステ
ージ部１０の配線パターン１８はアルミニウム層１４を
酸化した酸化被膜１６を下地としており、酸化被膜１６
はきわめて薄厚に形成できることから酸化被膜１６を誘
電体とし、下層のアルミニウム層１４を接地層とするこ
とによって酸化被膜１６を挟んでキャパシタを構成する
ことができ、これによって電気的特性を改善することが
できる。なお、アルミニウム層１４の表層に酸化被膜１
６を形成し、さらに上層にアルミニウム層を形成して酸
化被膜を形成することによってステージ部１０に複数の
導体層を形成することもできる。
【００１２】本実施例の製造方法ではアルミニウム層１
４を陽極酸化して酸化被膜を形成するから、電気的絶縁
性の良好な絶縁膜を容易にかつ確実に形成でき、絶縁膜
を薄厚に形成することも容易に可能であるという利点が
ある。また、絶縁膜のアルミナ膜は耐熱性が高く、これ
によって信頼性の高いリードフレームが得られるという
利点がある。
４を陽極酸化して酸化被膜を形成するから、電気的絶縁
性の良好な絶縁膜を容易にかつ確実に形成でき、絶縁膜
を薄厚に形成することも容易に可能であるという利点が
ある。また、絶縁膜のアルミナ膜は耐熱性が高く、これ
によって信頼性の高いリードフレームが得られるという
利点がある。
【００１３】図２は上記リードフレームに半導体チップ
２０を搭載して樹脂封止した状態を示す。半導体チップ
２０は図のようにステージ部１０の配線パターン１８に
位置合わせしてフリップチップ法などにより接合し、ス
テージ部１０の周縁に設けたボンディング部とインナー
リード１２とをワイヤボンディングにより電気的に接続
する。２２は封止樹脂である。
２０を搭載して樹脂封止した状態を示す。半導体チップ
２０は図のようにステージ部１０の配線パターン１８に
位置合わせしてフリップチップ法などにより接合し、ス
テージ部１０の周縁に設けたボンディング部とインナー
リード１２とをワイヤボンディングにより電気的に接続
する。２２は封止樹脂である。
【００１４】
【発明の効果】本発明に係るリードフレーム及びその製
造方法によれば、上述したように、ステージ部に絶縁膜
を設けて配線パターンを形成することが容易にかつ確実
にでき、リードフレームの製造が容易になるとともに、
耐熱性や電気的特性に優れた信頼性の高いリードフレー
ムを提供できる等の著効を奏する。
造方法によれば、上述したように、ステージ部に絶縁膜
を設けて配線パターンを形成することが容易にかつ確実
にでき、リードフレームの製造が容易になるとともに、
耐熱性や電気的特性に優れた信頼性の高いリードフレー
ムを提供できる等の著効を奏する。
【図１】リードフレームの製造方法を示す説明図であ
る。
る。
【図２】リードフレームに半導体チップを搭載した状態
を示す説明図である。
を示す説明図である。
１０ ステージ部 １２ インナーリード １４ アルミニウム層 １６ 酸化被膜 １８ 配線パターン ２０ 半導体チップ ２２ 封止樹脂
Claims (3)
- 【請求項１】 半導体チップを搭載するステージ部の表
面にアルミニウム層が形成されるとともに、該アルミニ
ウム層の外面に該アルミニウム層を酸化処理した酸化被
膜が形成され、 該酸化被膜上に導体金属による配線パターンが形成され
たことを特徴とするリードフレーム。 - 【請求項２】 半導体チップを搭載するステージ部の表
面に形成したアルミニウム層を陽極酸化法により酸化し
て該アルミニウム層の表層に酸化被膜を設け、 該酸化被膜上に導体金属により所要の配線パターンを形
成することを特徴とするリードフレームの製造方法。 - 【請求項３】 ステージ部は基材にアルミニウム層をク
ラッドしたクラッド材により形成することを特徴とする
請求項２記載のリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30487592A JPH06132460A (ja) | 1992-10-16 | 1992-10-16 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30487592A JPH06132460A (ja) | 1992-10-16 | 1992-10-16 | リードフレーム及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132460A true JPH06132460A (ja) | 1994-05-13 |
Family
ID=17938335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30487592A Pending JPH06132460A (ja) | 1992-10-16 | 1992-10-16 | リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132460A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012086464A1 (ja) * | 2010-12-20 | 2012-06-28 | 株式会社日立製作所 | パワーモジュールおよびパワーモジュール用リードフレーム |
-
1992
- 1992-10-16 JP JP30487592A patent/JPH06132460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012086464A1 (ja) * | 2010-12-20 | 2012-06-28 | 株式会社日立製作所 | パワーモジュールおよびパワーモジュール用リードフレーム |
| JP2012134222A (ja) * | 2010-12-20 | 2012-07-12 | Hitachi Ltd | パワーモジュールおよびパワーモジュール用リードフレーム |
| US9076780B2 (en) | 2010-12-20 | 2015-07-07 | Hitachi, Ltd. | Power module and lead frame for power module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1020903B1 (en) | A semiconductor device using a lead frame and its manufacturing method | |
| US5596231A (en) | High power dissipation plastic encapsulated package for integrated circuit die | |
| US3988214A (en) | Method of fabricating a semiconductor device | |
| JP3550875B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| US5528078A (en) | Film carrier and a method for manufacturing the same | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| JPH06132460A (ja) | リードフレーム及びその製造方法 | |
| JP3149419B2 (ja) | 固体電解コンデンサの製造方法 | |
| JPH04284617A (ja) | 固体電解コンデンサの製造方法 | |
| JPS62287657A (ja) | 半導体装置 | |
| JP2728099B2 (ja) | 固体電解コンデンサ及びその製造方法 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JPH06334114A (ja) | マルチチップ半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| JP3077649B2 (ja) | Ｔｃｐ用テープを用いた半導体装置 | |
| JP3433479B2 (ja) | 固体電解コンデンサの製造方法 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| KR20020024654A (ko) | 적층형 반도체 팩키지 유니트 및, 적층형 반도체 팩키지 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH02301119A (ja) | 固体電解コンデンサの製造方法 |