JP2808043B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2808043B2 JP2808043B2 JP2332822A JP33282290A JP2808043B2 JP 2808043 B2 JP2808043 B2 JP 2808043B2 JP 2332822 A JP2332822 A JP 2332822A JP 33282290 A JP33282290 A JP 33282290A JP 2808043 B2 JP2808043 B2 JP 2808043B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating base
- external lead
- glass material
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を収容するための半導体素子収納
用パッケージの改良に関するものである。
用パッケージの改良に関するものである。
（従来技術及びその課題） 従来、半導体素子を収容するためのパッケージ、特に
ガラスの熔着によって封止するガラス封止型の半導体素
子収納用パッケージは、アルミナセラミックス等の電気
絶縁材料から成り、中央部に半導体素子を収容する空所
を形成するための凹部を有し、上面に封止用のガラス層
が被着された絶縁基体と、同じく電気絶縁材料から成
り、中央部に半導体素子を収容する空所を形成するため
の凹部を有し、下面に封止用のガラス層が被着された蓋
体と、内部に収容する半導体素子を外部の電気回路に電
気的に接続するための外部リード端子とにより構成され
ており、絶縁基体の上面に外部リード端子を載置させる
とともに予め被着されておいた封止用のガラス層を溶融
させることによって外部リード端子を絶縁基体に仮止め
し、次に前記絶縁基体の凹部に半導体素子を取着すると
ともに該半導体素子の各電極（信号電極、電源電極、接
地電極等）をボンディングワイヤを介して外部リート端
子に接続し、しかる後、絶縁基体と蓋体とをその相対向
する主面に被着させておいた封止用のガラス層を溶融一
体化させ、絶縁基体と蓋体とから成る容器を気密に封止
することによって最終製品としての半導体装置となる。
ガラスの熔着によって封止するガラス封止型の半導体素
子収納用パッケージは、アルミナセラミックス等の電気
絶縁材料から成り、中央部に半導体素子を収容する空所
を形成するための凹部を有し、上面に封止用のガラス層
が被着された絶縁基体と、同じく電気絶縁材料から成
り、中央部に半導体素子を収容する空所を形成するため
の凹部を有し、下面に封止用のガラス層が被着された蓋
体と、内部に収容する半導体素子を外部の電気回路に電
気的に接続するための外部リード端子とにより構成され
ており、絶縁基体の上面に外部リード端子を載置させる
とともに予め被着されておいた封止用のガラス層を溶融
させることによって外部リード端子を絶縁基体に仮止め
し、次に前記絶縁基体の凹部に半導体素子を取着すると
ともに該半導体素子の各電極（信号電極、電源電極、接
地電極等）をボンディングワイヤを介して外部リート端
子に接続し、しかる後、絶縁基体と蓋体とをその相対向
する主面に被着させておいた封止用のガラス層を溶融一
体化させ、絶縁基体と蓋体とから成る容器を気密に封止
することによって最終製品としての半導体装置となる。
尚、かかる従来の半導体素子収納用パッケージは内部
に収容する半導体素子が供給電源電圧の変動の影響を受
けないようにするために通常、容量素子が付加されてお
り、該半導体素子収納用パッケージの容量素子の付加は
一般に容器を構成する絶縁基体内部に多層電極を配し、
多層電極間に絶縁基体材料を誘電体として一定の静電容
量を形成したり、絶縁基体の半導体素子を収容する凹部
底面にチタン酸バリウム磁器からなる容量素子を取着し
たりすることによって行われている。
に収容する半導体素子が供給電源電圧の変動の影響を受
けないようにするために通常、容量素子が付加されてお
り、該半導体素子収納用パッケージの容量素子の付加は
一般に容器を構成する絶縁基体内部に多層電極を配し、
多層電極間に絶縁基体材料を誘電体として一定の静電容
量を形成したり、絶縁基体の半導体素子を収容する凹部
底面にチタン酸バリウム磁器からなる容量素子を取着し
たりすることによって行われている。
しかしながら、この従来の半導体素子収納用パッケー
ジにおいては容量素子の付加が容器を構成する絶縁基体
の内部に多層電極を配することによって行われている場
合、絶縁基体は一般にアルミナセラミックスから成り、
該アルミナセラミックスは誘電率が低い（誘電率９〜1
0）ことから多層電極間に形成される静電容量も極めて
小さいものとなり、その結果、半導体素子の電源電圧変
動に起因する誤動作を完全に防止することができないと
いう欠点を有していた。
ジにおいては容量素子の付加が容器を構成する絶縁基体
の内部に多層電極を配することによって行われている場
合、絶縁基体は一般にアルミナセラミックスから成り、
該アルミナセラミックスは誘電率が低い（誘電率９〜1
0）ことから多層電極間に形成される静電容量も極めて
小さいものとなり、その結果、半導体素子の電源電圧変
動に起因する誤動作を完全に防止することができないと
いう欠点を有していた。
尚、この欠点を解消するために多層電極の層数や電極
対向面積を増大させ、多層電極間に形成される静電容量
を大きくすることも考えられるが、電極の層数や面積を
増大させるとパッケージ自体の形状が大きく成り、内部
に半導体素子を収容し、半導体装置とすると該半導体装
置が極めて大型のものとなる欠点を誘発する。
対向面積を増大させ、多層電極間に形成される静電容量
を大きくすることも考えられるが、電極の層数や面積を
増大させるとパッケージ自体の形状が大きく成り、内部
に半導体素子を収容し、半導体装置とすると該半導体装
置が極めて大型のものとなる欠点を誘発する。
また絶縁基体の半導体素子を収容する凹部内にチタン
酸バリウム磁器から成る容量素子を取着することによっ
て半導体素子収納用パッケージに容量素子を付加した場
合、絶縁基体の半導体素子を収容する凹部がチタン酸バ
リウム磁器から成る容量素子を取着するために大きくな
り、その結果、上述と同様、製品としての半導体装置が
大型化してしまうという欠点を有する。
酸バリウム磁器から成る容量素子を取着することによっ
て半導体素子収納用パッケージに容量素子を付加した場
合、絶縁基体の半導体素子を収容する凹部がチタン酸バ
リウム磁器から成る容量素子を取着するために大きくな
り、その結果、上述と同様、製品としての半導体装置が
大型化してしまうという欠点を有する。
更に前記絶縁基体の外観形状をそのままとし、半導体
素子を収容する凹部のみの形状を容量素子が取着し得る
程度に大きくすることも考えられるが凹部の形状のみを
大きくすると絶縁基体と蓋体とを接合させ容器の内部を
気密封止する際、絶縁基体と蓋体との接合面積が狭くな
って容器の気密封止の信頼性が大きく低下するという欠
点を誘発してしまう。
素子を収容する凹部のみの形状を容量素子が取着し得る
程度に大きくすることも考えられるが凹部の形状のみを
大きくすると絶縁基体と蓋体とを接合させ容器の内部を
気密封止する際、絶縁基体と蓋体との接合面積が狭くな
って容器の気密封止の信頼性が大きく低下するという欠
点を誘発してしまう。
そこで上記欠点を解消するために絶縁基体上面にメタ
ライズ金属層を被着させておき、該メタライズ金属層上
に高誘電率のガラス部材を介して外部リード端子を固定
し、メタライズ金属層と外部リード端子との間に容量素
子を形成することによって半導体素子収納用パッケージ
に容量素子を付加することが考えられる。
ライズ金属層を被着させておき、該メタライズ金属層上
に高誘電率のガラス部材を介して外部リード端子を固定
し、メタライズ金属層と外部リード端子との間に容量素
子を形成することによって半導体素子収納用パッケージ
に容量素子を付加することが考えられる。
しかしながら、メタライズ金属層と外部リード端子と
の間に形成される容量素子はその静電容量値を半導体素
子に供給電源電圧変動の影響を与えないような大きな値
とするのにガラス部材の誘電率を大きくしなければなら
ず、ガラス部材の誘電率を大きくすると次の欠点が誘発
される。
の間に形成される容量素子はその静電容量値を半導体素
子に供給電源電圧変動の影響を与えないような大きな値
とするのにガラス部材の誘電率を大きくしなければなら
ず、ガラス部材の誘電率を大きくすると次の欠点が誘発
される。
即ち、隣接する外部リード端子の各々を伝播する電気
信号はその間に介在するガラス部材の誘電率が大きいと
互いに大きく影響し合って各電気信号にノイズを発生さ
せてしまい、そのノイズが電気信号とともに内部に収容
する半導体素子に伝播され、半導体素子に誤動作を起こ
させてしまうという欠点が誘発される。
信号はその間に介在するガラス部材の誘電率が大きいと
互いに大きく影響し合って各電気信号にノイズを発生さ
せてしまい、そのノイズが電気信号とともに内部に収容
する半導体素子に伝播され、半導体素子に誤動作を起こ
させてしまうという欠点が誘発される。
ージでは外部リード端子の電気信号の伝播速度が極め
て遅くなってパッケージ内部に信号の伝播速度が速い高
速駆動を行う半導体素子はその収容が不可となってしま
う。
て遅くなってパッケージ内部に信号の伝播速度が速い高
速駆動を行う半導体素子はその収容が不可となってしま
う。
（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的
は内部に高速駆動を行う半導体素子の収容を可能とし、
且つ収容する半導体素子を長期間にわたり誤動作するこ
となく安定に作動させることができる小型の半導体素子
収納用パッケージを提供することにある。
は内部に高速駆動を行う半導体素子の収容を可能とし、
且つ収容する半導体素子を長期間にわたり誤動作するこ
となく安定に作動させることができる小型の半導体素子
収納用パッケージを提供することにある。
（課題を解決するための手段） 本発明は半導体素子を収容するための凹部を有する絶
縁基体と蓋体とから成る半導体素子収納用パッケージに
おいて、前記絶縁基体はその上面にメタライズ金属層が
被着され、且つ該メタライズ金属層上に外部リード端子
が誘電率17.0以上の下ガラス材と誘電率14.0以下の上ガ
ラス材の二層構造を有するガラス部材を介して固定され
るとともに外部リード端子のうち半導体素子の電源電極
もしくは接地電極と接続される端子が前記メタライズ金
属層に電気的に接送していることを特徴とするものであ
る。
縁基体と蓋体とから成る半導体素子収納用パッケージに
おいて、前記絶縁基体はその上面にメタライズ金属層が
被着され、且つ該メタライズ金属層上に外部リード端子
が誘電率17.0以上の下ガラス材と誘電率14.0以下の上ガ
ラス材の二層構造を有するガラス部材を介して固定され
るとともに外部リード端子のうち半導体素子の電源電極
もしくは接地電極と接続される端子が前記メタライズ金
属層に電気的に接送していることを特徴とするものであ
る。
（実施例） 次に本発明を添付図面を示す実施例に基づき詳細に説
明する。
明する。
第１図は本発明の半導体素子収納用パッケージの一実
施例を示す断面図であり、１はアルミナセラミックス等
の電気絶縁材料より成る絶縁基体、２は同じく電気絶縁
材料より成る蓋体である。この絶縁基体１と蓋体２とに
より半導体素子３を収容するための容器が構成される。
施例を示す断面図であり、１はアルミナセラミックス等
の電気絶縁材料より成る絶縁基体、２は同じく電気絶縁
材料より成る蓋体である。この絶縁基体１と蓋体２とに
より半導体素子３を収容するための容器が構成される。
前記絶縁基体１及び蓋体２にはそれぞれの中央部に半
導体素子３を収容する空所を形成するための凹部が設け
てあり、絶縁基体１の凹部1a底面には半導体素子３が接
着材を介し取着固定される。
導体素子３を収容する空所を形成するための凹部が設け
てあり、絶縁基体１の凹部1a底面には半導体素子３が接
着材を介し取着固定される。
前記絶縁基体１及び蓋体２は従来周知のプレス成形法
を採用することによって形成され、例えば絶縁基体１及
び蓋体２がアルミナセラミックスから成る場合には第１
図に示すような絶縁基体１または蓋体２に対応した形状
を有するプレス型内にアルミナセラミックスの粉末を充
填させるとともに一定圧力を印加して成形し、しかる
後、成形品を約1500℃の温度で焼成することによって製
作される。
を採用することによって形成され、例えば絶縁基体１及
び蓋体２がアルミナセラミックスから成る場合には第１
図に示すような絶縁基体１または蓋体２に対応した形状
を有するプレス型内にアルミナセラミックスの粉末を充
填させるとともに一定圧力を印加して成形し、しかる
後、成形品を約1500℃の温度で焼成することによって製
作される。
また、前記絶縁基体１はその上面にメタライズ金属層
４が被着されており、更にメタライズ金属層４の上部に
は外部リード端子５が上ガラス材6aと下ガラス材6bとの
二層構造を有するガラス部材６を介して固定され、メタ
ライズ金属層４と外部リード端子５との間にガラス部材
６を誘電体材料とした容量素子Ａが形成されている。こ
の容量素子Ａは半導体素子３の電源電極と接地電極の間
に接続され、半導体素子３に供給電源電圧の変動に起因
した悪影響が及ぼさないように作用する。
４が被着されており、更にメタライズ金属層４の上部に
は外部リード端子５が上ガラス材6aと下ガラス材6bとの
二層構造を有するガラス部材６を介して固定され、メタ
ライズ金属層４と外部リード端子５との間にガラス部材
６を誘電体材料とした容量素子Ａが形成されている。こ
の容量素子Ａは半導体素子３の電源電極と接地電極の間
に接続され、半導体素子３に供給電源電圧の変動に起因
した悪影響が及ぼさないように作用する。
前記絶縁基体１の上面に被着されるメタライズ金属層
４は金（Au）、銀−白金（Ag−Pt）、銀−パラ４ウム
（Ag−Pd）等の金属材料から成り、金粉末等に適当な有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１の上面に従来周知のスクリーン印刷法を採用するこ
とによって印刷塗布し、しかる後、これを約450℃の温
度で焼成し、金粉末等を絶縁基体１の上面に焼き付ける
ことによって被着される。
４は金（Au）、銀−白金（Ag−Pt）、銀−パラ４ウム
（Ag−Pd）等の金属材料から成り、金粉末等に適当な有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１の上面に従来周知のスクリーン印刷法を採用するこ
とによって印刷塗布し、しかる後、これを約450℃の温
度で焼成し、金粉末等を絶縁基体１の上面に焼き付ける
ことによって被着される。
前記メタライズ金属層４は半導体素子３に供給される
電源電圧の変動を平滑化して半導体素子３の誤動作を有
効に防止する容量素子Ａの一方の電極として作用し、該
メタライズ金属層４には半導体素子３の電源電極、或い
は接地電極が電気的に接続される。
電源電圧の変動を平滑化して半導体素子３の誤動作を有
効に防止する容量素子Ａの一方の電極として作用し、該
メタライズ金属層４には半導体素子３の電源電極、或い
は接地電極が電気的に接続される。
前記メタライズ金属層４が被着された絶縁基体１の上
部にはまた外部リード端子５がガラス部材６を介して固
定されており、該ガラス部材６は絶縁基体１上に外部リ
ード端子５を固定するとともに容量素子Ａの誘電体材料
として作用する。
部にはまた外部リード端子５がガラス部材６を介して固
定されており、該ガラス部材６は絶縁基体１上に外部リ
ード端子５を固定するとともに容量素子Ａの誘電体材料
として作用する。
前記ガラス部材６は下ガラス材6aと上ガラス材6bとか
ら成る二層構造を有しており、下ガラス材6aは誘電率が
17.0以上（室温1MHz）のガラス材料で、また上ガラス材
6bは誘電率が14.0以下（室温1MHz）のガラス材料で形成
されている。
ら成る二層構造を有しており、下ガラス材6aは誘電率が
17.0以上（室温1MHz）のガラス材料で、また上ガラス材
6bは誘電率が14.0以下（室温1MHz）のガラス材料で形成
されている。
前記ガラス部材６を構成する下ガラス材6aは例えば、
酸化鉛60.0乃至90.0重量％、酸化ホウ素5.0乃至15.0重
量％に、フィラーとしてのペロブスカイト型のチタン酸
塩を5.0乃至50.0重量％含有させたガラスから成り、該
各ガラス原料粉末に適当な有機溶剤、溶媒を添加混合し
て得たガラスペーストを絶縁基体１の上面に従来周知の
スクリーン印刷法により印刷塗布し、しかる後、これを
約500℃の温度で焼き付けることによって絶縁基体１の
上面に被着される。
酸化鉛60.0乃至90.0重量％、酸化ホウ素5.0乃至15.0重
量％に、フィラーとしてのペロブスカイト型のチタン酸
塩を5.0乃至50.0重量％含有させたガラスから成り、該
各ガラス原料粉末に適当な有機溶剤、溶媒を添加混合し
て得たガラスペーストを絶縁基体１の上面に従来周知の
スクリーン印刷法により印刷塗布し、しかる後、これを
約500℃の温度で焼き付けることによって絶縁基体１の
上面に被着される。
前記下ガラス材6aはその誘電率が17.0以上と高いこと
からメタライズ金属層４と外部リード端子６との間に形
成される容量素子Ａの静電容量値が極めて大きな値とな
り、その結果、容量素子Ａによって供給電源電圧の変動
に起因する半導体素子への悪影響を有効に防止すること
ができ、内部に収容する半導体素子を誤動作させること
なく安定に作動させることができる。
からメタライズ金属層４と外部リード端子６との間に形
成される容量素子Ａの静電容量値が極めて大きな値とな
り、その結果、容量素子Ａによって供給電源電圧の変動
に起因する半導体素子への悪影響を有効に防止すること
ができ、内部に収容する半導体素子を誤動作させること
なく安定に作動させることができる。
尚、前記下ガラス材6aはその誘電率が17.0未満である
とメタライズ金属層４と外部リード端子５との間に形成
される容量素子Ａの静電容量値がガラス部材6aの厚みを
薄くしない限り所望する大きな値とならず、ガラス部材
6aの厚みを薄くすると外部リード端子５の絶縁基体１上
での固定強度が大幅に低下してしまう。従って、前記ガ
ラス部材6aはその誘電率が17.0（室温1MHz）以上に特定
される。
とメタライズ金属層４と外部リード端子５との間に形成
される容量素子Ａの静電容量値がガラス部材6aの厚みを
薄くしない限り所望する大きな値とならず、ガラス部材
6aの厚みを薄くすると外部リード端子５の絶縁基体１上
での固定強度が大幅に低下してしまう。従って、前記ガ
ラス部材6aはその誘電率が17.0（室温1MHz）以上に特定
される。
また前記下ガラス材6aはその厚みが0.05mm未満である
と絶縁基体１に外部リード端子５を強固に固定できなく
なる危険性があり、また0.5mmを越えると外部リード端
子５とメタライズ金属層４との間に形成される容量素子
Ａの静電容量値が小さな値となって半導体素子３への電
源電圧変動の影響を有効に防止できなくなる危険性があ
る。従って、前記ガラス部材6aはその厚みを0.05乃至0.
5mmの範囲としておくことが好ましい。
と絶縁基体１に外部リード端子５を強固に固定できなく
なる危険性があり、また0.5mmを越えると外部リード端
子５とメタライズ金属層４との間に形成される容量素子
Ａの静電容量値が小さな値となって半導体素子３への電
源電圧変動の影響を有効に防止できなくなる危険性があ
る。従って、前記ガラス部材6aはその厚みを0.05乃至0.
5mmの範囲としておくことが好ましい。
更に前記ガラス材６を構成する上ガラス材6bは例え
ば、酸化鉛50.0乃至80.0重量％、酸化ホウ素5.0乃至15.
0重量％、酸化亜鉛15.0重量％以下、酸化ケイ素10.0重
量％以下、酸化アルミニウム10.0重量％以下を含むガラ
スから成り、該各ガラス原料粉末に適当な有機溶剤、溶
媒を添加混合して得たガラスペーストを下ガラス材6aの
上面に従来周知のスクリーン印刷法により印刷塗布し、
しかる後、これを約400℃の温度で焼き付けることによ
って下ガラス材6aの上面に被着される。
ば、酸化鉛50.0乃至80.0重量％、酸化ホウ素5.0乃至15.
0重量％、酸化亜鉛15.0重量％以下、酸化ケイ素10.0重
量％以下、酸化アルミニウム10.0重量％以下を含むガラ
スから成り、該各ガラス原料粉末に適当な有機溶剤、溶
媒を添加混合して得たガラスペーストを下ガラス材6aの
上面に従来周知のスクリーン印刷法により印刷塗布し、
しかる後、これを約400℃の温度で焼き付けることによ
って下ガラス材6aの上面に被着される。
前記上ガラス材6bはその誘電率が14.0以下と低いこと
から該上ガラス材6bに固定される外部リード端子５の信
号伝播速度を極めて速いものとなすことができ、その結
果、パッケージ内部に信号の伝播速度が速い高速駆動を
行う半導体素子を収容することも可能となる。
から該上ガラス材6bに固定される外部リード端子５の信
号伝播速度を極めて速いものとなすことができ、その結
果、パッケージ内部に信号の伝播速度が速い高速駆動を
行う半導体素子を収容することも可能となる。
尚、前記ガラス部材6bはその厚みが0.05mm未満である
と下ガラス材6aが外部リード端子５に影響を与え、外部
リード端子５を伝わる信号の伝播速度を遅いものとなす
傾向にある。従って、上ガラス材6bはその厚みを0.05mm
以上としておくことが好ましい。
と下ガラス材6aが外部リード端子５に影響を与え、外部
リード端子５を伝わる信号の伝播速度を遅いものとなす
傾向にある。従って、上ガラス材6bはその厚みを0.05mm
以上としておくことが好ましい。
また前記ガラス部材６を介して絶縁基体１の上部に固
定される外部リード端子５は例えば、コバール金属（Fe
−Ni−Co合金）や42Alloy（Fe−Ni合金）等の金属から
成り、該コバール金属等のインゴット（魂）を従来周知
の圧延加工法及び打ち抜き加工法を採用することによっ
て所定の板状に形成される。
定される外部リード端子５は例えば、コバール金属（Fe
−Ni−Co合金）や42Alloy（Fe−Ni合金）等の金属から
成り、該コバール金属等のインゴット（魂）を従来周知
の圧延加工法及び打ち抜き加工法を採用することによっ
て所定の板状に形成される。
前記外部リード端子５は内部に収容する半導体素子３
の信号電極、電源電極及び接地電極を外部電気回路に接
続する作用を為し、その一端には半導体素子３の各電極
がボンディングワイヤ７を介して接続され、外部リード
端子５を外部電気回路に接続することによって半導体素
子３は外部電気回路と接続されることとなる。
の信号電極、電源電極及び接地電極を外部電気回路に接
続する作用を為し、その一端には半導体素子３の各電極
がボンディングワイヤ７を介して接続され、外部リード
端子５を外部電気回路に接続することによって半導体素
子３は外部電気回路と接続されることとなる。
尚、前記外部リード端子５はその外表面にニッケル、
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキにより2.0乃至20.0μｍの厚みに層着させておくと
外部リード端子５の酸化腐食を有効に防止するとともに
外部リード端子５と外部電気回路との電気的接送を良好
となすことができる。そのため外部リード端子５はその
外表面にニッケル、金等をメッキにより2.0乃至20.0μ
ｍの厚みに層着させておくことが好ましい。
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキにより2.0乃至20.0μｍの厚みに層着させておくと
外部リード端子５の酸化腐食を有効に防止するとともに
外部リード端子５と外部電気回路との電気的接送を良好
となすことができる。そのため外部リード端子５はその
外表面にニッケル、金等をメッキにより2.0乃至20.0μ
ｍの厚みに層着させておくことが好ましい。
前記外部リード端子５は該外部リード端子５に直接接
触する上ガラス材6bの誘電率が14.0以下と低いことから
隣接する外部リード端子５の各々を伝わる電気信号は互
いに大きく影響し合って各電気信号にノイズを発生させ
ることはなく、該ノイズによって内部に収容する半導体
素子に誤動作を起こさせることもない。
触する上ガラス材6bの誘電率が14.0以下と低いことから
隣接する外部リード端子５の各々を伝わる電気信号は互
いに大きく影響し合って各電気信号にノイズを発生させ
ることはなく、該ノイズによって内部に収容する半導体
素子に誤動作を起こさせることもない。
また前記外部リード端子５は半導体素子３に供給され
る電源電圧の変動を平滑化して半導体素子３の誤動作を
有効に防止する容量素子Ａの一方の電極としても作用
し、該外部リード端子５のうち半導体素子３の電極電源
あるいは接地電極が接続される端子5aはボンディングワ
イヤ7aを介して絶縁基体１の上面に被着させたメタライ
ズ金属層４に電気的に接続され、これによって外部リー
ド端子５とメタライズ金属層４との間に形成される容量
素子Ａは半導体素子３の電源電極と接地電極の間に電気
的に接続されることとなる。
る電源電圧の変動を平滑化して半導体素子３の誤動作を
有効に防止する容量素子Ａの一方の電極としても作用
し、該外部リード端子５のうち半導体素子３の電極電源
あるいは接地電極が接続される端子5aはボンディングワ
イヤ7aを介して絶縁基体１の上面に被着させたメタライ
ズ金属層４に電気的に接続され、これによって外部リー
ド端子５とメタライズ金属層４との間に形成される容量
素子Ａは半導体素子３の電源電極と接地電極の間に電気
的に接続されることとなる。
前記半導体素子３の電源電極と接地電極との間に接続
される容量素子Ａは、メタライズ金属層４を被着させた
絶縁基体１の上部に外部リード端子５を高誘電率の下ガ
ラス材6aを含むガラス部材６を介し固定することによっ
て形成されることから絶縁基体１の半導体素子３を取着
する凹部1aの大きさを容量素子Ａを取着するために特別
大きくする必要は一切ない。そのため後述する絶縁基体
１と蓋体２とを接合させ容器を気密封止することによっ
て半導体装置となす際、絶縁基体１と蓋体２とはその外
観形状を大きくすることなく両者の接合面積を広くなす
ことができ、その結果、容器の気密封止の信頼性を高い
ものとして、且つ半導体装置の形状も小型となすことが
できる。
される容量素子Ａは、メタライズ金属層４を被着させた
絶縁基体１の上部に外部リード端子５を高誘電率の下ガ
ラス材6aを含むガラス部材６を介し固定することによっ
て形成されることから絶縁基体１の半導体素子３を取着
する凹部1aの大きさを容量素子Ａを取着するために特別
大きくする必要は一切ない。そのため後述する絶縁基体
１と蓋体２とを接合させ容器を気密封止することによっ
て半導体装置となす際、絶縁基体１と蓋体２とはその外
観形状を大きくすることなく両者の接合面積を広くなす
ことができ、その結果、容器の気密封止の信頼性を高い
ものとして、且つ半導体装置の形状も小型となすことが
できる。
また前記半導体素子３の電源電極と接地電極との間に
接続される容量素子Ａはその静電容量値が大きいため供
給電源電圧の変動に起因する半導体素子３への影響を有
効に防止することもでき、これによって半導体素子３は
供給電源電圧の変動に左右されることなく安定に作動す
ることが可能となる。
接続される容量素子Ａはその静電容量値が大きいため供
給電源電圧の変動に起因する半導体素子３への影響を有
効に防止することもでき、これによって半導体素子３は
供給電源電圧の変動に左右されることなく安定に作動す
ることが可能となる。
前記外部リード端子５が固定された絶縁基体１はまた
その上面に蓋体２がガラス材6cを介して接合され、これ
によって絶縁基体１と蓋体２とから成る容器内部に半導
体素子３が気密に封止される。
その上面に蓋体２がガラス材6cを介して接合され、これ
によって絶縁基体１と蓋体２とから成る容器内部に半導
体素子３が気密に封止される。
前記蓋体２を絶縁基体１に接合させるガラス材6cは低
融点のガラス材料から成り、該ガラス材6cは予め蓋体２
の下面に被着されている。
融点のガラス材料から成り、該ガラス材6cは予め蓋体２
の下面に被着されている。
尚、前記ガラス材6cは酸化鉛50.0乃至80.0重量％、酸
化ホウ素5.0乃至15.0重量％、酸化亜鉛15.0重量％以
下、酸化ケイ素10.0重量％以下、酸化アルミニウム10.0
重量％以下を含むガラスから成り、該各ガラス原料粉末
に適当な有機溶剤、溶媒を添加混合して得たガラスペー
ストを蓋体２の下面に従来周知のスクリーン印刷法によ
り印刷塗布するとともにこれを約400℃の温度で焼成す
ることによって蓋体２下面に被着される。
化ホウ素5.0乃至15.0重量％、酸化亜鉛15.0重量％以
下、酸化ケイ素10.0重量％以下、酸化アルミニウム10.0
重量％以下を含むガラスから成り、該各ガラス原料粉末
に適当な有機溶剤、溶媒を添加混合して得たガラスペー
ストを蓋体２の下面に従来周知のスクリーン印刷法によ
り印刷塗布するとともにこれを約400℃の温度で焼成す
ることによって蓋体２下面に被着される。
かくしてこの半導体素子収納用パッケージによれば絶
縁基体１の凹部1a底面に半導体素子３を取着するととも
に該半導体素子３の各電極をボンディングワイヤ７によ
り外部リード端子４に接続させるとともに半導体素子３
の電源電極、或いは接地電極が接続される外部リード端
子5aをボンディングワイヤ7aを介して絶縁基体１の上面
に被着させたメタライズ金属層４に接続させ、しかる
後、絶縁基体１と蓋体２とを蓋体２の下面に予め被着さ
せておいたガラス材6cを加熱溶融させ、接合させること
によって内部に半導体素子３を気密封止し、これによっ
て最終製品としての半導体装置が完成する。
縁基体１の凹部1a底面に半導体素子３を取着するととも
に該半導体素子３の各電極をボンディングワイヤ７によ
り外部リード端子４に接続させるとともに半導体素子３
の電源電極、或いは接地電極が接続される外部リード端
子5aをボンディングワイヤ7aを介して絶縁基体１の上面
に被着させたメタライズ金属層４に接続させ、しかる
後、絶縁基体１と蓋体２とを蓋体２の下面に予め被着さ
せておいたガラス材6cを加熱溶融させ、接合させること
によって内部に半導体素子３を気密封止し、これによっ
て最終製品としての半導体装置が完成する。
（発明の効果） 以上の通り、本発明の半導体素子収納用パッケージに
よれば、絶縁基体の上面にメタライズ金属層を被着し、
更にその上部に外部リード端子を誘電率が17.0以上の下
ガラス材と誘電率が14.0以下の上ガラス材との二層構造
を有するガラス部材を介して固定するとともに該外部リ
ード端子のうち半導体素子の電源電極もしくは接地電極
が接続される端子を前記メタライズ金属層に電気的に接
続したことからメタライズ金属層と外部リード端子との
間に大きな静電容量を有した容量素子を形成することが
でき、その結果、前記容量素子によって供給電源電圧の
変動に起因する半導体素子への悪影響を有効に防止し、
半導体素子を長期間にわたり正常に、且つ安定に作動さ
せることが可能となる。
よれば、絶縁基体の上面にメタライズ金属層を被着し、
更にその上部に外部リード端子を誘電率が17.0以上の下
ガラス材と誘電率が14.0以下の上ガラス材との二層構造
を有するガラス部材を介して固定するとともに該外部リ
ード端子のうち半導体素子の電源電極もしくは接地電極
が接続される端子を前記メタライズ金属層に電気的に接
続したことからメタライズ金属層と外部リード端子との
間に大きな静電容量を有した容量素子を形成することが
でき、その結果、前記容量素子によって供給電源電圧の
変動に起因する半導体素子への悪影響を有効に防止し、
半導体素子を長期間にわたり正常に、且つ安定に作動さ
せることが可能となる。
また外部リード端子に接するガラス材の誘電率が低い
ことから隣接する外部リード端子の各々を伝播する電気
信号は互いに大きく影響し合ってノイズを発生すること
はなく、該ノイズによって内部に収容する半導体素子に
誤動作を起こさせることもない。
ことから隣接する外部リード端子の各々を伝播する電気
信号は互いに大きく影響し合ってノイズを発生すること
はなく、該ノイズによって内部に収容する半導体素子に
誤動作を起こさせることもない。
更に前記容量素子はメタライズ金属層を被着させた絶
縁基体の上部に外部リード端子を誘電率が17.0以上のガ
ラス部材を介し固定することによって形成されることか
ら絶縁基体の半導体素子を取着する凹部の大きさを容量
素子を取着するために特別大きくする必要は一切ない。
そのため絶縁基体と蓋体とを接合させ容器を気密封止す
ることによって半導体装置となす際、絶縁基体と蓋体と
はその外観形状を大きくすることなく両者の接合面積を
広くなすことができ、その結果、容器の気密封止の信頼
性を高いものとして、且つ半導体装置も小型となすこと
ができる。
縁基体の上部に外部リード端子を誘電率が17.0以上のガ
ラス部材を介し固定することによって形成されることか
ら絶縁基体の半導体素子を取着する凹部の大きさを容量
素子を取着するために特別大きくする必要は一切ない。
そのため絶縁基体と蓋体とを接合させ容器を気密封止す
ることによって半導体装置となす際、絶縁基体と蓋体と
はその外観形状を大きくすることなく両者の接合面積を
広くなすことができ、その結果、容器の気密封止の信頼
性を高いものとして、且つ半導体装置も小型となすこと
ができる。
第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 １……絶縁基体、２……蓋体 ４……メタライズ金属層 ５……外部リード端子 ６……ガラス部材 6a……下ガラス材 6b……上ガラス材
例を示す断面図である。 １……絶縁基体、２……蓋体 ４……メタライズ金属層 ５……外部リード端子 ６……ガラス部材 6a……下ガラス材 6b……上ガラス材
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/10 H01L 23/50
Claims (1)
- 【請求項１】半導体素子を収容するための凹部を有する
絶縁基体と蓋体とから成る半導体素子収納用パッケージ
において、前記絶縁基体はその上面にメタライズ金属層
が被着され、且つ該メタライズ金属層上に外部リード端
子が誘電率17.0以上の下ガラス材と誘電率14.0以下の上
ガラス材の二層構造を有するガラス部材を介して固定さ
れるとともに外部リード端子のうち半導体素子の電源電
極もしくは接地電極と接続される端子が前記メタライズ
金属層に電気的に接続していることを特徴とする半導体
素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332822A JP2808043B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332822A JP2808043B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196565A JPH04196565A (ja) | 1992-07-16 |
| JP2808043B2 true JP2808043B2 (ja) | 1998-10-08 |
Family
ID=18259191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2332822A Expired - Fee Related JP2808043B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808043B2 (ja) |
-
1990
- 1990-11-28 JP JP2332822A patent/JP2808043B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196565A (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11233660A (ja) | 電子部品収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838589B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808044B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JPH04199851A (ja) | 半導体素子収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP2577088Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH04199852A (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3207075B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05152489A (ja) | 半導体素子収納用パツケージ | |
| JPH0637196A (ja) | 半導体素子収納用パッケージ | |
| JPH0758231A (ja) | 集積回路収納容器本体 | |
| JPH11233659A (ja) | 電子部品収納用パッケージ | |
| JPH11233661A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |