JP2777016B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2777016B2 JP2777016B2 JP4160586A JP16058692A JP2777016B2 JP 2777016 B2 JP2777016 B2 JP 2777016B2 JP 4160586 A JP4160586 A JP 4160586A JP 16058692 A JP16058692 A JP 16058692A JP 2777016 B2 JP2777016 B2 JP 2777016B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- capacitive element
- package
- semiconductor element
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Ceramic Capacitors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を収容する
ための半導体素子収納用パッケージの改良に関するもの
である。
ための半導体素子収納用パッケージの改良に関するもの
である。
【０００２】
【従来技術及びその課題】従来、半導体素子を収容する
ための半導体素子収納用パッケージとして、電源ノイズ
を除去するための容量素子を備えたものが使用されてい
る。この従来の半導体素子収納用パッケージは図２に示
すように、主に絶縁基体２１と容量素子２２と蓋体２３
とから構成されている。
ための半導体素子収納用パッケージとして、電源ノイズ
を除去するための容量素子を備えたものが使用されてい
る。この従来の半導体素子収納用パッケージは図２に示
すように、主に絶縁基体２１と容量素子２２と蓋体２３
とから構成されている。
【０００３】前記絶縁基体２１は、アルミナセラミック
ス等の電気絶縁材料から成り、その上面略中央部に半導
体素子を収容する空所を形成するための凹部２１Ａが形
成されており、更に該凹部２１Ａ周辺部より上面外周部
に導出する複数のメタライズ配線層２４及び凹部２１Ａ
底面に被着され、且つ前記メタライズ配線層２４の一部
に電気的に接続された容量素子接続用パッド２５が形成
されている。
ス等の電気絶縁材料から成り、その上面略中央部に半導
体素子を収容する空所を形成するための凹部２１Ａが形
成されており、更に該凹部２１Ａ周辺部より上面外周部
に導出する複数のメタライズ配線層２４及び凹部２１Ａ
底面に被着され、且つ前記メタライズ配線層２４の一部
に電気的に接続された容量素子接続用パッド２５が形成
されている。
【０００４】また容量素子２２は例えば、チタン酸バリ
ウム磁器を誘電体とする平板コンデンサーであり、その
上下面に上部電極２２ａ、下部２２ｂを有しており、銀
ロウ等の高融点ロウ材２６を介して絶縁基体２１の凹部
２１Ａ底面に取着されている。そしてこれにより容量素
子２２の下部電極２２ｂが絶縁基体２１の容量素子接続
用パッド２５に電気的に接続される。
ウム磁器を誘電体とする平板コンデンサーであり、その
上下面に上部電極２２ａ、下部２２ｂを有しており、銀
ロウ等の高融点ロウ材２６を介して絶縁基体２１の凹部
２１Ａ底面に取着されている。そしてこれにより容量素
子２２の下部電極２２ｂが絶縁基体２１の容量素子接続
用パッド２５に電気的に接続される。
【０００５】前記容量素子２２の上面にはまた半導体素
子２７がガラス、樹脂、半田等の接着剤を介して取着固
定され、該半導体素子２７の各電極はボンディングワイ
ヤー２８を介してメタライズ配線層２４に電気的に接続
される。
子２７がガラス、樹脂、半田等の接着剤を介して取着固
定され、該半導体素子２７の各電極はボンディングワイ
ヤー２８を介してメタライズ配線層２４に電気的に接続
される。
【０００６】尚、前記ボンディングワイヤー２８はその
一部が容量素子２２の上部電極２２ａに接続されてお
り、容量素子２２はボンディングワイヤー２８を介して
半導体素子２２に並列に接続される。
一部が容量素子２２の上部電極２２ａに接続されてお
り、容量素子２２はボンディングワイヤー２８を介して
半導体素子２２に並列に接続される。
【０００７】しかしながら、この従来の半導体素子収納
用パッケージでは、絶縁基体を構成するアルミナセラミ
ックスと容量素子を構成するチタン酸バリウム磁器の各
々の熱膨張係数が約６．５×１０-6／℃及び約１１．０
×１０-6／℃であり大きく相違することから絶縁基体の
凹部底面に容量素子を取着する際、或いは内部に収容し
た半導体素子を作動させた際等において絶縁基体及び容
量素子に熱が印加されると容量素子は絶縁基体に比して
大きく膨張し、その結果、絶縁基体と容量素子との間に
熱膨張量の相違に起因する応力が発生し、該応力によっ
て、容量素子が絶縁基体より剥離したり、容量素子にク
ラックや欠け、割れ等が発生したりするという欠点を有
していた。
用パッケージでは、絶縁基体を構成するアルミナセラミ
ックスと容量素子を構成するチタン酸バリウム磁器の各
々の熱膨張係数が約６．５×１０-6／℃及び約１１．０
×１０-6／℃であり大きく相違することから絶縁基体の
凹部底面に容量素子を取着する際、或いは内部に収容し
た半導体素子を作動させた際等において絶縁基体及び容
量素子に熱が印加されると容量素子は絶縁基体に比して
大きく膨張し、その結果、絶縁基体と容量素子との間に
熱膨張量の相違に起因する応力が発生し、該応力によっ
て、容量素子が絶縁基体より剥離したり、容量素子にク
ラックや欠け、割れ等が発生したりするという欠点を有
していた。
【０００８】そこで、本発明者等は、絶縁基体に取着さ
れる容量素子として熱膨張係数が約６．５×１０-6／℃
と絶縁基体を構成するアルミナセラミックスの熱膨張係
数に実質的に同一のタンタル（Ｔａ）を基体とし、該基
体の表面に酸化タンタルから成る誘電体層を陽極酸化法
により形成した容量素子を用いることを検討した。
れる容量素子として熱膨張係数が約６．５×１０-6／℃
と絶縁基体を構成するアルミナセラミックスの熱膨張係
数に実質的に同一のタンタル（Ｔａ）を基体とし、該基
体の表面に酸化タンタルから成る誘電体層を陽極酸化法
により形成した容量素子を用いることを検討した。
【０００９】しかしながら、前記タンタルを基体とし、
その表面に酸化タンタルから成る誘電体層を陽極酸化法
により形成した容量素子は、該容量素子を銀ロウ等の高
融点ロウ材を介して絶縁基体の凹部底面に取着固定する
際、取着固定時の熱によって誘電体層中の酸素が基体中
に拡散していき、容量素子の絶縁抵抗が低下するという
欠点を招来した。
その表面に酸化タンタルから成る誘電体層を陽極酸化法
により形成した容量素子は、該容量素子を銀ロウ等の高
融点ロウ材を介して絶縁基体の凹部底面に取着固定する
際、取着固定時の熱によって誘電体層中の酸素が基体中
に拡散していき、容量素子の絶縁抵抗が低下するという
欠点を招来した。
【００１０】
【発明の目的】本発明は、上記諸欠点に鑑み案出された
もので、その目的は容量素子が絶縁基体より剥離した
り、容量素子に欠けやクラック、割れ等が発生すること
が皆無で且つ容量素子の絶縁特性が低下することのない
容量素子を内蔵した半導体素子収納用パッケージを提供
することにある。
もので、その目的は容量素子が絶縁基体より剥離した
り、容量素子に欠けやクラック、割れ等が発生すること
が皆無で且つ容量素子の絶縁特性が低下することのない
容量素子を内蔵した半導体素子収納用パッケージを提供
することにある。
【００１１】
【課題を解決するための手段】本発明は、半導体素子を
収容するための凹部を有する絶縁基体と蓋体とから成る
半導体素子収納用パッケージにおいて、前記絶縁基体の
凹部底面に、タンタルを基体とし、その表面に酸化タン
タルから成る誘電体層を陽極酸化法により形成した容量
素子を、融点が４００℃以下のロウ材又は導電性樹脂で
取着固定したことを特徴とするものである。
収容するための凹部を有する絶縁基体と蓋体とから成る
半導体素子収納用パッケージにおいて、前記絶縁基体の
凹部底面に、タンタルを基体とし、その表面に酸化タン
タルから成る誘電体層を陽極酸化法により形成した容量
素子を、融点が４００℃以下のロウ材又は導電性樹脂で
取着固定したことを特徴とするものである。
【００１２】
【作用】本発明の半導体素子収納用パッケージでは、容
量素子を構成するタンタルの熱膨張係数が約６．５×１
０-6/ ℃であり、絶縁基体を構成するアルミナセラミッ
クスの熱膨張係数と実質的に一致するので両者間に熱膨
張係数の差に起因する応力は殆ど発生しない。また、容
量素子は融点が４００℃以下の低融点ロウ材又は導電性
樹脂で絶縁基体に取着されているので容量素子を絶縁基
体に取着する際、約４００℃以下の低温で取着固定する
ことが可能であり、そのため容量素子に大きな熱ストレ
スが印加されることはない。
量素子を構成するタンタルの熱膨張係数が約６．５×１
０-6/ ℃であり、絶縁基体を構成するアルミナセラミッ
クスの熱膨張係数と実質的に一致するので両者間に熱膨
張係数の差に起因する応力は殆ど発生しない。また、容
量素子は融点が４００℃以下の低融点ロウ材又は導電性
樹脂で絶縁基体に取着されているので容量素子を絶縁基
体に取着する際、約４００℃以下の低温で取着固定する
ことが可能であり、そのため容量素子に大きな熱ストレ
スが印加されることはない。
【００１３】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し。１は絶縁基体、２は容量素子、３は蓋体で
ある。この絶縁基体１と蓋体３とで半導体素子５を収容
する容器４を構成する。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し。１は絶縁基体、２は容量素子、３は蓋体で
ある。この絶縁基体１と蓋体３とで半導体素子５を収容
する容器４を構成する。
【００１４】前記絶縁基体１は酸化アルミニウム質焼結
体等の電気絶縁材料から成り、上面略中央部に半導体素
子を収容する空所を形成するための凹部１Ａを有してお
り、該凹部１Ａ底面には容量素子２及び半導体素子５が
取着固定される。
体等の電気絶縁材料から成り、上面略中央部に半導体素
子を収容する空所を形成するための凹部１Ａを有してお
り、該凹部１Ａ底面には容量素子２及び半導体素子５が
取着固定される。
【００１５】前記絶縁基体１にはその凹部１Ａ周辺から
上面外周部に導出するタングステン、モリブデン等の高
融点金属から成る複数のメタライズ配線層６が形成され
ており、該メタライズ配線層６の凹部１Ａ周辺には半導
体素子５の各電極がボンディングワイヤー８を介して電
気的に接続され、またメタライズ配線層６の絶縁基体１
上面外周部に導出する部位には外部電気回路と接続され
る外部リード端子７が銀ロウ等のロウ材を介して取着さ
れる。
上面外周部に導出するタングステン、モリブデン等の高
融点金属から成る複数のメタライズ配線層６が形成され
ており、該メタライズ配線層６の凹部１Ａ周辺には半導
体素子５の各電極がボンディングワイヤー８を介して電
気的に接続され、またメタライズ配線層６の絶縁基体１
上面外周部に導出する部位には外部電気回路と接続され
る外部リード端子７が銀ロウ等のロウ材を介して取着さ
れる。
【００１６】また前記絶縁基体１にはメタライズ配線層
６の一部と電気的に接続され、絶縁基体１の凹部１Ａ底
面に露出するタングステン、モリブデン等の高融点金属
粉末から成る容量素子接続用パッド９ａ、９ｂが被着形
成されている。
６の一部と電気的に接続され、絶縁基体１の凹部１Ａ底
面に露出するタングステン、モリブデン等の高融点金属
粉末から成る容量素子接続用パッド９ａ、９ｂが被着形
成されている。
【００１７】前記容量素子接続用パッド９ａは絶縁基体
１の凹部１Ａ底面外周部に枠状に形成されており、また
他方容量素子接続用パッド９ｂは容量素子接続用パッド
９ａから電気的に独立した状態で絶縁基体１の凹部底面
１Ａの中央部に矩形状に形成されている。この容量素子
接続用パッド９ａ、９ｂには容量素子２の電極が電気的
に接続される。
１の凹部１Ａ底面外周部に枠状に形成されており、また
他方容量素子接続用パッド９ｂは容量素子接続用パッド
９ａから電気的に独立した状態で絶縁基体１の凹部底面
１Ａの中央部に矩形状に形成されている。この容量素子
接続用パッド９ａ、９ｂには容量素子２の電極が電気的
に接続される。
【００１８】尚、前記メタライズ配線層６及び容量素子
接続用パッド９ａ、９ｂはその露出する表面にニッケ
ル、金等の耐蝕性に優れ、且つ良導電性の金属をメッキ
法により１．０乃至２０．０μｍの厚みに層着させてお
くと、メタライズ配線層６及び容量素子接続用パッド９
ａ、９ｂが酸化腐食するのを有効に防止することができ
るとともにメタライズ配線層６と外部リード端子７との
接続及びメタライズ配線層６とボンディングワイヤー８
との接続並びに容量素子接続用パッド９ａ、９ｂと容量
素子２との接続が極めて強固なものとなる。従って、前
記メタライズ配線層６及び容量素子接続用パッド９ａ、
９ｂはその露出表面にニッケル、金等の耐蝕性に優れ、
且つ良導電性の金属をメッキ法により１．０乃至２０．
０μｍの厚みに層着させておくことが好ましい。
接続用パッド９ａ、９ｂはその露出する表面にニッケ
ル、金等の耐蝕性に優れ、且つ良導電性の金属をメッキ
法により１．０乃至２０．０μｍの厚みに層着させてお
くと、メタライズ配線層６及び容量素子接続用パッド９
ａ、９ｂが酸化腐食するのを有効に防止することができ
るとともにメタライズ配線層６と外部リード端子７との
接続及びメタライズ配線層６とボンディングワイヤー８
との接続並びに容量素子接続用パッド９ａ、９ｂと容量
素子２との接続が極めて強固なものとなる。従って、前
記メタライズ配線層６及び容量素子接続用パッド９ａ、
９ｂはその露出表面にニッケル、金等の耐蝕性に優れ、
且つ良導電性の金属をメッキ法により１．０乃至２０．
０μｍの厚みに層着させておくことが好ましい。
【００１９】また、前記メタライズ配線層６及び容量素
子接続用パッド９ａ、９ｂを有する絶縁基体１は例えば
酸化アルミニウム質焼結体から成る場合、アルミナ（Al
2O3 ）、シリカ（SiO 2 ) 、カルシア（CaO)、マグネ
シア（MgO)等の原料粉末に適当なバインダー、溶剤を添
加混合して泥漿状となすとともにこれを従来周知のドク
ターブレード法やカレンダーロール法等を採用すること
によって複数のセラミックグリーンシート（セラミック
生シート）を得、しかる後、前記セラミックグリーンシ
ートに適当な打ち抜き加工を施すとともに積層し、高温
( 約1600℃) で焼成することによって製作され、また絶
縁基体1 に形成されるメタライズ配線層６及び容量素子
接続用パッド９ａ、９ｂはタングステン、モリブデン等
の高融点金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストを絶縁基体1 と成るセラミッ
クグリーンシートに予め従来周知のスクリーン印刷法等
の厚膜手法を採用し所定形状に印刷塗布しておくことに
よって絶縁基体1 に所定パターンに形成される。
子接続用パッド９ａ、９ｂを有する絶縁基体１は例えば
酸化アルミニウム質焼結体から成る場合、アルミナ（Al
2O3 ）、シリカ（SiO 2 ) 、カルシア（CaO)、マグネ
シア（MgO)等の原料粉末に適当なバインダー、溶剤を添
加混合して泥漿状となすとともにこれを従来周知のドク
ターブレード法やカレンダーロール法等を採用すること
によって複数のセラミックグリーンシート（セラミック
生シート）を得、しかる後、前記セラミックグリーンシ
ートに適当な打ち抜き加工を施すとともに積層し、高温
( 約1600℃) で焼成することによって製作され、また絶
縁基体1 に形成されるメタライズ配線層６及び容量素子
接続用パッド９ａ、９ｂはタングステン、モリブデン等
の高融点金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストを絶縁基体1 と成るセラミッ
クグリーンシートに予め従来周知のスクリーン印刷法等
の厚膜手法を採用し所定形状に印刷塗布しておくことに
よって絶縁基体1 に所定パターンに形成される。
【００２０】前記絶縁基体1 の容量素子接続用パッド９
ａ、９ｂには容量素子２の電極が低融点ロウ材１０を介
して電気的に接続され、これによって容量素子２の電極
は半導体素子の電源電極と接地電極との間に接続される
ことになり、容量素子２が半導体素子の誤動作の原因と
なる供給電源電圧の変動に起因する電源ノイズを除去す
ることとなる。
ａ、９ｂには容量素子２の電極が低融点ロウ材１０を介
して電気的に接続され、これによって容量素子２の電極
は半導体素子の電源電極と接地電極との間に接続される
ことになり、容量素子２が半導体素子の誤動作の原因と
なる供給電源電圧の変動に起因する電源ノイズを除去す
ることとなる。
【００２１】前記容量素子２はタンタルから成る厚み
０．１乃至１．０ｍｍの矩形平板状の基体２ａの下面に
厚さが１０００乃至７０００オングストロームの酸化タ
ンタルから成る誘電体層２ｂを被着させて構成されてい
る。
０．１乃至１．０ｍｍの矩形平板状の基体２ａの下面に
厚さが１０００乃至７０００オングストロームの酸化タ
ンタルから成る誘電体層２ｂを被着させて構成されてい
る。
【００２２】前記容量素子２はその基体２ａが熱膨張係
数約６．５×１０-6／℃のタンタルから構成されること
から絶縁基体１を構成するアルミナセラミックスの熱膨
張係数６．５×１０-6／℃と実質的に同一であるので、
両者間に熱膨張係数の相違による応力が働くことは殆ど
ない。
数約６．５×１０-6／℃のタンタルから構成されること
から絶縁基体１を構成するアルミナセラミックスの熱膨
張係数６．５×１０-6／℃と実質的に同一であるので、
両者間に熱膨張係数の相違による応力が働くことは殆ど
ない。
【００２３】尚、前記誘電体層２ｂはタンタルから成る
基体２ａの下面を陽極酸化処理することによって形成さ
れ、具体的には、クエン酸等の電解液中にタンタルから
成る基体２ａとプラチナ板とを浸漬するとともに基体２
ａを直流電源の陽極に、プラチナ板を陰極に接続させ、
次に前記基体２ａとプラチナ板間に１００乃至３５０Ｖ
の電圧を印加し、基体２ａの表面を酸化させることによ
って形成される。この場合、基体２ａの下面を中心線平
均粗さ（Ｒａ）でＲａ＜５０ｎｍとしておくと、基体２
ａの下面に略均一厚みの誘電体層２ｂを形成することが
でき、その結果、容量素子２の耐電圧特性及び絶縁特性
を良好として、且つ大きな静電容量を得ることが可能と
なる。従って、タンタルから成る基体２ａはその下面に
表面粗さを中心線平均粗さ（Ｒａ）でＲａ＜５０ｎｍと
しておくことが好ましい。
基体２ａの下面を陽極酸化処理することによって形成さ
れ、具体的には、クエン酸等の電解液中にタンタルから
成る基体２ａとプラチナ板とを浸漬するとともに基体２
ａを直流電源の陽極に、プラチナ板を陰極に接続させ、
次に前記基体２ａとプラチナ板間に１００乃至３５０Ｖ
の電圧を印加し、基体２ａの表面を酸化させることによ
って形成される。この場合、基体２ａの下面を中心線平
均粗さ（Ｒａ）でＲａ＜５０ｎｍとしておくと、基体２
ａの下面に略均一厚みの誘電体層２ｂを形成することが
でき、その結果、容量素子２の耐電圧特性及び絶縁特性
を良好として、且つ大きな静電容量を得ることが可能と
なる。従って、タンタルから成る基体２ａはその下面に
表面粗さを中心線平均粗さ（Ｒａ）でＲａ＜５０ｎｍと
しておくことが好ましい。
【００２４】また前記誘電体層２ｂの厚みは、容量素子
に所望される静電容量値によって異なるが、１０００オ
ングストローム未満であると容量素子２の耐電圧特性や
絶縁特性が劣化する傾向にあり、従って、誘電体層２ｂ
はその厚みを１０００オングストローム以上としておく
ことが好ましい。
に所望される静電容量値によって異なるが、１０００オ
ングストローム未満であると容量素子２の耐電圧特性や
絶縁特性が劣化する傾向にあり、従って、誘電体層２ｂ
はその厚みを１０００オングストローム以上としておく
ことが好ましい。
【００２５】前記容量素子２はまた、誘電体層２ｂの下
面に、ニッケル−クロムから成る第１の金属層と金から
成る第２の金属層の２層構造を有する内側電極層２ｃ及
び外側電極層２ｄが所定の間隔を隔てて形成されてい
る。
面に、ニッケル−クロムから成る第１の金属層と金から
成る第２の金属層の２層構造を有する内側電極層２ｃ及
び外側電極層２ｄが所定の間隔を隔てて形成されてい
る。
【００２６】前記内側電極層２ｃ及び外側電極層２ｄは
絶縁基体１の容量素子接続用パッド９ａ、９ｂに対応し
た形状をしており、このうち外側電極２ｄは容量素子２
の側面において基体２ａに電気的に接続されている。
絶縁基体１の容量素子接続用パッド９ａ、９ｂに対応し
た形状をしており、このうち外側電極２ｄは容量素子２
の側面において基体２ａに電気的に接続されている。
【００２７】また、前記内側電極層２ｃと外側電極２ｄ
の間には誘電体層２ｂに起因する静電容量が形成されて
おり、該内側電極層２ｃと外側電極２ｄとは低融点ロウ
材１０を介して絶縁基体１の容量素子接続用パッド９
ａ、９ｂに各々電気的に接続されている。
の間には誘電体層２ｂに起因する静電容量が形成されて
おり、該内側電極層２ｃと外側電極２ｄとは低融点ロウ
材１０を介して絶縁基体１の容量素子接続用パッド９
ａ、９ｂに各々電気的に接続されている。
【００２８】尚、前記内側電極２ｃ及び２ｄを構成する
ニッケル−クロムから成る第１の金属層は従来周知の蒸
着法によって１００乃至２０００オングストロームの厚
みに被着され、また、金から成る第２の金属層は従来周
知のメッキ法により１０００乃至４０００オングストロ
ームの厚みに層着される。
ニッケル−クロムから成る第１の金属層は従来周知の蒸
着法によって１００乃至２０００オングストロームの厚
みに被着され、また、金から成る第２の金属層は従来周
知のメッキ法により１０００乃至４０００オングストロ
ームの厚みに層着される。
【００２９】また、前記容量素子２を絶縁基体１に取着
接合している低融点ロウ材１０は、融点が４００℃以上
のロウ材、具体的には金−錫合金、金−ゲルマニウム合
金、金−シリコン合金等の低融点合金より成り、例えば
金−錫合金から成る場合はその融点が約２８０℃であ
る。
接合している低融点ロウ材１０は、融点が４００℃以上
のロウ材、具体的には金−錫合金、金−ゲルマニウム合
金、金−シリコン合金等の低融点合金より成り、例えば
金−錫合金から成る場合はその融点が約２８０℃であ
る。
【００３０】更に前記該金−錫合金から成る低融点ロウ
材１０を使用して容量素子２を絶縁基体１に取着させる
には、容量素子接続パッド９ａ、９ｂの形状に対応した
形状の金−錫合金から成るロウ材プリフォーム（シート
状成形体）を準備するとともに該ロウ材プリフォームを
容量素子接続パッド９ａ、９ｂに載置し、さらにその上
から容量素子２を載置させ、これを約３００℃の温度に
加熱し、ロウ材プリフォームを溶融させることによって
行われる。このとき、前記金−錫合金から成るロウ材１
０はその融点が約２８０℃以下と低いものであるので、
容量素子２を絶縁基体１に接合させる際に高温を印加す
る必要はなく、従って、容量素子２の絶縁特性を劣化さ
せることは殆どない。
材１０を使用して容量素子２を絶縁基体１に取着させる
には、容量素子接続パッド９ａ、９ｂの形状に対応した
形状の金−錫合金から成るロウ材プリフォーム（シート
状成形体）を準備するとともに該ロウ材プリフォームを
容量素子接続パッド９ａ、９ｂに載置し、さらにその上
から容量素子２を載置させ、これを約３００℃の温度に
加熱し、ロウ材プリフォームを溶融させることによって
行われる。このとき、前記金−錫合金から成るロウ材１
０はその融点が約２８０℃以下と低いものであるので、
容量素子２を絶縁基体１に接合させる際に高温を印加す
る必要はなく、従って、容量素子２の絶縁特性を劣化さ
せることは殆どない。
【００３１】前記容量素子の上面にはまた半導体素子５
が半田、樹脂等の接着剤を介して取着固定され、該半導
体素子５の各電極はボンディングワイヤー８を介してメ
タライズ配線層６に電気的に接続される。
が半田、樹脂等の接着剤を介して取着固定され、該半導
体素子５の各電極はボンディングワイヤー８を介してメ
タライズ配線層６に電気的に接続される。
【００３２】一方、前記容量素子が取着固定された絶縁
基体１のメタライズ配線層６上面には外部リード端子７
が取着されており、該外部リード端子７はコバール金属
（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ合
金）等の金属で形成され、その一端を外部電気回路基板
の配線導体に半田等の導電性接着剤を介し接続させるこ
とによって内部に収容する半導体素子５を外部電気回路
に電気的に接続する。
基体１のメタライズ配線層６上面には外部リード端子７
が取着されており、該外部リード端子７はコバール金属
（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ合
金）等の金属で形成され、その一端を外部電気回路基板
の配線導体に半田等の導電性接着剤を介し接続させるこ
とによって内部に収容する半導体素子５を外部電気回路
に電気的に接続する。
【００３３】尚、前記外部リード端子７はその外表面に
ニッケル、金等の耐食性に優れ、且つ半田との濡れ性に
優れる金属をメッキ法により１．０乃至２０．０μｍの
厚みに層着させておくと、外部リード端子７が酸化腐食
するのを有効に防止することが可能であるとともに外部
リード端子７の外部電気回路基板への接続が極めて強固
なものとなる。従って、前記外部リード端子７が酸化腐
食するのを有効に防止するともに外部リード端子７の外
部電気回路基板への接続を強固なものとなすためには外
部リード端子７はその外表面にニッケル、金等の耐食性
に優れ、且つ半田との濡れ性に優れる金属をメッキ法に
より１．０乃至２０．０μｍの厚みに層着させておくこ
とが好ましい。
ニッケル、金等の耐食性に優れ、且つ半田との濡れ性に
優れる金属をメッキ法により１．０乃至２０．０μｍの
厚みに層着させておくと、外部リード端子７が酸化腐食
するのを有効に防止することが可能であるとともに外部
リード端子７の外部電気回路基板への接続が極めて強固
なものとなる。従って、前記外部リード端子７が酸化腐
食するのを有効に防止するともに外部リード端子７の外
部電気回路基板への接続を強固なものとなすためには外
部リード端子７はその外表面にニッケル、金等の耐食性
に優れ、且つ半田との濡れ性に優れる金属をメッキ法に
より１．０乃至２０．０μｍの厚みに層着させておくこ
とが好ましい。
【００３４】また前記外部リード端子７はコバール金属
等のインゴット（塊）を従来周知の圧延、プレス等の金
属加工法を採用することによって、所定の板状に形成さ
れる。
等のインゴット（塊）を従来周知の圧延、プレス等の金
属加工法を採用することによって、所定の板状に形成さ
れる。
【００３５】更に前記絶縁基体１上面にはコバール等の
金属や絶縁基体１と同様のセラミックスから成る蓋体３
が半田、樹脂等の封止材を介して接合され、これにより
蓋体３と絶縁基体１の凹部１Ａにより形成される空所が
気密に封止される。
金属や絶縁基体１と同様のセラミックスから成る蓋体３
が半田、樹脂等の封止材を介して接合され、これにより
蓋体３と絶縁基体１の凹部１Ａにより形成される空所が
気密に封止される。
【００３６】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体１の凹部１Ａ底面に取着された
容量素子２の上面に半導体素子５を接着剤を介して取着
固定するとともに半導体素子５の各電極をボンディング
ワイヤー８を介してメタライズ配線層６に接続し、最後
に前記絶縁基体１の上面に蓋体３を半田、樹脂等の封止
材を介して接合することによって内部に半導体素子５を
気密に封止する半導体装置となる。
ージによれば、絶縁基体１の凹部１Ａ底面に取着された
容量素子２の上面に半導体素子５を接着剤を介して取着
固定するとともに半導体素子５の各電極をボンディング
ワイヤー８を介してメタライズ配線層６に接続し、最後
に前記絶縁基体１の上面に蓋体３を半田、樹脂等の封止
材を介して接合することによって内部に半導体素子５を
気密に封止する半導体装置となる。
【００３７】尚、本発明は上述に実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では、容量
素子を絶縁基体に低融点ロウ材を介して取着したが、低
融点ロウ材に代えて銀−ポリイミド等の導電性樹脂を用
いて取着してもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では、容量
素子を絶縁基体に低融点ロウ材を介して取着したが、低
融点ロウ材に代えて銀−ポリイミド等の導電性樹脂を用
いて取着してもよい。
【００３８】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、容量素子の基体を半導体素子収納用パッケージ
の絶縁基体を構成するアルミナセラミックスの熱膨張率
に近似した熱膨張率を有するタンタルで構成したことか
ら絶縁基体に容量素子を取着固定した後、両者に熱が印
加されたとしても両者間には熱膨張率の差に起因する応
力が発生することは殆どなく、その結果、容量素子を常
に絶縁基体に強固に固定することが可能となるとともに
容量素子にクラックや欠け、割れが発生するのを皆無と
なすことができる。
よれば、容量素子の基体を半導体素子収納用パッケージ
の絶縁基体を構成するアルミナセラミックスの熱膨張率
に近似した熱膨張率を有するタンタルで構成したことか
ら絶縁基体に容量素子を取着固定した後、両者に熱が印
加されたとしても両者間には熱膨張率の差に起因する応
力が発生することは殆どなく、その結果、容量素子を常
に絶縁基体に強固に固定することが可能となるとともに
容量素子にクラックや欠け、割れが発生するのを皆無と
なすことができる。
【００３９】また、本発明の半導体素子収納用パッケー
ジでは容量素子は融点が４００℃以下の低融点ロウ材を
介して絶縁基体に取着されることから、容量素子を絶縁
基体に接合させる際に容量素子に印加される熱ストレス
は小さいものであり、従って、容量素子に絶縁特性の劣
化を引き起こすことも殆どない。
ジでは容量素子は融点が４００℃以下の低融点ロウ材を
介して絶縁基体に取着されることから、容量素子を絶縁
基体に接合させる際に容量素子に印加される熱ストレス
は小さいものであり、従って、容量素子に絶縁特性の劣
化を引き起こすことも殆どない。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子収納用パッケージを示す断面
図である。
図である。
１・・・絶縁基体 ２・・・容量素子 ２ａ・・基体 ２ｂ・・誘電体 ２ｃ・・内側電極 ２ｄ・・外側電極 ３・・・蓋体 ５・・・半導体素子 ６・・・メタライズ配線層 ９ａ、９ｂ・・容量素子接続用パッド
Claims (1)
- 【請求項１】半導体素子を収容するための凹部を有する
絶縁基体と蓋体とから成る半導体素子収納用パッケージ
において、前記絶縁基体の凹部底面に、タンタルを基体
とし、その表面に酸化タンタルから成る誘電体層を陽極
酸化法により形成した容量素子を、融点が４００℃以下
のロウ材の又は導電性樹脂で取着固定したことを特徴と
する半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4160586A JP2777016B2 (ja) | 1992-06-19 | 1992-06-19 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4160586A JP2777016B2 (ja) | 1992-06-19 | 1992-06-19 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065775A JPH065775A (ja) | 1994-01-14 |
| JP2777016B2 true JP2777016B2 (ja) | 1998-07-16 |
Family
ID=15718162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4160586A Expired - Fee Related JP2777016B2 (ja) | 1992-06-19 | 1992-06-19 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2777016B2 (ja) |
-
1992
- 1992-06-19 JP JP4160586A patent/JP2777016B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065775A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08139269A (ja) | 半導体素子収納用パッケージ | |
| JP2777016B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0321048A (ja) | 半導体素子収納用パッケージ | |
| JP3716124B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP4307184B2 (ja) | セラミック容器およびそれを用いたタンタル電解コンデンサ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2574893Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2908932B2 (ja) | 電子部品収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JP2510585Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |