JPH06163807A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH06163807A JPH06163807A JP30915392A JP30915392A JPH06163807A JP H06163807 A JPH06163807 A JP H06163807A JP 30915392 A JP30915392 A JP 30915392A JP 30915392 A JP30915392 A JP 30915392A JP H06163807 A JPH06163807 A JP H06163807A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- insulating substrate
- housing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体素子への熱の影響及び電源ノイズの影響
を有効に防止し、半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体素子収納用パッ
ケージを提供することにある。 【構成】内部に半導体素子３を収容するための空所を有
する窒化アルミニウム質焼結体から成る絶縁基体１の外
表面に、内部に収容する半導体素子３の電源電極及び接
地電極に接続される接続パッド５ａを形成するとともに
該接続パッド５ａに容量素子８を取着して成る半導体素
子収納用パッケージであって、前記絶縁基体ｌに形成さ
れた接続パッド５ａと容量素子８との間にビッカース硬
度（Ｈｖ）が300 以下の軟質な金属部材９が介在してい
る。
を有効に防止し、半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体素子収納用パッ
ケージを提供することにある。 【構成】内部に半導体素子３を収容するための空所を有
する窒化アルミニウム質焼結体から成る絶縁基体１の外
表面に、内部に収容する半導体素子３の電源電極及び接
地電極に接続される接続パッド５ａを形成するとともに
該接続パッド５ａに容量素子８を取着して成る半導体素
子収納用パッケージであって、前記絶縁基体ｌに形成さ
れた接続パッド５ａと容量素子８との間にビッカース硬
度（Ｈｖ）が300 以下の軟質な金属部材９が介在してい
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関し、より詳細には
内部に収容する半導体素子への電源ノイズの悪影響を有
効に防止するようになした半導体素子収納用パッケージ
の改良に関するものである。
めの半導体素子収納用パッケージに関し、より詳細には
内部に収容する半導体素子への電源ノイズの悪影響を有
効に防止するようになした半導体素子収納用パッケージ
の改良に関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは図３に示すように、酸化アル
ミニウム質焼結体から成り、上面に半導体素子10を収容
するための凹部11a 及び該凹部11a 周辺から下面にかけ
て導出するタングステン、モリブデン、マンガン等の高
融点金属粉末から成るメタライズ配線層12を有する絶縁
基体11と、半導体素子10の各電極を外部電気回路に接続
するために前記メタライズ配線層12に銀ロウ等のロウ材
を介し取着された外部リード端子13と、蓋体14とから構
成されており、絶縁基体11の凹部11a 底面に半導体素子
10をガラス、樹脂、ロウ材等の接着剤を介して接着固定
するとともに各電極をメタライズ配線層12にボンディン
グワイヤ15を介して電気的に接続し、しかる後、絶縁基
体11の上面に蓋体14をガラス、樹脂、ロウ材等の封止材
を介して接合させ，絶縁基体11と蓋体14とから成る容器
内部に半導体素子10を気密に封入することによって製品
としての半導体装置となる。
体素子収納用パッケージは図３に示すように、酸化アル
ミニウム質焼結体から成り、上面に半導体素子10を収容
するための凹部11a 及び該凹部11a 周辺から下面にかけ
て導出するタングステン、モリブデン、マンガン等の高
融点金属粉末から成るメタライズ配線層12を有する絶縁
基体11と、半導体素子10の各電極を外部電気回路に接続
するために前記メタライズ配線層12に銀ロウ等のロウ材
を介し取着された外部リード端子13と、蓋体14とから構
成されており、絶縁基体11の凹部11a 底面に半導体素子
10をガラス、樹脂、ロウ材等の接着剤を介して接着固定
するとともに各電極をメタライズ配線層12にボンディン
グワイヤ15を介して電気的に接続し、しかる後、絶縁基
体11の上面に蓋体14をガラス、樹脂、ロウ材等の封止材
を介して接合させ，絶縁基体11と蓋体14とから成る容器
内部に半導体素子10を気密に封入することによって製品
としての半導体装置となる。
【０００３】尚、かかる従来の半導体素子収納用パッケ
ージは絶縁基体11の上面に内部に収容する半導体素子10
の電源電極及び接地電極に接続される接続パッド16が形
成されており、該接続パッドにチタン酸バリウム磁器を
誘電体とした容量素子17が半田等のロウ材やエポキシ樹
脂に銀粉末を充填して成る導電性接着剤を介して直接取
着され、半導体素子10の電源電極と接地電極の間に容量
素子を接続することによって半導体素子10への電源ノイ
ズの悪影響を有効に防止するように成っている。
ージは絶縁基体11の上面に内部に収容する半導体素子10
の電源電極及び接地電極に接続される接続パッド16が形
成されており、該接続パッドにチタン酸バリウム磁器を
誘電体とした容量素子17が半田等のロウ材やエポキシ樹
脂に銀粉末を充填して成る導電性接着剤を介して直接取
着され、半導体素子10の電源電極と接地電極の間に容量
素子を接続することによって半導体素子10への電源ノイ
ズの悪影響を有効に防止するように成っている。
【０００４】しかしながら、この従来の半導体素子収納
用パッケージは半導体素子10を収容する絶縁基体11が酸
化アルミニウム質焼結体から成り、その熱伝導率が15W/
m ・K と低いこと及び近時、半導体素子10は高密度化、
高集積化、高速度化が急激に進み、半導体素子10の単位
面積、単位体積当たりの発熱量が増大してきたこと等か
ら絶縁基体11の凹部11a 内に半導体素子10を収容し、半
導体装置となした後、半導体素子10を作動させると半導
体素子10が該素子10自身の発する熱によって高温とな
り、半導体素子10に熱破壊を起こさせたり、特性に熱変
化を来し、誤動作させるという欠点を有していた。
用パッケージは半導体素子10を収容する絶縁基体11が酸
化アルミニウム質焼結体から成り、その熱伝導率が15W/
m ・K と低いこと及び近時、半導体素子10は高密度化、
高集積化、高速度化が急激に進み、半導体素子10の単位
面積、単位体積当たりの発熱量が増大してきたこと等か
ら絶縁基体11の凹部11a 内に半導体素子10を収容し、半
導体装置となした後、半導体素子10を作動させると半導
体素子10が該素子10自身の発する熱によって高温とな
り、半導体素子10に熱破壊を起こさせたり、特性に熱変
化を来し、誤動作させるという欠点を有していた。
【０００５】そこで上記欠点を解消するために絶縁基体
11を酸化アルミニウム質焼結体に変えて熱伝導率が50W/
m ・K 以上と極めて熱を伝えやすい窒化アルミニウム質
焼結体で形成し、半導体素子10の発する熱を絶縁基体11
を介し大気中に良好に放散させることが考えられる。
11を酸化アルミニウム質焼結体に変えて熱伝導率が50W/
m ・K 以上と極めて熱を伝えやすい窒化アルミニウム質
焼結体で形成し、半導体素子10の発する熱を絶縁基体11
を介し大気中に良好に放散させることが考えられる。
【０００６】
【発明が解決しようとする課題】しかしながら、窒化ア
ルミニウム質焼結体で絶縁基体11を形成した場合、窒化
アルミニウム質焼結体の熱膨張係数は4 〜5 ×10-6/ ℃
であり、容量素子17を構成するチタン酸バリウム磁器の
熱膨張係数(10 〜11×10-6/ ℃) と大きく相違するため
半導体素子10の作動時に発する熱が絶縁基体11と容量素
子17との接合部に印加されると両者の接合部に両者の熱
膨張係数の相違に起因する大きな熱応力が発生し、その
結果、前記熱応力によって容量素子17が絶縁基体11上面
より外れ、容量素子17によって半導体素子10への電源ノ
イズの悪影響を有効に防止することができなくなるとい
う欠点を誘発した。
ルミニウム質焼結体で絶縁基体11を形成した場合、窒化
アルミニウム質焼結体の熱膨張係数は4 〜5 ×10-6/ ℃
であり、容量素子17を構成するチタン酸バリウム磁器の
熱膨張係数(10 〜11×10-6/ ℃) と大きく相違するため
半導体素子10の作動時に発する熱が絶縁基体11と容量素
子17との接合部に印加されると両者の接合部に両者の熱
膨張係数の相違に起因する大きな熱応力が発生し、その
結果、前記熱応力によって容量素子17が絶縁基体11上面
より外れ、容量素子17によって半導体素子10への電源ノ
イズの悪影響を有効に防止することができなくなるとい
う欠点を誘発した。
【０００７】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は半導体素子への熱の影響及び電源ノイ
ズの影響を有効に防止し、半導体素子を長期間にわたり
正常、且つ安定に作動させることができる半導体素子収
納用パッケージを提供することにある。
ので、その目的は半導体素子への熱の影響及び電源ノイ
ズの影響を有効に防止し、半導体素子を長期間にわたり
正常、且つ安定に作動させることができる半導体素子収
納用パッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明は内部に半導体素
子を収容するための空所を有する窒化アルミニウム質焼
結体から成る絶縁容器の外表面に、内部に収容する半導
体素子の電源電極及び接地電極に接続される接続パッド
を形成するとともに該接続パッドに容量素子を取着して
成る半導体素子収納用パッケージであって、前記絶縁容
器に形成された接続パッドと容量素子との間にビッカー
ス硬度（Ｈｖ）が300 以下の軟質な金属部材が介在して
いることを特徴とするものである。
子を収容するための空所を有する窒化アルミニウム質焼
結体から成る絶縁容器の外表面に、内部に収容する半導
体素子の電源電極及び接地電極に接続される接続パッド
を形成するとともに該接続パッドに容量素子を取着して
成る半導体素子収納用パッケージであって、前記絶縁容
器に形成された接続パッドと容量素子との間にビッカー
ス硬度（Ｈｖ）が300 以下の軟質な金属部材が介在して
いることを特徴とするものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁容器を窒化アルミニウム質焼結体で形成したこ
とから半導体素子の作動時に発する熱は容器を介して大
気中に良好に放散され、その結果、容器内部に収容され
る半導体素子は常に低温となり、半導体素子を長期間に
わたり正常、且つ安定に作動させることができる。
ば、絶縁容器を窒化アルミニウム質焼結体で形成したこ
とから半導体素子の作動時に発する熱は容器を介して大
気中に良好に放散され、その結果、容器内部に収容され
る半導体素子は常に低温となり、半導体素子を長期間に
わたり正常、且つ安定に作動させることができる。
【００１０】また絶縁容器の外表面に設けた接続パッド
と容量素子とを間にビッカース硬度（Ｈｖ）が300 以下
の軟質な金属部材を介在させた状態で取着したことから
絶縁容器と容量素子との間に発生する両者の熱膨張係数
の相違に起因する熱応力は前記金属部材を変形させるこ
とによって吸収され、その結果、絶縁容器に容量素子が
強固に取着され、該容量素子によって半導体素子への電
源ノイズの悪影響が有効に防止される。
と容量素子とを間にビッカース硬度（Ｈｖ）が300 以下
の軟質な金属部材を介在させた状態で取着したことから
絶縁容器と容量素子との間に発生する両者の熱膨張係数
の相違に起因する熱応力は前記金属部材を変形させるこ
とによって吸収され、その結果、絶縁容器に容量素子が
強固に取着され、該容量素子によって半導体素子への電
源ノイズの悪影響が有効に防止される。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【００１２】図1 及び図2 は本発明の半導体素子収納用
パッケージの一実施例を示し、1 は絶縁基体、2 は蓋体
である。この絶縁基体1 と蓋体2 とで半導体素子3 を収
容するための容器4 が構成される。
パッケージの一実施例を示し、1 は絶縁基体、2 は蓋体
である。この絶縁基体1 と蓋体2 とで半導体素子3 を収
容するための容器4 が構成される。
【００１３】前記絶縁基体1 は窒化アルミニウム質焼結
体から成り、その上面に凹部1aを有し、該凹部1a底面に
は半導体素子3 がガラス、樹脂、ロウ材等の接着剤を介
して接着固定される。
体から成り、その上面に凹部1aを有し、該凹部1a底面に
は半導体素子3 がガラス、樹脂、ロウ材等の接着剤を介
して接着固定される。
【００１４】前記窒化アルミニウム質焼結体から成る絶
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、イットリア
(Y2 O 3 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれを従来周知のドクターブレード法やカ
レンダーロール法等を採用することによってセラミック
グリーンシート( セラミック生シート) を得、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施すとともに複数枚積層し、高温( 約1800℃) で焼
成することによって製作される。
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、イットリア
(Y2 O 3 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれを従来周知のドクターブレード法やカ
レンダーロール法等を採用することによってセラミック
グリーンシート( セラミック生シート) を得、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施すとともに複数枚積層し、高温( 約1800℃) で焼
成することによって製作される。
【００１５】前記窒化アルミニウム焼結体から成る絶縁
基体1 はその熱伝導率が50W/m ・K以上であり、熱を伝
え易いことから半導体素子3 が作動時に多量の熱を発生
したとしてもその熱は絶縁基体1 を介して大気中に良好
に放散され、その結果、半導体素子3 は該素子3 自身の
発する熱によって高温になることは一切なく、半導体素
子3 に熱破壊や特性に熱変化を来し、誤動作を起こさせ
ることはなくなる。
基体1 はその熱伝導率が50W/m ・K以上であり、熱を伝
え易いことから半導体素子3 が作動時に多量の熱を発生
したとしてもその熱は絶縁基体1 を介して大気中に良好
に放散され、その結果、半導体素子3 は該素子3 自身の
発する熱によって高温になることは一切なく、半導体素
子3 に熱破壊や特性に熱変化を来し、誤動作を起こさせ
ることはなくなる。
【００１６】また前記絶縁基体1 は凹部1a周辺から下面
にかけて複数個のメタライズ配線層5 が被着形成されて
おり、該メタライズ配線層5 の凹部1a周辺部には半導体
素子3 の各電極( 電源電極、接地電極、信号電極) がボ
ンディングワイヤ6 を介して電気的に接続され、また絶
縁基体1 の下面に導出された部位には外部電気回路と接
続される外部リード端子7 が銀ロウ等のロウ材を介し取
着されている。
にかけて複数個のメタライズ配線層5 が被着形成されて
おり、該メタライズ配線層5 の凹部1a周辺部には半導体
素子3 の各電極( 電源電極、接地電極、信号電極) がボ
ンディングワイヤ6 を介して電気的に接続され、また絶
縁基体1 の下面に導出された部位には外部電気回路と接
続される外部リード端子7 が銀ロウ等のロウ材を介し取
着されている。
【００１７】前記メタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体1 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から下面にかけて被着され
る。
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体1 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から下面にかけて被着され
る。
【００１８】尚、前記メタライズ配線層5 はその露出表
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い金属をメッキ法により1.0 乃至20.0μm の厚み
に層着させておくとメタライズ配線層5 の酸化腐食を有
効に防止することができるとともにメタライズ配線層5
とボンディングワイヤ6 との接続及びメタライズ配線層
5 への外部リード端子の取着を強固となすことができ
る。従って、メタライズ配線層5 の酸化腐食を防止し、
メタライズ配線層5 とボンディングワイヤ6 及び外部リ
ード端子7 との取着を強固とするにはメタライズ配線層
5 の露出表面にニッケル、金等を1.0 乃至20.0μm の厚
みに層着させておくことが好ましい。
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い金属をメッキ法により1.0 乃至20.0μm の厚み
に層着させておくとメタライズ配線層5 の酸化腐食を有
効に防止することができるとともにメタライズ配線層5
とボンディングワイヤ6 との接続及びメタライズ配線層
5 への外部リード端子の取着を強固となすことができ
る。従って、メタライズ配線層5 の酸化腐食を防止し、
メタライズ配線層5 とボンディングワイヤ6 及び外部リ
ード端子7 との取着を強固とするにはメタライズ配線層
5 の露出表面にニッケル、金等を1.0 乃至20.0μm の厚
みに層着させておくことが好ましい。
【００１９】また前記メタライズ配線層5 に銀ロウ等の
ロウ材を介して取着される外部リード端子7 はコバール
金属( 鉄ーニッケルーコバルト合金) や42アロイ( 鉄ー
ニッケル合金) 等の金属材料から成り、外部リード端子
7 を外部電気回路に接続することによって絶縁基体1 の
凹部1a内に収容される半導体素子3 の各電極はメタライ
ズ配線層5 及び外部リード端子7 を介して外部電気回路
に電気的に接続されることとなる。
ロウ材を介して取着される外部リード端子7 はコバール
金属( 鉄ーニッケルーコバルト合金) や42アロイ( 鉄ー
ニッケル合金) 等の金属材料から成り、外部リード端子
7 を外部電気回路に接続することによって絶縁基体1 の
凹部1a内に収容される半導体素子3 の各電極はメタライ
ズ配線層5 及び外部リード端子7 を介して外部電気回路
に電気的に接続されることとなる。
【００２０】前記外部リード端子7 はコバール金属のイ
ンゴット( 塊) を圧延加工法や打ち抜き加工法等、従来
周知の金属加工法を採用することによって所定の形状に
形成される。
ンゴット( 塊) を圧延加工法や打ち抜き加工法等、従来
周知の金属加工法を採用することによって所定の形状に
形成される。
【００２１】また前記外部リード端子7 はその露出表面
にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性
の良い金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくと外部リード端子7 の酸化腐食を有効に
防止することができるとともに外部リード端子7 を半田
等のロウ材を介し外部電気回路に強固に接続することが
可能となる。従って、前記外部リード端子7 はその露出
表面にニッケル、金等を1.0 乃至20.0μm の厚みに層着
させておくことが好ましい。
にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性
の良い金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくと外部リード端子7 の酸化腐食を有効に
防止することができるとともに外部リード端子7 を半田
等のロウ材を介し外部電気回路に強固に接続することが
可能となる。従って、前記外部リード端子7 はその露出
表面にニッケル、金等を1.0 乃至20.0μm の厚みに層着
させておくことが好ましい。
【００２２】前記絶縁基体1 はまたその上面に内部に収
容する半導体素子3 の電源電極及び接地電極に接続され
る接続パッド5aが形成されており、該接続パッド5aには
容量素子8 が間にビッカース硬度（Ｈｖ）が300 以下の
軟質な金属部材9 を挟んだ状態で半田や導電性樹脂によ
り取着されている。
容する半導体素子3 の電源電極及び接地電極に接続され
る接続パッド5aが形成されており、該接続パッド5aには
容量素子8 が間にビッカース硬度（Ｈｖ）が300 以下の
軟質な金属部材9 を挟んだ状態で半田や導電性樹脂によ
り取着されている。
【００２３】前記接続パッド5aは容量素子8 を絶縁基体
1 上面に取着させるための下地部材として作用するとと
もに容量素子8 を半導体素子3 の電源電極と接地電極の
間に接続させる作用を為し、タングステン、モリブデ
ン、マンガン等の高融点金属粉末により形成されてい
る。
1 上面に取着させるための下地部材として作用するとと
もに容量素子8 を半導体素子3 の電源電極と接地電極の
間に接続させる作用を為し、タングステン、モリブデ
ン、マンガン等の高融点金属粉末により形成されてい
る。
【００２４】尚、前記接続パッド5aはメタライズ配線層
5 と同様の方法によって絶縁基体1の上面に所定形状に
形成される。
5 と同様の方法によって絶縁基体1の上面に所定形状に
形成される。
【００２５】また前記接続パッド5aに取着される容量素
子8 は例えば、チタン酸バリウム磁器内に対向電極を多
数埋設して形成され、該容量素子8 は半導体素子3 の誤
動作の原因となる供給電源電圧の変動に起因する電源ノ
イズを除去する作用を為し、これによって半導体素子3
は電源ノイズの悪影響から保護され、長期間にわたり正
常、且つ安定に作動することが可能となる。
子8 は例えば、チタン酸バリウム磁器内に対向電極を多
数埋設して形成され、該容量素子8 は半導体素子3 の誤
動作の原因となる供給電源電圧の変動に起因する電源ノ
イズを除去する作用を為し、これによって半導体素子3
は電源ノイズの悪影響から保護され、長期間にわたり正
常、且つ安定に作動することが可能となる。
【００２６】更に前記絶縁基体1 に設けた接続パッド5a
と容量素子8 との間にはビッカース硬度（Ｈｖ）を300
以下とした軟質な金属部材9 が介在されており、該金属
部材9 はそれ自体が変形することによって絶縁基体1 と
容量素子8 との間に両者の熱膨張係数の相違に起因して
発生する熱応力を吸収し、これによって絶縁基体1 に容
量素子8 が強固に取着されることとなり、容量素子8 に
よって半導体素子3 への電源ノイズの悪影響が有効に防
止されることとなる。
と容量素子8 との間にはビッカース硬度（Ｈｖ）を300
以下とした軟質な金属部材9 が介在されており、該金属
部材9 はそれ自体が変形することによって絶縁基体1 と
容量素子8 との間に両者の熱膨張係数の相違に起因して
発生する熱応力を吸収し、これによって絶縁基体1 に容
量素子8 が強固に取着されることとなり、容量素子8 に
よって半導体素子3 への電源ノイズの悪影響が有効に防
止されることとなる。
【００２７】尚、前記金属部材9 はそのビッカース硬度
（Ｈｖ）が300 を越える硬質なものになると金属部材9
を変形させることによって絶縁基体1 と容量素子8 との
間に発生する熱応力を吸収するのが困難となる。従っ
て、前記金属部材9 はそのビッカース硬度（Ｈｖ）が30
0 以下の軟質なものに特定される。
（Ｈｖ）が300 を越える硬質なものになると金属部材9
を変形させることによって絶縁基体1 と容量素子8 との
間に発生する熱応力を吸収するのが困難となる。従っ
て、前記金属部材9 はそのビッカース硬度（Ｈｖ）が30
0 以下の軟質なものに特定される。
【００２８】また前記金属部材9 としては銅、コバール
金属等のビッカース硬度（Ｈｖ）が300 以下の軟質な材
料が好適に使用され、断面が板状、波状、Ｓ字状として
絶縁基体1 に設けた接続パッド5aと容量素子8 との間に
介在される。
金属等のビッカース硬度（Ｈｖ）が300 以下の軟質な材
料が好適に使用され、断面が板状、波状、Ｓ字状として
絶縁基体1 に設けた接続パッド5aと容量素子8 との間に
介在される。
【００２９】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体１の凹部1a底面に半導体素子3 を
ガラス、樹脂、ロウ材等の接着剤を介して接着固定する
とともに半導体素子3 の各電極をメタライズ配線層5 に
ボンディングワイヤ6 を介して電気的に接続し、しかる
後、絶縁基体1 の上面に蓋体2 をガラス、樹脂、ロウ材
等から成る封止材を介して接合させ、絶縁基体1 と蓋体
2 とから成る容器4 内部に半導体素子3 を気密に収容す
ることによって製品としての半導体装置が完成する。
ージによれば絶縁基体１の凹部1a底面に半導体素子3 を
ガラス、樹脂、ロウ材等の接着剤を介して接着固定する
とともに半導体素子3 の各電極をメタライズ配線層5 に
ボンディングワイヤ6 を介して電気的に接続し、しかる
後、絶縁基体1 の上面に蓋体2 をガラス、樹脂、ロウ材
等から成る封止材を介して接合させ、絶縁基体1 と蓋体
2 とから成る容器4 内部に半導体素子3 を気密に収容す
ることによって製品としての半導体装置が完成する。
【００３０】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００３１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば絶縁容器を窒化アルミニウム質焼結体で形成した
ことから半導体素子の作動時に発する熱は容器を介して
大気中に良好に放散され、その結果、容器内部に収容さ
れる半導体素子は常に低温となり、半導体素子を長期間
にわたり正常、且つ安定に作動させることができる。
よれば絶縁容器を窒化アルミニウム質焼結体で形成した
ことから半導体素子の作動時に発する熱は容器を介して
大気中に良好に放散され、その結果、容器内部に収容さ
れる半導体素子は常に低温となり、半導体素子を長期間
にわたり正常、且つ安定に作動させることができる。
【００３２】また絶縁容器の外表面に設けた接続パッド
と容量素子とを間にビッカース硬度（Ｈｖ）が300 以下
の軟質な金属部材を介在させた状態で取着したことから
絶縁容器と容量素子との間に発生する両者の熱膨張係数
の相違に起因する熱応力は前記金属部材を変形させるこ
とによって吸収され、その結果、絶縁容器に容量素子が
強固に取着され、該容量素子によって半導体素子への電
源ノイズの悪影響が有効に防止される。
と容量素子とを間にビッカース硬度（Ｈｖ）が300 以下
の軟質な金属部材を介在させた状態で取着したことから
絶縁容器と容量素子との間に発生する両者の熱膨張係数
の相違に起因する熱応力は前記金属部材を変形させるこ
とによって吸収され、その結果、絶縁容器に容量素子が
強固に取着され、該容量素子によって半導体素子への電
源ノイズの悪影響が有効に防止される。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図1 に示すパッケージの要部拡大断面図であ
る。
る。
【図３】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・・絶縁基体 ２・・・・・蓋体 ３・・・・・半導体素子 ４・・・・・絶縁容器 ５・・・・・メタライズ配線層 ５ａ・・・・接続パッド ８・・・・・容量素子 ９・・・・・金属部材
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する窒化アルミニウム質焼結体から成る絶縁容器の外
表面に、内部に収容する半導体素子の電源電極及び接地
電極に接続される接続パッドを形成するとともに該接続
パッドに容量素子を取着して成る半導体素子収納用パッ
ケージであって、前記絶縁容器に形成された接続パッド
と容量素子との間にビッカース硬度（Ｈｖ）が３００以
下の軟質な金属部材が介在していることを特徴とする半
導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30915392A JP2962951B2 (ja) | 1992-11-19 | 1992-11-19 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30915392A JP2962951B2 (ja) | 1992-11-19 | 1992-11-19 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163807A true JPH06163807A (ja) | 1994-06-10 |
| JP2962951B2 JP2962951B2 (ja) | 1999-10-12 |
Family
ID=17989562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30915392A Expired - Lifetime JP2962951B2 (ja) | 1992-11-19 | 1992-11-19 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962951B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777383A (en) * | 1996-05-09 | 1998-07-07 | Lsi Logic Corporation | Semiconductor chip package with interconnect layers and routing and testing methods |
| US7064412B2 (en) * | 2000-01-25 | 2006-06-20 | 3M Innovative Properties Company | Electronic package with integrated capacitor |
-
1992
- 1992-11-19 JP JP30915392A patent/JP2962951B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777383A (en) * | 1996-05-09 | 1998-07-07 | Lsi Logic Corporation | Semiconductor chip package with interconnect layers and routing and testing methods |
| US7064412B2 (en) * | 2000-01-25 | 2006-06-20 | 3M Innovative Properties Company | Electronic package with integrated capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2962951B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08139269A (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPH06236938A (ja) | 半導体素子収納用パッケージ | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06244301A (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH08316353A (ja) | 半導体素子収納用パッケージ | |
| JPH06188341A (ja) | 半導体素子収納用パッケージ | |
| JPH0951069A (ja) | 半導体素子収納用パッケージ | |
| JPH065777A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 14 |