JPH0445525A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0445525A JPH0445525A JP15418990A JP15418990A JPH0445525A JP H0445525 A JPH0445525 A JP H0445525A JP 15418990 A JP15418990 A JP 15418990A JP 15418990 A JP15418990 A JP 15418990A JP H0445525 A JPH0445525 A JP H0445525A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring layer
- sputtering
- metal wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
スパッタ法により半導体装置のコンタクトホール内に金
属配線層を形成する半導体装置の製造方法に関し、 スパッタリング条件を変更して金属配線層を形成するこ
とにより、それぞれの条件の特徴を生かして良好な形状
の金属配線層をコンタクトホール内に形成することが可
能となる半導体装置の製造方法の提供を目的とし、 半導体基板の表面に形成した絶縁膜に設けたコンタクト
ホール内に、金属配線層を形成する半導体装置の製造方
法において、前記半導体基板を１５０“Ｃ以下に加熱し
、１ミリトール以下の真空中で、２キロワット以下の出
力で前記金属配線層を前記コンタクトホール内に形成す
る工程と、前記半導体基板を５００℃以上に加熱し、５
〜７ミリトール程度の真空中で、７キロワット乃至９キ
ロワットの出力で前記金属配線層を前記コンタクトホー
ル内に形成する工程と、前記半導体基板を１５０℃以下
に加熱し、１ミリトール以下の真空中で、２キロワット
以下の出力で前記金属配線層を前記コンタクトホール内
に形成する工程とを含むよう構成する。
属配線層を形成する半導体装置の製造方法に関し、 スパッタリング条件を変更して金属配線層を形成するこ
とにより、それぞれの条件の特徴を生かして良好な形状
の金属配線層をコンタクトホール内に形成することが可
能となる半導体装置の製造方法の提供を目的とし、 半導体基板の表面に形成した絶縁膜に設けたコンタクト
ホール内に、金属配線層を形成する半導体装置の製造方
法において、前記半導体基板を１５０“Ｃ以下に加熱し
、１ミリトール以下の真空中で、２キロワット以下の出
力で前記金属配線層を前記コンタクトホール内に形成す
る工程と、前記半導体基板を５００℃以上に加熱し、５
〜７ミリトール程度の真空中で、７キロワット乃至９キ
ロワットの出力で前記金属配線層を前記コンタクトホー
ル内に形成する工程と、前記半導体基板を１５０℃以下
に加熱し、１ミリトール以下の真空中で、２キロワット
以下の出力で前記金属配線層を前記コンタクトホール内
に形成する工程とを含むよう構成する。
本発明は、スパッタ法により半導体装置のコンタクトホ
ール内に金属配線層を形成する半導体装置の製造方法に
関するものである。
ール内に金属配線層を形成する半導体装置の製造方法に
関するものである。
近年の大規模集積回路装置においては、集積度が高くな
るのに伴って微細化が要求されるようになり、コンタク
トホールの深さと孔径との比、即ち、アスペクト比が大
きくなってこのコンタクトホール内に金属配線層を形成
するのが困難になっている。
るのに伴って微細化が要求されるようになり、コンタク
トホールの深さと孔径との比、即ち、アスペクト比が大
きくなってこのコンタクトホール内に金属配線層を形成
するのが困難になっている。
以上のような状況から、金属配線層をスパッタ法によっ
て形成する場合に、カバレッジの良好な金属配線層を得
ることが可能な半導体装置の製造方法が要望されている
。
て形成する場合に、カバレッジの良好な金属配線層を得
ることが可能な半導体装置の製造方法が要望されている
。
〔従来の技術〕
従来の半導体装置の製造方法を工程順に第２図〜第３図
により詳細に説明する。
により詳細に説明する。
まず第２図（ａ）に示すように、半導体基板１１の表面
にシリコン酸化膜１２を形成し、フォトリソグラフィー
技術を用いてこのシリコン酸化膜１２にコンタクトホー
ル１３を形成する。
にシリコン酸化膜１２を形成し、フォトリソグラフィー
技術を用いてこのシリコン酸化膜１２にコンタクトホー
ル１３を形成する。
つぎにスパッタリング装置を用いて下記の一定の条件に
て金属配線層、例えばアルミニウム層をこのコンタクト
ホール１３内及びシリコン酸化膜１２の表面に形成する
と、第２図（ｂ）に示すような形状でアルミニウム層１
４が形成される。
て金属配線層、例えばアルミニウム層をこのコンタクト
ホール１３内及びシリコン酸化膜１２の表面に形成する
と、第２図（ｂ）に示すような形状でアルミニウム層１
４が形成される。
処理室内圧−−−−−−−−・−一一−−−・−−−−
−−−−−−・５〜７ミリトール雰囲気ガスーーーー−
−−−−−−−−・・−−−−−一一−−−−−−−−
−−アルゴン（Ａｒ）出 力−−−−−−−−−−−−
−−−−−−・−一−−−−−−−−−−−−−−−−
−−一−−・１０キロワット基板温度−−−−−−−−
−−−−−−−−−−−−−−−−−一−−−２００〜
３００°にの場合にコンタクトホール１３のアスペクト
比が大きな場合には、第３図に示すようにコンタクトホ
ール１３内に形成されたアルミニウム層１４が不連続に
なって配線切れが生じることがある。
−−−−−−・５〜７ミリトール雰囲気ガスーーーー−
−−−−−−−−・・−−−−−一一−−−−−−−−
−−アルゴン（Ａｒ）出 力−−−−−−−−−−−−
−−−−−−・−一−−−−−−−−−−−−−−−−
−−一−−・１０キロワット基板温度−−−−−−−−
−−−−−−−−−−−−−−−−−一−−−２００〜
３００°にの場合にコンタクトホール１３のアスペクト
比が大きな場合には、第３図に示すようにコンタクトホ
ール１３内に形成されたアルミニウム層１４が不連続に
なって配線切れが生じることがある。
以上説明した従来の半導体装置の製造方法においては、
アスペクト比が大きなコンタクトホール内に金属配線層
を形成する場合に、セルフシャドーイング効果によって
カバレンジが悪くなり、金属配線層が不連続になって配
線切れが生しることがあるという問題点があった。
アスペクト比が大きなコンタクトホール内に金属配線層
を形成する場合に、セルフシャドーイング効果によって
カバレンジが悪くなり、金属配線層が不連続になって配
線切れが生しることがあるという問題点があった。
本発明は以上のような状況から、スパッタリング条件を
変更して金属配線層を形成することにより、それぞれの
条件の特徴を生かして良好な形状の金属配線層をコンタ
クトホール内に形成することが可能となる半導体装置の
製造方法の提供を目的としたものである。
変更して金属配線層を形成することにより、それぞれの
条件の特徴を生かして良好な形状の金属配線層をコンタ
クトホール内に形成することが可能となる半導体装置の
製造方法の提供を目的としたものである。
本発明の半導体装置の製造方法は、半導体基板の表面に
形成した絶縁膜に設けたコンタクトホール内に、金属配
線層を形成する半導体装置の製造方法において、この半
導体基板を１５０℃以下に加熱し、１ミリトール以下の
真空中で、２キロワット以下の出力でこの金属配線層を
このコンタクトホール内に形成する工程と、この半導体
基板を５００℃以上に加熱し、５〜７ミリトール程度の
真空中で、７キロワット乃至９キロワットの出力でこの
金属配線層をこのコンタクトホール内に形成する工程と
、この半導体基板を１５０℃以下に加熱し、１ミリトー
ル以下の真空中で、２キロワット以下の出力でこの金属
配線層をこのコンタクトホール内に形成する工程とを含
むよう構成する。
形成した絶縁膜に設けたコンタクトホール内に、金属配
線層を形成する半導体装置の製造方法において、この半
導体基板を１５０℃以下に加熱し、１ミリトール以下の
真空中で、２キロワット以下の出力でこの金属配線層を
このコンタクトホール内に形成する工程と、この半導体
基板を５００℃以上に加熱し、５〜７ミリトール程度の
真空中で、７キロワット乃至９キロワットの出力でこの
金属配線層をこのコンタクトホール内に形成する工程と
、この半導体基板を１５０℃以下に加熱し、１ミリトー
ル以下の真空中で、２キロワット以下の出力でこの金属
配線層をこのコンタクトホール内に形成する工程とを含
むよう構成する。
即ち本発明においては、半導体基板に設けたコンタクト
ホール内に金属配線層を形成する場合に種々のスパッタ
リング条件によりスパンタリングを行うので、それぞれ
の条件の特徴を生かして良好な形状の金属配線層をコン
タクトホール内に形成することが可能となる。
ホール内に金属配線層を形成する場合に種々のスパッタ
リング条件によりスパンタリングを行うので、それぞれ
の条件の特徴を生かして良好な形状の金属配線層をコン
タクトホール内に形成することが可能となる。
以下本発明の一実施例のアルミニウムを配線層とする半
導体装置の製造方法を第１図により詳細に説明する。
導体装置の製造方法を第１図により詳細に説明する。
まず半導体基板１の表面に形成したシリコン酸化膜２に
設けたコンタクトホール３内に、下記の条件でスパッタ
リングを行うと、第１図（ａ）に示すように第１のアル
ミニウム層４がコンタクトホール３の側壁に比して底に
アルミニウム配線層が厚く形成される。
設けたコンタクトホール３内に、下記の条件でスパッタ
リングを行うと、第１図（ａ）に示すように第１のアル
ミニウム層４がコンタクトホール３の側壁に比して底に
アルミニウム配線層が厚く形成される。
処理室内圧−−−一−−−−−・−−−−−−−一−−
−−−−−−−−−−・−１ミリトール雰囲気ガス−−
−−−−−一−−−−−−−−−−−−−−−−−＝−
−一−−−−−−アルゴン（Ａｒ）出 力−−−−−
−−−−−−−−−−−−−−−−−−−−−２キロワ
ット基板加熱塩度−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−１００℃つぎに下記
の条件でスパッタリングを行うと、第１図ら）に示すよ
うに第２のアルミニウム層５がコンタクトホール３の側
壁に比較的厚く形成される。
−−−−−−−−−−・−１ミリトール雰囲気ガス−−
−−−−−一−−−−−−−−−−−−−−−−−＝−
−一−−−−−−アルゴン（Ａｒ）出 力−−−−−
−−−−−−−−−−−−−−−−−−−−−２キロワ
ット基板加熱塩度−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−１００℃つぎに下記
の条件でスパッタリングを行うと、第１図ら）に示すよ
うに第２のアルミニウム層５がコンタクトホール３の側
壁に比較的厚く形成される。
処理室内圧−−−一−−−−〜−−−−−−−・−−一
一−−−−−−・−−−５ミリトール雰囲気ガス−・・
−一−−−−−−−−−−−−−−−−−−−−一−−
−−−−−アルゴン（Ａｒ）出 力・・＝−−一−−
−〜−−−−−−−・・−・−−一−−−・・−・−８
キロワット基板加熱温度−−−−−−ｍ−・−−−−−
−−・−・−−−−−・−−−−−−一−−・−・−５
００℃ついで下記の条件でスパッタリングを行うと、第
１図（Ｃ）に示すように第３のアルミニウム層６がコン
タクトホール３の底部に比較的厚く形成される。
一−−−−−−・−−−５ミリトール雰囲気ガス−・・
−一−−−−−−−−−−−−−−−−−−−−一−−
−−−−−アルゴン（Ａｒ）出 力・・＝−−一−−
−〜−−−−−−−・・−・−−一−−−・・−・−８
キロワット基板加熱温度−−−−−−ｍ−・−−−−−
−−・−・−−−−−・−−−−−−一−−・−・−５
００℃ついで下記の条件でスパッタリングを行うと、第
１図（Ｃ）に示すように第３のアルミニウム層６がコン
タクトホール３の底部に比較的厚く形成される。
処理室内圧−一一一−−−−−−−−−−−−−・−・
・・−−−−−−・−一−〜−−１ミリトール雰囲気ガ
スーー−−−−−一−・−・・・−・−一−−−−−−
・〜−−−−−−−・−アルゴン（Ａｒ）出 力−−
−−−−一一−−−−−−−−−−−−−−−−−・−
−−−−−−２キロワット基板加熱塩度−−−−〜−−
−−−−−・−・−・−−−ｍ−−−−−−−・−・−
、１００°にのように条件の異なる三工程のスパッタリ
ングを行うことにより、それぞれの条件の特徴を生かし
て良好な形状の金属配線層を、アスペクト比の高いコン
タクトホール３内に形成することが可能となる。
・・−−−−−−・−一−〜−−１ミリトール雰囲気ガ
スーー−−−−−一−・−・・・−・−一−−−−−−
・〜−−−−−−−・−アルゴン（Ａｒ）出 力−−
−−−−一一−−−−−−−−−−−−−−−−−・−
−−−−−−２キロワット基板加熱塩度−−−−〜−−
−−−−−・−・−・−−−ｍ−−−−−−−・−・−
、１００°にのように条件の異なる三工程のスパッタリ
ングを行うことにより、それぞれの条件の特徴を生かし
て良好な形状の金属配線層を、アスペクト比の高いコン
タクトホール３内に形成することが可能となる。
以上の説明から明らかなように本発明によれば、金属配
線層を形成するスパッタリング工程を三工程に分けて行
い、それぞれの工程の条件を選択することにより、コン
タクトホール内に良好な形状の金属配線層を形成するこ
とが可能となる利点があり、著しい信鎖性向上の効果が
期待できる半導体装置の製造方法の提供が可能である。
線層を形成するスパッタリング工程を三工程に分けて行
い、それぞれの工程の条件を選択することにより、コン
タクトホール内に良好な形状の金属配線層を形成するこ
とが可能となる利点があり、著しい信鎖性向上の効果が
期待できる半導体装置の製造方法の提供が可能である。
【図面の簡単な説明】
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 第３図は従来の半導体装置の製造方法の問題点を示す側
断面図、である。 図において、 ■は半導体基板、 ２はシリコン酸化膜、３はコンタク
トホール、 ４は第１のアルミニウム層、 ５は第２のアルミニウム層、 ６は第３のアルミニウム層、を示す。 ｃｌ 第３のアルミニウム層（６）の形成 本発明による一実施例を工程順に示す側断面図第 図
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 第３図は従来の半導体装置の製造方法の問題点を示す側
断面図、である。 図において、 ■は半導体基板、 ２はシリコン酸化膜、３はコンタク
トホール、 ４は第１のアルミニウム層、 ５は第２のアルミニウム層、 ６は第３のアルミニウム層、を示す。 ｃｌ 第３のアルミニウム層（６）の形成 本発明による一実施例を工程順に示す側断面図第 図
Claims (1)
- 【特許請求の範囲】 半導体基板（１）の表面に形成した絶縁膜（２）に設
けたコンタクトホール（３）内に、金属配線層を形成す
る半導体装置の製造方法において、 前記半導体基板（１）を１５０℃以下に加熱し、１ミリ
トール以下の真空中で、２キロワット以下の出力で前記
金属配線層を前記コンタクトホール（３）内に形成する
工程と、 前記半導体基板（１）を５００℃以上に加熱し、５〜７
ミリトール程度の真空中で、７キロワット乃至９キロワ
ットの出力で前記金属配線層を前記コンタクトホール（
３）内に形成する工程と、前記半導体基板（１）を１５
０℃以下に加熱し、１ミリトール以下の真空中で、２キ
ロワット以下の出力で前記金属配線層を前記コンタクト
ホール（３）内に形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418990A JPH0445525A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418990A JPH0445525A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0445525A true JPH0445525A (ja) | 1992-02-14 |
Family
ID=15578782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15418990A Pending JPH0445525A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445525A (ja) |
-
1990
- 1990-06-12 JP JP15418990A patent/JPH0445525A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100291284B1 (ko) | 알루미늄금속층배선방법 | |
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| JPH08250596A (ja) | 半導体装置の金属配線形成方法 | |
| JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0445525A (ja) | 半導体装置の製造方法 | |
| JPH1098041A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JP2003060082A5 (ja) | ||
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| KR100199526B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3187065B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR20040037836A (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH02228034A (ja) | 半導体装置の製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPS616823A (ja) | 半導体装置の製造方法 | |
| JP2000208442A (ja) | 半導体装置の製造方法 | |
| JPH05166750A (ja) | 半導体装置の製造方法 |