JPH02228034A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ゲート電極をタングステン膜で構成した半
導体装置及びその製造方法に関するもので、特に、当該
半導体装置にその製造中１こ加えられる高温熱処理によ
る当該半導体装置の特性劣化のうちのタングステン膜に
起因する特性劣化を低減出来る半導体装置及びその製造
方法に関するものである。

（従来の技術） ゲート電極を有する半導体装置としては、例えば、半導
体メモリやマイクロプロセッサ等のＬＳＩを構築するう
えの重要なデバイスとして知られる、ＭＯＳ　（Ｍｅｔ
ａｌ　０ｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）型Ｆ
ＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏ
ｒ）がある。

このようなＭＯＳ型ＦＥＴのゲート電極材料としては、
一般には、多結晶シリコン（以下、ポリシリコンと称す
る。）が用いられていた。その理由は、ポリシリコンが
、良好な被エツチング性、良好な酸化特性、化学的安定
性、優れたステップカバレージ性（下地段差にかかわら
ず均一な膜厚で下地を被覆する性質）を具えているから
であった。

しかし、ＬＳＩの高集積化、高速化が進むにつれ、ゲー
ト１！極を含む配線の抵抗１こ起因する信号遅延時間の
増加が、問題になっている。そこで、最近では、ゲート
電極材料にポリシリコンの代わりに高融点金属とシリコ
ンとの合金（シリサイド）及びポリシリコンが用いられ
、ゲート電極の構造は、シリサイド／ポリシリコンの２
層構造とされている。しかし、今後、ＬＳＩの高集積化
がざらに進むと、この構成では要求を満足出来なくなる
ので、より低抵抗なゲート電極材料が必要になる。

このような要求を満たすゲート電極材料としてタングス
テンが考えられる。第５図（Ａ）〜（Ｃ）は、ゲート電
極にタングステンを用いた従来のＭＯＳ型ＦＥＴの構造
と、このゲート電極の形成方法とを説明するための図で
あり、ゲート電極形成工程に看目し断面図を以って概略
的に示した工程図である。

先ず、シリコン基板１１に素子分離のためのフィールド
酸化膜１３が公知の方法により形成され、次いで、この
シリコン基板１１に例えば熱酸化法によつ膜厚が例えば
１５０λ程度のゲート絶縁膜用のシリコン酸化膜１５（
以下、ゲートシリコン酸化膜１５と称する）、が形成さ
れる（第５図（Ａ））。

次に、スパッタ法、ＣｖＤ法或いはＥＢ（エレクトロン
ヒーム）蒸着法等の好適な方法により、ゲートシリコン
酸化膜１５上に、タングステン膜で構成されるゲート電
極を得るために、膜厚が例えば３０００人程度Ｑ９ング
ステン（Ｗ）素材膜１７が形成される（第５図（Ｂ））
。

次に、このタングステン素材膜１７上（こゲート電極を
パターニングするためのマスクになるレジストパタン（
図示せず）が形成され、このレジストパタンをマスクと
しタングステン素材膜１７の不用部分がエツチングされ
、タングステン膜を用いたゲート電極１７ａが形成され
る（第５図（Ｃ））。

その後、ソース領域、トレイン領域等の形成がなされＭ
ＯＳ型ＦＥＴが形成される。しがし、ここではソース領
域等の形成手順の説明は省略する。

ここで、スパッタ法によりタングステン素材膜を形成し
た場合、文献（アイイーイーイー　トランザクションズ
　オン　エレクトロンデバイセズ（ＩＥＥＥ　ＴＲＡＮ
ＳＡＣＴＩＯＮＳ　ＯＮεＬＥＣＴＲＯＮ　１）ＥＶＩ
ＣＥＳ）ｌ１（３）　（１９８７，３）　ｐｐ、６０７
〜６１３）に開示されているように、成膜後のタングス
テン素材膜の内部応力は、スパッタ時のＡｒ（アルゴン
）ガス圧により変化する。第６図は、その様子を示した
図であり、上述の文献から引用した図であり、タングス
テン素材膜の内部応力のアルゴンガス圧依存性を示した
特性曲線図である。

さらに、上述の文献によれば、ＭＯＳ型ＦＥＴのゲート
電極をタングステン膜で構成した場合、このタングステ
ン膜の内部応力の大きさは、界面準位の形成に関係し、
ホットキャリアによる９、、の劣化に関係すると云う。

従って、これを回避するため、上述の文献には、ＭＯＳ
型ＦＥＴの作製に当たり、タングステン素材膜を成膜し
た後（第５図（Ｂ）の状態）に、このタングステン素材
膜に対し９００〜１１００℃の温度で熱処理（以下、ア
ニールと称することもある）を行なう方法が提案されて
いる。このアニールによりタングステン素材膜の内部応
力は減少し４×１０’　ｄｙｎｅ／ｃｍ２程度の引張応
力になることが示されている。また、このようなアニー
ルを行なったタングステン素材膜をバターニングしゲー
ト電極としたＭＯＳ型ＦＥＴでは、９１の劣化等は起こ
らないと云う。

ざらにこの文献によれば、タングステン素材膜は、その
成膜後であってアニール前の内部応力が１．５　ｘ　１
０”ｄｙｎｅ／ｃｍ２程度の圧縮応力を示すもので良い
とされている。その理由は、当初から低応力のタングス
テン素材膜を成膜するためには比較的高いアルゴンガス
圧にしなければならず、このような条件で形成されたタ
ングステン素材膜は多量の酸素が混入したものとなるの
でエツチング形状が悪化するという欠点が出、これを回
避するためであった。タングステン素材膜を成膜後の内
部応力が高い（圧縮応力が高い）ものとしても、上記文
献の方法によればアニールにより内部応力の低減が図れ
るので問題とならない訳である。

（発明が解決しようとする課題） しかしながら、この出願に係る発明者の詳細な実験（後
述する）によれば、スパッタ法により形成したタングス
テン素材膜であって成膜後で熱処理前に（ａｓ−ｄｅｐ
ｏ時に）高い圧縮応力を有しているタングステン素材膜
の場合、これ、Ｈ＜ターニングしゲート電極としＭＯＳ
構造のキャパシタを構成しこのキャパシタを１０００℃
程度の温度で熱処理すると、固定電荷密度及び界面準位
密度が急激に増加してしまうという問題点、即ちＭＯＳ
特性か劣化するという問題点があった。

第７図及び第８図は上記実験結果を示した特性曲線図で
あり、第７図は固定電荷密度について、第８図は界面準
位密度についてのものである。両図において、印のデー
タは熱処理温度が１０００°Ｃのときのもの、ｘ印のデ
ータは熱処理温度が９００℃のときのものである。なお
、両図共に、ＭＯＳ型のキャパシタの一方の電極（ゲー
ト電極に相当する）を得るためのタングステン素材膜を
スバ・シタ法により形成する際に、旺パワーを一定にし
アルゴンガス圧％５．Ｉ２，２０　ｍｍＴｏｒｒに変化
させることにより、成膜後でアニール前のタングステン
素材膜の内部応力がそれぞれ、−３，２ｘ　ｌ０９ｄｙ
ｎｅ／ａｍ２１０．５ｘ　１０θｄｙｎｅ／ｃｍ２−１
４．３　Ｘ　１０’　ｄｙｎｅ／ｃｍ２（いずれも圧縮
応力）のタングステン素材膜を成膜し、これらを用いて
ＭＯＳ型のキャパシタを形成し、これに対し９００℃或
いは１０００℃の温度で窒素雰囲気で３０分間の熱処理
をした後各々の、固定電荷密度と、界面準位密度とをそ
れぞれ測定し、この測定で得たデータを整理して得たも
のである。

圧縮応力の高いタングステン膜を用いて構成したＭＯＳ
構造のＭＯＳ特性が、上述したように劣化するとなると
、このようなタングステン膜を用いてゲート電極を構成
した半導体装置例えばＭＯＳ型ＦＥＴでは、その製造工
程中の種々のアニールによりＭＯＳ特性が劣化（変動）
し易いことになるので、所望の特性のＭＯＳ型ＦＥＴを
製造するうえで非常に問題になる。

ここで、このような問題点を解決するため、従来技術の
項で説明したように、スパッタ時のアルゴンガス圧を高
くし内部応力の小ざいタングステン素材膜を形成するこ
とも考えられる６しかし、先に説明したように、このよ
うな条件で形成されたタングステン素材膜は多量の酸素
を含むものとなりエツチング形状が悪化するという問題
点が生じてしまう。

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、上述した問題点を解決し、当該
半導体装フの特性劣化のうちのゲート電極を構成するタ
ングステン膜に起因する劣化を低減出来る半導体装置と
、その製造方法とを提供することにある。

（課題を解決するための手段） この目的の達成を図るため、この出願の第一発明である
半導体装置によれば、ゲート電極にタングステン膜を用
いでいる半導体装置において、ゲート電極を、第一のタ
ングステン膜と、この第一のクンゲステン膜上に設けら
れた第二のタングステン膜との２層膜を以って構成した
ことを特徴とする。

また、この出願の第二発明である半導体装置の製造方法
によれば、ゲート電極にタングステン膜を用いでいる半
導体装Ｍを製造するに当たり、下地上に、第一のタング
ステン素材膜を、この第一のタングステン素材膜を成膜
した後であって当該半導体装置の製造に際する後工程で
の熱処理を受ける前のこの笥−のタングステン素材膜の
内部応力が圧縮応力を示す被着方法で形成する工程と、 前述のタングステン素材膜上に第二のタングステン素材
膜を、この第二のタングステン素材膜を成膜した後であ
って当該半導体装置の製造に際する後工程での熱処理を
受ける前のこの素材膜の内部応力が引張応力を示す被着
方法で形成する工程と、 前述の第一及び第二のクンゲステン素材膜をバターニン
グし第一及び第二のタングステン膜の２層膜から成るゲ
ート電極を形成する工程とを含むことを特徴とする。

この第二発明の製造方法の実施に当たり、前述の第一の
タングステン素材膜の被着方法を、スパッタ法或いは電
子ビーム蒸着法とし、前述の第二のタングステン素材膜
の被着方法をＷＦｓとＨ２とを原料ガスとするＣＶＤ法
、或いはＷＦ、とＳｉＨ４とを原料ガスとするＣＶＤ法
とするのが好適である。

さらに、この第二発明の製造方法の実施に当たり、前述
の第一のタングステン素材膜の膜厚と、前述の第二のタ
ングステン素材膜の膜厚との比を変えることにより、画
素材膜で構成される２層膜の成膜後であって当該半導体
装置の製造に際する後工程での熱処理を受ける前の内部
応力を引張応力或いは５　ｘ　ｌＯ’ｄｙｎｅ／ｃｍ２
以下の圧縮応力にするのが好適である。

（作用） この出願の第一発明の半導体装置によれば、ゲート電極
を第一のタングステン膜と、この上に設けた第二のタン
グステン膜との２層膜を以って構成しているので、第一
及び第二タングステン膜各々を単独に用いた時とは異な
る物性を示すゲート電極が得られるようになる。このた
め、所望の特性の半導体装置が得られるようになる。

また、この出願の第二発明の半導体装置の製造方法によ
れば、第一のタングステン素材膜を圧縮応力を示すよう
に成膜し、第二のタングステン素材膜を引張応力を示す
ように成膜することにより、これら素材膜で構成される
２層膜の、成膜後であって当該半導体装置の製造に際す
る熱処理前の内部応力（ａｓ−ｄｅｐｏ時の内部応力と
称する）が、所望の値に調整される。

（実施例） 以下、図面を参照してこの発明の半導体装置の実施例と
、半導体装置の製造方法の実施例とにつき説明する。

なお、各実施例は、第一及び第二タングステン膜から成
る２層膜を一方の電極（ゲート電極を想定）どしたＭＯ
３構造のキャパシタを、第一及び第二タングステン膜の
膜厚比を変えて種々作製し、これらキャパシタに熱処理
を施し、その後固定電荷２度及び界面準位密度をそれぞ
れ測定し、その結果からこの出願の第一発明の半導体装
置の効果と、第二発明の半導体装置の製造方法の効果と
につき示したものである。

予」ｌ（駄 この出願に係る各発明の詳細な説明の前に、この発明の
説明に供する以下に説明するような予備実験を行なった
。第２図はその説明に供する図であり、シリコン基板２
１上に素子分離領域２３を形成し、ざらにこのシリコン
基板２１にゲートシリコン酸化膜２５ソ形成し、そのゲ
ートシリコン酸化膜２５上に第一のタングステン素材膜
としてのスパッタ法により形成したタングステン膜（以
下、スパッタタングステン膜と略称することもある）２
７、第二のタングステン素材膜としてのＣＶＤ法により
形成したタングステン膜（以下、ＣＶＤタングステン膜
と略称することもある）２９とをこの順に形成した試料
の要部断面図である。

実際には、ゲートシリコン酸化膜２５までの形成かなさ
れたシリコン基板を多数用意し、これらシリコン基板を
４つの群に分け、第一群のシリコン基板のゲートシリコ
ン酸化膜上には膜厚が５００人のスパッタタングステン
膜２７ヲ形成し、第二群のシリコン基板のゲートシリコ
ン酸化膜上には膜厚か１５００人のスパッタタングステ
ン膜２７ヲ形成し、第三群のシリコン基板のゲートシリ
コン酸化膜上には膜厚が２５００λのスパッタタングス
テン膜２７ヲ形成し、第四群のシリコン基板のゲートシ
リコン酸化膜上には膜厚が３０００人のスパッタタング
ステン膜２７ヲ形成した。そして、第一群〜第三群の各
シリコン基板のスパッタタングステン膜２７上には、こ
の膜２７との総和が３０００人となるように、ＣＶＤタ
ングステン膜２９ヲそれぞれ形成した。

なお、上記各スパッタタングステン膜２７は、この場合
、スパッタ装置の成膜室をアルゴンガス導入前に２．Ｏ
ｘ　１０−’Ｔｏｒｒまで真空引きした後、この成膜室
にアルゴンガスをアルゴンガス圧が５　ｍｍＴ。

ｒｒとなるように導入し、ＲＦパワーは２にＷ（ＲＦパ
ワー密度で４　Ｗ／ｃｍ２）とした条件で形成した。ま
た、上記各ＣＶＤタングステン膜２９は、原料ガスとし
てＷＦ６と８２とを用いＷＦ６ガスの分圧を４Ｐａとし
、Ｈ２ガスの分圧を１００　Ｐａとし、基板（スパッタ
タングステン付きシリコン基板）の温度を４００℃とし
た条件で形成した。　このような条件で形成したスパッ
タタングステン膜及びＣＶＤタングステン膜それぞれの
、ａｓ−ｄｅｐｏ峙の内部応力は、スパッタタングステ
ン膜のものが１．４ｘ　１０”ｄｙｎｅ／ｃｍ２（圧縮
）であり、ＣＶＯタングステン膜のものが０．５　ｘ　
ｔｏ”ｄｙｎｅ／ｃｍ２（引張）であることが分った。

なお、内部応力の測定は、成膜後の基板の反りをフラッ
トネステスターで測定し、その結果から求めた（以下同
様）。また、スパッタクンゲステン膜２７及びＣＶＤタ
ングステン膜２９で構成された２層膜の内部応力も同様
な方法により求めた。

次に、上記２層膜中のスパッタタングステン膜２７の膜
厚を横軸にとり、２層膜の内部応力を縦軸にとり、スパ
ッタタングステン膜２７の膜圧と、２層膜の内部応力と
の関係を調べたところ、第３図に示すような結果となっ
た。第３図からも理解できるように、スパッタタングス
テン膜及びＣＶＤタングステン膜で構成される２層膜の
内部応力は、両者の膜厚比を変えることにより、圧縮応
力から引張応力まで任意に制御出来ることが分った。

先主１夢仁表σ作５１ＩＩλａ朋 次に、実施例の説明に供するＭＯＳ型のキャパシタの作
製手順につき説明する。　ＭＯＳ型のキャパシタは、１
枚のシリコン基板に多数作り込む。第１図（Ａ）〜（Ｅ
）は、その説明に供する製造工程図であり、製造工程中
の主な工程におけるキャパシタの様子を、シリコン基板
内の多数のＭＯＳ型キャパシクのうちの２個に着目し断
面図を以って示したものである。しかしながら、これら
図は、この発明が理解出来る程度に概略的に示しである
にすぎず、従って、各構成成分の寸法、形状、各構成成
分間の寸法比・も概略的であり、この発明が図示例のみ
に限定されるものではないことは理解されたい。

先ず、この実施例ではシリコン基板をＪＸｎ枚（ｎは正
の整数）用意した。そして、公知の技術により、それぞ
れのシリコン基板２１に素子分離のためのフィルート酸
化膜２３を形成し、ざらに熱酸化法により膜厚が８００
人程度のゲート絶縁膜としてのシリコシ酸化膜２５（以
下、ゲートシリ７コン酸化膜コン膜２５と称する。）を
形成した（第１図（Ａ））。

次に、固定電荷肥度を求めることか出来るようにするた
め、ゲートシリコン酸化膜が形成されたシリコン基板２
１ヲフツ化水素酸にはしから浸漬してゆき、１枚のシリ
コン基板内に膜厚の異なるゲートシリコン酸化膜２５ａ
、２５ｂ￥ｒ形成した（第１図（８）　）　。

次に、Ａｘｎ枚のシリコン基板をｎ枚づつ４つの群に分
ける。そして、第一群の各シリコン基板のゲートシリコ
ン酸化膜２５ａ、２５ｂ上に、スパッタ法によつ膜厚が
５００人のスパッタタングステン膜２７ヲそれぞれ形成
した。また、第二群の各シリコン基板のゲートシリコン
酸化膜２５ａ、２５ｂ上に、スパッタ法により膜厚が１
５００人のスパッタタングステン膜２７ヲそれぞれ形成
した。また、第三群の各シリコン基板のゲートシリコン
酸化膜２５ａ、２５ｂ上に、スパッタ法によつ膜厚が２
５００人のスパッタタングステン膜２７ヲそれぞれ形成
した。また、笥四群のシリコン基板のゲートシリコン酸
化膜２５ａ。

２５ｂ上に、スパッタ法により膜厚が３０００人のスパ
ッタタングステン膜２７ヲそれぞれ形成した（第１図（
Ｃ））　、９お、これらスパッタタングステン膜２７は
、上述した予備実験の試料の作製時の成膜条件と同様な
条件で作製した。

次に、ＣＶＤ法によりかつ上述した予備実験の試料の作
製時と同様な成膜条件により、第一群〜第三群のキャパ
シタ作製用シリコン基板のスパッタタングステン１１１
２７上にＣｖＯタングステン膜２９を、スパッタタング
ステン膜及びＣＶＤクンゲステン膜のそれぞれの膜厚の
総和が３０００大となるように、それぞれ形成した（第
１図（Ｄ））、なあ、第四群のキャパシタ作製用シリコ
ン基板上には、ＣＶＤタングステン膜は形成しない。

次に、第一〜第四群の各シリコン基板のＣｖＤタングス
テン膜２膜上９上後に行なう高温熱処理の際にタングス
テン膜が酸化するのを防ぐために、低温（４００℃）の
常圧ＣＶＤ法により膜厚が２０００人程度のシリコン酸
化膜（図示せず）をそれぞれ形成し、次いで、これら各
試料に対しアニール炉を用い１０００’Ｃの温度でＮ２
雰囲気中で３０分間の熱処理を共に行なった。

次に、これら各試料のシリコン酸化膜（図示せず）上に
ゲート電極をパターニングするためのレジストバタン（
図示せず）をそれぞれ形成した。

次いで、このレジストパタンをマスクとしシリコン酸化
膜（図示せず）、ＣｖＤタングステン膜２９及びスパッ
タタングステン膜２７の不要部分を各試料毎にそれぞれ
除去し、その後、残存しているシリコン酸化膜の部分を
フッ化水素酸により除去した。この結果、第一のタング
ステン素材膜２７の残存部分から成る第一のタングステ
ン膜２７ａと、第二のタングステン素材膜２９の残存部
分から成る第一のタングステン膜２９ａとの２層膜で構
成されたゲート電極３１を有するＭＯＳ型キャパシタ３
３ヲ得た（第３図（Ｅ））。

古　電・密度の１ 次に、上述のように作製したＭＯＳ型のキャパシタを具
える各試料を用い、以下に説明するような手順により固
定電荷密度Ｎ４を求めた。

各試料毎に、各試料上に形成された多数のＭＯＳ型キャ
パシタのうちの複数の所定位置のキャパシタの、ゲート
シリコン酸化膜の膜厚（各キャパシタのゲート酸化シリ
コン膜は、第１図（Ｂ）に２５ａ、２５ｂで示すように
異なっている。）ｔと、そのキャパシタのフラットバン
ド電圧ＶＦ８とを公知の方法で測定し、縦軸にＶＦＩＩ
、横軸にｔをとり各値をプロットした直線（図示せず）
の傾きから、固定電荷密度Ｎｆを求めた。

面５　亡密Ｐの・、１ また、上述のように作製したＭＯＳ型のキャパシタを具
える各試料のゲートシリコン酸化膜の膜厚か２００人の
キャパシタを用い、公知のタワシスタテイックＣｖ法（
Ｑｕａｓｉ−３ｔａｔｉｃ　ＣＶ法）により、各試料毎
の界面準位密度Ｄｌｔをそれぞれ求めた。

暫り 次に、上述のようにして作製したＭＯＳ型のキャパシタ
を有する各試料の、第一及び第二タング、ステン膜２７
ａ、２９ａから成るゲート電極３１のスパッタタングス
テン膜の膜厚を、第２図に示した２層膜中のタングステ
ン膜の膜厚に当ではめて、該ゲ−上電極３１ヲ構成して
いる２Ｎ膜のａｓ−ｄｅｐ。

時の内部応力を類推した。そして、この内部応力が、各
試料に対し熱処理（この場合は上記した１０００℃の温
度による熱処理）をした後に測定した固定電荷密度Ｎｙ
及び界面準位密度Ｄｌｔにどのように影響するかを考察
した。

第４図（Ａ）及びＣＢ）は、この説明に供する図であり
、第４図（Ａ）は、横軸に上記内部応力をとり、縦軸１
こ上記固定電荷密度をとり、それらデータをプロットし
で示した特性曲線図、第４図（Ｂ）は、横軸に上記内部
応力をとり、縦軸に上記界面準位密度をとり、それらデ
ータをプロットして示した特性曲線図である。

第４図（Ａ）から理解できるように、スパックタングス
テン膜のみでゲート電極を構成したＭＯＳ型キャパシタ
（第４図（Ａ）中の内部応力が１４．２ｘ　ｌ０９ｄｙ
ｎｅ／ｃｍ２の圧縮応力のところもの）の場合は固定電
荷密度は大きくなる。しかし、スパッタタングステン膜
及びＣＶＤタングステン膜で構成した２層膜の内部応力
が５　ｘ　ｌｏｇｄｙｎｅ／ｃｍ２以下の圧縮応力を示
す２層膜、或いは引張応力を示す２層膜をゲート電極と
したＭＯＳ型キャパシタでは、固定電荷密度Ｎｆは小さ
な値となり、ゲート電極をポリシリコンで構成した場合
のキャパシタの固定電荷密度と同等になることが分った
。

また、菓４図（Ｂ）から理解出来るように、界面準位密
度についても固定電荷密度と同様な傾向であり、スパッ
クタングステン膜及びＣＶＤタングステン膜で構成した
２層膜の内部応力が５×１０９ｄｙｎｅ／ｃｍ２以下の
圧縮応力を示す２層膜或いは引張応力を示す２層膜をゲ
ート電極としたＭＯＳ型キャパシタでは、界面準位密度
Ｄｌｔは、小ざな値となり、ゲート電極をポリシリコン
で構成した場合のキャパシタの界面準位密度と同等（こ
なることが分った。

この結果から、互いに逆向きの内部応力を持ちそれぞれ
が比較的大きな内部応力を持つスパッタタングステン素
材膜と、ＣｖＤタングステン素材膜とを、これら素材膜
で構成される２層膜の内部応力が引張応力或いは５　Ｘ
　１ｏ９ｄｙｎｅ／ｃｍ２以下の圧縮応力となるような
膜厚比に成膜し、この２層膜をバターニングしで得た２
層構造のクンゲステン膜から成るゲート電極を具える半
導体装置は、この半導体装置の製造中の熱処理後におい
ても固定電荷密度及び界面準位密度に小さい値を示す。

従って、安定なＭＯＳ特性を持つ半導体装Ｍを得ること
が出来る。

以上がこの発明の実施例であるが、この発明は上述の実
施例にのみ限られるものではない。

上述の実施例では、第一のタングステン素材膜をスパッ
タ法により形成し、第二のタングステン素材膜ｖｃｖｏ
法により形成する場合につき説明している。しかし、第
一及び第二のタングステン素材膜の形成方法は、実施例
の方法に限られるものではなく、その目的に合致するも
のであれば他の方法で良い、第一のタングステン素材膜
の形成方法の他の例としでは、ａｓ−ｄｅｐｏ峙の内部
応力が圧縮応力となることで知られる、電子ビーム蒸着
法でも良い。

（発明の効果） 上述した説明からも明らかなように、この出願の第一発
明の半導体装置によれば、ゲート電極を第一のタングス
テン膜と、この上に設けた第二のタングステン膜との２
層膜を以って構成しているので、各タングステン膜各々
を単独に用いた時とは異なる物性を示すゲート電極が得
られるようになる。この点につき、第一タングステン膜
をスパッタタングステン膜とし、第二タングステン膜を
ＣＶＤタングステン膜とした実施例の構成で例示すれば
、クシゲステン膜をゲート電極とした場合に問題となる
Ｎａ等の可動イオンがＣＶＤタングステン膜では少ない
ので、スパッタタングステン膜のみで構成した場合より
可動イオンの影Ｗを低減出来る。

また、この出願の第二発明である半導体装置の製造方法
によれば、第一のタングステン素材膜を圧縮応力を示す
よう（こ成膜し、第二のタングステン素材膜を引張応力
を示すように成膜することにより、これら素材膜で構成
される２層膜のａＳ−ｄｅｐｏ時の内部応力を所望の値
に容易に調整することが出来る。ざらに、この２層膜を
パターニングして第一及び第二タングステン膜の積層体
から成るゲート電極を容易に得ることが出来る。

従って、実施例の構成で例示すれば、２層膜のａｓ−ｄ
ｅｐｏ時の内部応力を引張応力或いは５×１０ｇｄｙｎ
ｅ／ｃｍ２以下の圧縮応力に容易に出来る。このため、
当該半導体装置の製造時に例え高温熱処理があっても、
固定電荷密度の増加、界面準位密度の増加といったＭＯ
Ｓ特性の変動を低減出来るので、所望のＭＯＳ特性を示
す半導体装置を提供することが出来る。

【図面の簡単な説明】

第１図（Ａ）〜（Ｅ）は、この発明の説明に供する図で
あり、ＭＯＳ型のキャパシタの製作手順を示す工程図、 第２図は、この発明の説明に供する図であり、予備実験
の試料の要部断面図、 第３図は、この発明の説明に供する図であり、２層膜中
のスパッタタングステン膜厚と、２層膜のａｓ−ｄｅｐ
ｏ時の内部応力との関係を示す図、 第４図（Ａ）及びＣＢ）は、この発明の説明に供する図
、 第５図（Ａ）〜（Ｃ）は、従来技術の説明に供する図で
あり、タングステン膜をゲート電極としたＭＯＳ型ＦＥ
Ｔのゲート電極形成工程の説明に供する工程図、 第６図は、スパッタタングステン膜の内部応力のアルゴ
ンガス圧依存性を示す図、 第７図は、従来の構造における固定電荷密度の熱処理に
よる変動のａｓ−ｄｅｐｏ時の内部応力依存性を示す図
、 第８図は、従来の構造における界面準位密度の熱処理に
よる変動のａｓ−ｄｅｐｏ時の内部応力依存性を示す図
である。 ２１・・・シリコン基板、　　２３・・・フィールド酸
化膜２５・・・ゲートシリコン酸化膜 ２５ａ、２５ｂ・・・膜厚の異なるゲートシリコン酸化
膜２７・・・第一のタングステン素材膜（スパッタタン
グステン膜） ２７ａ・・・第一のタングステン膜 ２９・・・第二のタングステン素材膜（ＣＶＤタングス
テン膜） ２９ａ・・・第一のタングステン膜 ３１・・・ゲート電極 ３３・・・ＭＯＳ型のキャパシタ。 ２５：ゲートシリコン酸化膜

Claims (4)

【特許請求の範囲】
1. （１）ゲート電極にタングステン膜を用いている半導体
   装置において、 ゲート電極を、 第一のタングステン膜と、該第一のタングステン膜上に
   設けられた第二のタングステン膜との２層膜を以って構
   成したことを特徴とする半導体装置。
2. （２）ゲート電極にタングステン膜を用いている半導体
   装置を製造するに当たり、 下地上に、第一のタングステン素材膜を、該第一のタン
   グステン素材膜を成膜した後であって当該半導体装置の
   製造に際する後工程での熱処理を受ける前の該第一のタ
   ングステン素材膜の内部応力が圧縮応力を示す被着方法
   で形成する工程と、前記第一のタングステン素材膜上に
   第二のタングステン素材膜を、該第二のタングステン素
   材膜を成膜した後であって当該半導体装置の製造に際す
   る後工程での熱処理を受ける前の該素材膜の内部応力が
   引張応力を示す被着方法で形成する工程と、 前記第一及び第二のタングステン素材膜をパターニング
   し第一及び第二のタングステン膜の２層膜から成るゲー
   ト電極を形成する工程とを含むことを特徴とする半導体
   装置の製造方法。
3. （３）請求項２に記載の半導体装置の製造方法において
   、 前記第一のタングステン素材膜の被着方法を、スパッタ
   法或いは電子ビーム蒸着法とし、 前記第二のタングステン素材膜の被着方法をＷＦ＿６と
   Ｈ＿２とを原料ガスとするＣＶＤ法、或いはＷＦ＿６と
   ＳｉＨ＿４とを原料ガスとするＣＶＤ法とすること を特徴とする半導体装置の製造方法。
4. （４）請求項２に記載の半導体装置の製造方法において
   、 前記第一のタングステン素材膜の膜厚と、前記第二のタ
   ングステン素材膜の膜厚との比を変えることにより、両
   素材膜で構成される２層膜の、成膜後であって当該半導
   体装置の製造に際する後工程での熱処理を受ける前の内
   部応力を、引張応力或いは５×１０＾９ｄｙｎｅ／ｃｍ
   ＾２以下の圧縮応力にすることを特徴とする半導体装置
   の製造方法。