JPH05166750A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05166750A JPH05166750A JP35283491A JP35283491A JPH05166750A JP H05166750 A JPH05166750 A JP H05166750A JP 35283491 A JP35283491 A JP 35283491A JP 35283491 A JP35283491 A JP 35283491A JP H05166750 A JPH05166750 A JP H05166750A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- deposited
- contact
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールの径を広げることなく、配
線素材堆積のカバレッジを向上させるコンタクト形成方
法を提供する。 【構成】 シリコン基板１上に絶縁膜２を堆積し、コン
タクトホール３を形成する。表面にTi膜４を堆積し、反
応性イオンエッチングにより全面エッチバックを行う。
コンタクトホール３の側壁に形成されたサイドウォール
スペーサ８，８表面にTi膜４及びTiＮ膜５を堆積する。
この表面にAl合金膜６を堆積する。
線素材堆積のカバレッジを向上させるコンタクト形成方
法を提供する。 【構成】 シリコン基板１上に絶縁膜２を堆積し、コン
タクトホール３を形成する。表面にTi膜４を堆積し、反
応性イオンエッチングにより全面エッチバックを行う。
コンタクトホール３の側壁に形成されたサイドウォール
スペーサ８，８表面にTi膜４及びTiＮ膜５を堆積する。
この表面にAl合金膜６を堆積する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にコンタクトの形成方法に関するものであ
る。
に関し、特にコンタクトの形成方法に関するものであ
る。
【０００２】
【従来の技術】導電領域を有するシリコン基板上又は配
線上に形成するコンタクトの材料にはアルミニウムが広
く用いられている。このアルミニウムとシリコン基板又
は配線との合金化により接合が破壊されることを防ぐた
めに、アルミニウムには１〜２％のシリコンが含有され
ている。このシリコンが、アルミニウム蒸着等の過程に
おいて析出し、コンタクト接合部を塞いで抵抗を高くし
たり、また析出したシリコンがｐ型であることからシリ
コン基板のｎ型導電領域と接触した場合にp-n 接合を形
成することがある。またアルミニウムがシリコン基板又
は配線内に侵食し、シリコン基板又は配線内の接合部を
破壊する場合もある。
線上に形成するコンタクトの材料にはアルミニウムが広
く用いられている。このアルミニウムとシリコン基板又
は配線との合金化により接合が破壊されることを防ぐた
めに、アルミニウムには１〜２％のシリコンが含有され
ている。このシリコンが、アルミニウム蒸着等の過程に
おいて析出し、コンタクト接合部を塞いで抵抗を高くし
たり、また析出したシリコンがｐ型であることからシリ
コン基板のｎ型導電領域と接触した場合にp-n 接合を形
成することがある。またアルミニウムがシリコン基板又
は配線内に侵食し、シリコン基板又は配線内の接合部を
破壊する場合もある。
【０００３】このような問題を解決するために、シリコ
ン基板又は配線とアルミニウムとの間にバリアメタル層
を介在させ、積層構造のコンタクトを形成する方法がと
られている。図１はこの積層構造のコンタクトの形成工
程を示す模式的断面構造図である。図１(a) に示すよう
にシリコン基板１上に絶縁膜２を堆積し、レジストパタ
ーンマスクによりコンタクトホール３を開口する。次に
図１(b) に示すようにこの表面にTi膜４、TiＮ膜５を積
層しバリアメタル層とする。
ン基板又は配線とアルミニウムとの間にバリアメタル層
を介在させ、積層構造のコンタクトを形成する方法がと
られている。図１はこの積層構造のコンタクトの形成工
程を示す模式的断面構造図である。図１(a) に示すよう
にシリコン基板１上に絶縁膜２を堆積し、レジストパタ
ーンマスクによりコンタクトホール３を開口する。次に
図１(b) に示すようにこの表面にTi膜４、TiＮ膜５を積
層しバリアメタル層とする。
【０００４】ここでTi又はTiＮを使用するのは、これら
が高融点金属であり、半導体製造プロセスにおける高温
雰囲気に耐えられるため、またアルミニウムともシリコ
ンとも合金反応が少ないためである。この他にタングス
テンも使用される。この上にAl合金膜６を堆積する。こ
のとき、アスペクト比が高いコンタクトホールの場合
は、Al合金膜６がコンタクトホール表面の形状に沿った
均一な厚みに堆積されずに、コンタクトホール開口部分
の中心に向かってひさしのように突出して堆積されるこ
とがある。
が高融点金属であり、半導体製造プロセスにおける高温
雰囲気に耐えられるため、またアルミニウムともシリコ
ンとも合金反応が少ないためである。この他にタングス
テンも使用される。この上にAl合金膜６を堆積する。こ
のとき、アスペクト比が高いコンタクトホールの場合
は、Al合金膜６がコンタクトホール表面の形状に沿った
均一な厚みに堆積されずに、コンタクトホール開口部分
の中心に向かってひさしのように突出して堆積されるこ
とがある。
【０００５】このような状態ではAl合金膜６のコンタク
トホールへの入り込み（カバレッジ）は悪くなり、コン
タクトホール内でのAl合金膜６の被覆度が低下し、断線
によりコンタクト抵抗が増大する問題が起こる。
トホールへの入り込み（カバレッジ）は悪くなり、コン
タクトホール内でのAl合金膜６の被覆度が低下し、断線
によりコンタクト抵抗が増大する問題が起こる。
【０００６】
【発明が解決しようとする課題】この問題を解決する方
法として以下の方法が考えられている (SemiconductorW
orld, 1985, 3, P.104−P.110)。図２は積層構造のコ
ンタクトホールの模式的断面構造図である。シリコン基
板１上に絶縁膜２を堆積し、コンタクトホールを形成す
る。このとき等方性エッチングを行い、絶縁膜２に傾斜
（テーパ）７を設ける。この表面にTi膜４，TiＮ膜５を
積層し、Al合金膜６を堆積するとテーパ７によりコンタ
クトホールの開口部分が広くなり、Al合金膜６が入り込
み易くなる。ところが近年のパターン微細化の傾向によ
りテーパ７を付加する余地が少なくなっているため、コ
ンタクトホールの外側にテーパを設けるこの方法には限
界がある。
法として以下の方法が考えられている (SemiconductorW
orld, 1985, 3, P.104−P.110)。図２は積層構造のコ
ンタクトホールの模式的断面構造図である。シリコン基
板１上に絶縁膜２を堆積し、コンタクトホールを形成す
る。このとき等方性エッチングを行い、絶縁膜２に傾斜
（テーパ）７を設ける。この表面にTi膜４，TiＮ膜５を
積層し、Al合金膜６を堆積するとテーパ７によりコンタ
クトホールの開口部分が広くなり、Al合金膜６が入り込
み易くなる。ところが近年のパターン微細化の傾向によ
りテーパ７を付加する余地が少なくなっているため、コ
ンタクトホールの外側にテーパを設けるこの方法には限
界がある。
【０００７】本発明はかかる事情に鑑みてなされたもの
であり、コンタクトホールの径を広げることなくAl合金
膜堆積のカバレッジを向上させる配線形成方法を提供す
ることを目的とする。
であり、コンタクトホールの径を広げることなくAl合金
膜堆積のカバレッジを向上させる配線形成方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、シリコン基板上の又は配線上の絶縁膜に
コンタクトホールを形成する工程と、前記コンタクトホ
ール内に高融点金属又はその化合物を堆積する工程と、
これを全面エッチバックすることにより前記コンタクト
ホール側壁に、前記高融点金属又はその化合物によるサ
イドウォールスペーサを形成する工程と、該サイドウォ
ールスペーサの表面に配線素材膜を堆積する工程とを有
することを特徴とする。
の製造方法は、シリコン基板上の又は配線上の絶縁膜に
コンタクトホールを形成する工程と、前記コンタクトホ
ール内に高融点金属又はその化合物を堆積する工程と、
これを全面エッチバックすることにより前記コンタクト
ホール側壁に、前記高融点金属又はその化合物によるサ
イドウォールスペーサを形成する工程と、該サイドウォ
ールスペーサの表面に配線素材膜を堆積する工程とを有
することを特徴とする。
【０００９】
【作用】本発明の半導体装置の製造方法ではコンタクト
ホールの側壁に高融点金属又はその化合物を堆積し、全
面エッチバックを行うので、形成されたサイドウォール
スペーサは側面上部も少しエッチングされてテーパ型を
成している。このことによりコンタクトホール内部にテ
ーパを形成することができ、配線素材膜がコンタクトホ
ールに入り込み易くなる。
ホールの側壁に高融点金属又はその化合物を堆積し、全
面エッチバックを行うので、形成されたサイドウォール
スペーサは側面上部も少しエッチングされてテーパ型を
成している。このことによりコンタクトホール内部にテ
ーパを形成することができ、配線素材膜がコンタクトホ
ールに入り込み易くなる。
【００１０】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図３は本発明による積層構造のコ
ンタクトの形成工程を示す模式的断面構造図である。図
３(a) に示すようにシリコン(100) 基板１上にシリコン
酸化膜の絶縁膜２を化学的気相成長法により１μm 堆積
し、レジストパターンマスクでの反応性イオンエッチン
グ法によりコンタクトホール３を開口する。
き具体的に説明する。図３は本発明による積層構造のコ
ンタクトの形成工程を示す模式的断面構造図である。図
３(a) に示すようにシリコン(100) 基板１上にシリコン
酸化膜の絶縁膜２を化学的気相成長法により１μm 堆積
し、レジストパターンマスクでの反応性イオンエッチン
グ法によりコンタクトホール３を開口する。
【００１１】図３(b) に示すように絶縁膜２上及びコン
タクトホール３底面に高融点金属であるTi膜４をスパッ
タリング法により 0.2μm 堆積する。次に図３(c) に示
すようにＢCl3 ，Cl2 ，ＣＦ4 の混合ガスによる反応性
イオンエッチング法を用いて絶縁膜２上のTi膜４及びコ
ンタクトホール３底部のTi膜４を全面エッチバックを行
い、コンタクトホール３の側壁にサイドウォールスペー
サ８，８を形成する。このときこのサイドウォールスペ
ーサ８，８は側面がガスプラズマ雰囲気に晒され、側面
上部がエッチングされたテーパ型を形成する。
タクトホール３底面に高融点金属であるTi膜４をスパッ
タリング法により 0.2μm 堆積する。次に図３(c) に示
すようにＢCl3 ，Cl2 ，ＣＦ4 の混合ガスによる反応性
イオンエッチング法を用いて絶縁膜２上のTi膜４及びコ
ンタクトホール３底部のTi膜４を全面エッチバックを行
い、コンタクトホール３の側壁にサイドウォールスペー
サ８，８を形成する。このときこのサイドウォールスペ
ーサ８，８は側面がガスプラズマ雰囲気に晒され、側面
上部がエッチングされたテーパ型を形成する。
【００１２】そして図３(d) に示すようにスパッタリン
グ法により同じTi膜４をこの表面に0.05μm 堆積し、そ
の上にＮ2 ガス添加の反応性スパッタリング法によりTi
Ｎ膜５を 0.1μm 堆積する。TiＮは高融点金属化合物で
あり、堆積温度は300 ℃である。次にスパッタリング法
により、Al合金膜６（シリコン１％，銅0.5 ％添加)を2
00 ℃雰囲気で 0.6μm 堆積する。
グ法により同じTi膜４をこの表面に0.05μm 堆積し、そ
の上にＮ2 ガス添加の反応性スパッタリング法によりTi
Ｎ膜５を 0.1μm 堆積する。TiＮは高融点金属化合物で
あり、堆積温度は300 ℃である。次にスパッタリング法
により、Al合金膜６（シリコン１％，銅0.5 ％添加)を2
00 ℃雰囲気で 0.6μm 堆積する。
【００１３】このようにしてコンタクトホール３の側壁
に形成されたサイドウォールスペーサ８，８はコンタク
トホール３の開口部分を広く、底部を狭くする形状とな
り、その上に堆積するAl合金膜６（シリコン１％，銅0.
5 ％添加) はコンタクトホール３の底面にスムーズに堆
積することができる。なお、本実施例においてはシリコ
ン基板上にコンタクトを形成する方法を示したが、配線
上の絶縁膜にコンタクトを形成する場合においても同様
である。
に形成されたサイドウォールスペーサ８，８はコンタク
トホール３の開口部分を広く、底部を狭くする形状とな
り、その上に堆積するAl合金膜６（シリコン１％，銅0.
5 ％添加) はコンタクトホール３の底面にスムーズに堆
積することができる。なお、本実施例においてはシリコ
ン基板上にコンタクトを形成する方法を示したが、配線
上の絶縁膜にコンタクトを形成する場合においても同様
である。
【００１４】
【発明の効果】以上の如く本発明の半導体装置の製造方
法においてはコンタクトホールの径を広げることなくコ
ンタクトホールの内部側壁にテーパを有するサイドウォ
ールスペーサを形成するので、配線素材膜堆積のカバレ
ッジを向上し、バリアメタル層によりコンタクト特性の
良好なコンタクトを形成することができる等、本発明は
優れた効果を奏するものである。
法においてはコンタクトホールの径を広げることなくコ
ンタクトホールの内部側壁にテーパを有するサイドウォ
ールスペーサを形成するので、配線素材膜堆積のカバレ
ッジを向上し、バリアメタル層によりコンタクト特性の
良好なコンタクトを形成することができる等、本発明は
優れた効果を奏するものである。
【図１】積層構造のコンタクトの形成工程を示す模式的
断面構造図である。
断面構造図である。
【図２】積層構造のコンタクトの模式的断面構造図であ
る。
る。
【図３】本発明による積層構造のコンタクトの形成工程
を示す模式的断面構造図である。
を示す模式的断面構造図である。
１ シリコン基板 ２ 絶縁膜 ３ コンタクトホール ４ Ti膜 ５ TiＮ膜 ６ Al合金膜 ７ テーパ ８ サイドウォールスペーサ
Claims (1)
- 【請求項１】 シリコン基板上の又は配線上の絶縁膜に
コンタクトホールを形成する工程と、前記コンタクトホ
ール内に高融点金属又はその化合物を堆積する工程と、
これを全面エッチバックすることにより前記コンタクト
ホール側壁に、前記高融点金属又はその化合物によるサ
イドウォールスペーサを形成する工程と、該サイドウォ
ールスペーサの表面に配線素材膜を堆積する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35283491A JPH05166750A (ja) | 1991-12-13 | 1991-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35283491A JPH05166750A (ja) | 1991-12-13 | 1991-12-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166750A true JPH05166750A (ja) | 1993-07-02 |
Family
ID=18426758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35283491A Pending JPH05166750A (ja) | 1991-12-13 | 1991-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545590A (en) * | 1994-08-29 | 1996-08-13 | International Business Machines Corporation | Conductive rie-resistant collars for studs beneath rie-defined wires |
-
1991
- 1991-12-13 JP JP35283491A patent/JPH05166750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545590A (en) * | 1994-08-29 | 1996-08-13 | International Business Machines Corporation | Conductive rie-resistant collars for studs beneath rie-defined wires |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5103914B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63205951A (ja) | 安定な低抵抗コンタクト | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JPH10294294A (ja) | 半導体デバイスの金属配線の形成方法 | |
| US6333250B1 (en) | Method of forming gate electrode in semiconductor device | |
| JPH05166750A (ja) | 半導体装置の製造方法 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
| JP2803297B2 (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JP3321896B2 (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| US20090184422A1 (en) | Method for forming metal line of semiconductor device without production of sidewall oxide in metal line forming region | |
| KR100564417B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100338114B1 (ko) | 반도체소자의금속층형성방법 | |
| KR100369352B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH1032247A (ja) | 半導体装置及びその製造方法 |