JPH08250596A - 半導体装置の金属配線形成方法 - Google Patents
半導体装置の金属配線形成方法Info
- Publication number
- JPH08250596A JPH08250596A JP8070955A JP7095596A JPH08250596A JP H08250596 A JPH08250596 A JP H08250596A JP 8070955 A JP8070955 A JP 8070955A JP 7095596 A JP7095596 A JP 7095596A JP H08250596 A JPH08250596 A JP H08250596A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- metal wiring
- semiconductor device
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 47
- 239000002184 metal Substances 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000015572 biosynthetic process Effects 0.000 title claims 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000010936 titanium Substances 0.000 claims abstract description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052802 copper Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 82
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 7
- 239000002245 particle Substances 0.000 abstract description 5
- 230000002265 prevention Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 3
- 230000009466 transformation Effects 0.000 abstract 2
- 230000007261 regionalization Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 拡散防止膜のステップカバレージを向上し、
パーティクルを減少して、歩留りと信頼性を上げる。 【解決手段】 絶縁膜が形成された半導体基板上部の所
定の部位にコンタクトホールを形成した後、コンタクト
ホールを含んだ絶縁膜全面にチタニウムとチタニウム窒
化膜とを化学気相蒸着法により所定厚さで形成する。そ
の後、形成されたチタニウム窒化膜を窒素雰囲気中で所
定温度、所定時間で熱処理して窒素含有量と相の異なる
三層のチタニウム窒化膜に相転移する。その後、コンタ
クトホール部分を電気的に連結させる金属配線を形成す
る。
パーティクルを減少して、歩留りと信頼性を上げる。 【解決手段】 絶縁膜が形成された半導体基板上部の所
定の部位にコンタクトホールを形成した後、コンタクト
ホールを含んだ絶縁膜全面にチタニウムとチタニウム窒
化膜とを化学気相蒸着法により所定厚さで形成する。そ
の後、形成されたチタニウム窒化膜を窒素雰囲気中で所
定温度、所定時間で熱処理して窒素含有量と相の異なる
三層のチタニウム窒化膜に相転移する。その後、コンタ
クトホール部分を電気的に連結させる金属配線を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の形成方
法に関し、特に拡散防止用金属層を含む金属配線の形成
方法に関する。
法に関し、特に拡散防止用金属層を含む金属配線の形成
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の集積度が増加するこ
とにより配線設計が自由に容易に行われており、配線抵
抗及び電流容量等を自由にできる金属配線技術に関する
研究が活発になっている。一般に、半導体装置の金属配
線の材料としては低抵抗を有するアルミニウムが広く利
用されている。このようなアルミニウム配線は装置の集
積度が増加することによりその幅が微細化されるため、
電流密度が増加することになる。電流密度の増加は電子
移動、乱反射及びストレスの移動による配線の不良を起
こすことになり、これは結果的に半導体素子の信頼性を
低下させるという問題点を発生した。
とにより配線設計が自由に容易に行われており、配線抵
抗及び電流容量等を自由にできる金属配線技術に関する
研究が活発になっている。一般に、半導体装置の金属配
線の材料としては低抵抗を有するアルミニウムが広く利
用されている。このようなアルミニウム配線は装置の集
積度が増加することによりその幅が微細化されるため、
電流密度が増加することになる。電流密度の増加は電子
移動、乱反射及びストレスの移動による配線の不良を起
こすことになり、これは結果的に半導体素子の信頼性を
低下させるという問題点を発生した。
【０００３】上記の問題点を解決するために従来アルミ
ニウム配線膜上に銅（Ｃｕ）又はチタニウム（Ｔｉ）膜
等を積層して電子移動及びストレスの移動を減少させる
ことで、金属配線の断線を防止することができたが、ヒ
ロック（ｈｉｌｌｏｃｋ）及びウィスカ（ｗｈｉｓｋｅ
ｒ）等の現象が発生して配線の相互ショート及び絶縁膜
破壊等の問題が発生した。図２は従来の実施例によるも
ので、半導体素子の金属配線形成工程でヒロック及びウ
ィスカ等の問題点を解決するために拡散防止膜を形成し
た後に金属配線を形成した状態の断面図である。
ニウム配線膜上に銅（Ｃｕ）又はチタニウム（Ｔｉ）膜
等を積層して電子移動及びストレスの移動を減少させる
ことで、金属配線の断線を防止することができたが、ヒ
ロック（ｈｉｌｌｏｃｋ）及びウィスカ（ｗｈｉｓｋｅ
ｒ）等の現象が発生して配線の相互ショート及び絶縁膜
破壊等の問題が発生した。図２は従来の実施例によるも
ので、半導体素子の金属配線形成工程でヒロック及びウ
ィスカ等の問題点を解決するために拡散防止膜を形成し
た後に金属配線を形成した状態の断面図である。
【０００４】この方法は図２に示すように、先ず、半導
体基板１上に絶縁膜２を形成した後、絶縁膜２の所定の
部位にコンタクトホールを形成する。コンタクトホール
を形成する段階でコンタクトホールは下部の半導体基板
１の表面が露出される深さで食刻される。そして、絶縁
膜２内の所定部分にコンタクトホールを含む構造物全面
に拡散防止膜としてチタニウム膜３とチタニウム窒化膜
４とを物理的気相蒸着法（ＰＶＤ：ｐｈｙｓｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により順次積層す
る。その後、チタニウム窒化膜４の上部に金属層８を形
成する。
体基板１上に絶縁膜２を形成した後、絶縁膜２の所定の
部位にコンタクトホールを形成する。コンタクトホール
を形成する段階でコンタクトホールは下部の半導体基板
１の表面が露出される深さで食刻される。そして、絶縁
膜２内の所定部分にコンタクトホールを含む構造物全面
に拡散防止膜としてチタニウム膜３とチタニウム窒化膜
４とを物理的気相蒸着法（ＰＶＤ：ｐｈｙｓｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により順次積層す
る。その後、チタニウム窒化膜４の上部に金属層８を形
成する。
【０００５】
【発明が解決しようとする課題】しかし、現在高集積化
が進んだことにより、コンタクトホールの大きさが減少
し、これに比例してコンタクトホールの段差が相対的に
増加することになった。従って、上記のように拡散防止
膜を物理的気相蒸着法により積層して金属配線を形成す
る場合、ステップガバレージ（ｓｔｅｐ ｃｏｖｅｒａ
ｇｅ）が減少して拡散防止膜がコンタクトホール下部に
均一に蒸着できず、更に金属層の厚さが増加した場合に
コンタクトホール上部の角部分に陰影効果（ｓｈａｄｏ
ｗ ｅｆｆｅｃｔ）が増加して後続工程の遂行が不可能
となった。
が進んだことにより、コンタクトホールの大きさが減少
し、これに比例してコンタクトホールの段差が相対的に
増加することになった。従って、上記のように拡散防止
膜を物理的気相蒸着法により積層して金属配線を形成す
る場合、ステップガバレージ（ｓｔｅｐ ｃｏｖｅｒａ
ｇｅ）が減少して拡散防止膜がコンタクトホール下部に
均一に蒸着できず、更に金属層の厚さが増加した場合に
コンタクトホール上部の角部分に陰影効果（ｓｈａｄｏ
ｗ ｅｆｆｅｃｔ）が増加して後続工程の遂行が不可能
となった。
【０００６】又、拡散防止膜のステップカバレージを向
上するために化学気相蒸着法を使用してＴｉＣｌ4 をＮ
Ｈ3 等と反応させる場合、チタニウム膜とチタニウム窒
化膜内にパーティクル（ｐａｒｔｉｃｌｅ）が発生して
素子の歩留り低下及び装置の信頼性が低下するという問
題点があった。又、上記チタニウム窒化膜の蒸着時にチ
タニウム窒化膜の相が非晶質であるためにチタニウム窒
化膜の内部の抵抗が増加して装置の電導スピードが落ち
るという問題点があった。従って、本発明の目的は拡散
防止膜のステップカバレージを向上させ、拡散防止膜内
部の抵抗及び拡散防止膜のパーティクルを減少させるこ
とにより、半導体装置の歩留り及び信頼性を向上するこ
とのできる半導体装置の金属配線形成方法を提供するこ
とにある。
上するために化学気相蒸着法を使用してＴｉＣｌ4 をＮ
Ｈ3 等と反応させる場合、チタニウム膜とチタニウム窒
化膜内にパーティクル（ｐａｒｔｉｃｌｅ）が発生して
素子の歩留り低下及び装置の信頼性が低下するという問
題点があった。又、上記チタニウム窒化膜の蒸着時にチ
タニウム窒化膜の相が非晶質であるためにチタニウム窒
化膜の内部の抵抗が増加して装置の電導スピードが落ち
るという問題点があった。従って、本発明の目的は拡散
防止膜のステップカバレージを向上させ、拡散防止膜内
部の抵抗及び拡散防止膜のパーティクルを減少させるこ
とにより、半導体装置の歩留り及び信頼性を向上するこ
とのできる半導体装置の金属配線形成方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記の本発明の目的を達
成するために、本発明の方法は、先ず、絶縁膜が形成さ
れた半導体基板上の所定部位にコンタクトホールを形成
した後、コンタクトホールを含む絶縁膜全面にチタニウ
ム膜とチタニウム窒化膜とを化学気相蒸着法により所定
厚さで順次形成し、その後、形成されたチタニウム窒化
膜を窒素雰囲気中で熱処理して、窒素含有量と相とが異
なる三層構造のチタニウム窒化膜に相転移させる。その
後、コンタクトホール部分を電気的に連結させる金属配
線を形成する。本発明は上記金属配線を形成した後、ア
ーク薄膜を蒸着する工程を含むことも可能である。
成するために、本発明の方法は、先ず、絶縁膜が形成さ
れた半導体基板上の所定部位にコンタクトホールを形成
した後、コンタクトホールを含む絶縁膜全面にチタニウ
ム膜とチタニウム窒化膜とを化学気相蒸着法により所定
厚さで順次形成し、その後、形成されたチタニウム窒化
膜を窒素雰囲気中で熱処理して、窒素含有量と相とが異
なる三層構造のチタニウム窒化膜に相転移させる。その
後、コンタクトホール部分を電気的に連結させる金属配
線を形成する。本発明は上記金属配線を形成した後、ア
ーク薄膜を蒸着する工程を含むことも可能である。
【０００８】
【発明の実施の形態】以下、添付図面を参照して本発明
の好ましい実施形態を説明する。図１の（ａ）乃至
（ｄ）は、本発明の実施例により金属配線を形成する工
程を示す断面図である。先ず、図１の（ａ）に示すよう
に、活性領域を含む半導体基板１の上部に絶縁膜２を蒸
着し、フォトリソグラフィ法により絶縁膜２の所定部分
にコンタクトホールが形成される。コンタクトホールは
絶縁膜２の所定部分が半導体基板１の表面が露出される
まで食刻されて形成される。
の好ましい実施形態を説明する。図１の（ａ）乃至
（ｄ）は、本発明の実施例により金属配線を形成する工
程を示す断面図である。先ず、図１の（ａ）に示すよう
に、活性領域を含む半導体基板１の上部に絶縁膜２を蒸
着し、フォトリソグラフィ法により絶縁膜２の所定部分
にコンタクトホールが形成される。コンタクトホールは
絶縁膜２の所定部分が半導体基板１の表面が露出される
まで食刻されて形成される。
【０００９】その後、図１の（ｂ）に示すように、上記
コンタクトホール内部及び絶縁膜２全面にチタニウム膜
を蒸着する。上記チタニウム膜３はＴｉｃｌ4 とＮＨ3
またはＮＦ3 との反応により化学気相蒸着法（ＣＶＰ）
により形成し、それはコンタクトホールの形状を維持で
きるほどに充分薄く形成する。上記化学気相蒸着法はコ
ンタクトホール内部のステップカバレージを向上させる
ための蒸着方法である。その後、上記チタニウム膜３上
部にチタニウム窒化膜４を形成する。ここで、チタニウ
ム窒化膜４はパーティクル発生を抑えるためにテトラジ
メチルアミノチタニウム（Ｔｉ（Ｎ（ＣＨ3 ）2 ）4 ）
又はテトラジエチルアミノチタニウム（Ｔｉ（Ｎ（Ｃ2
Ｈ5 ）4 ）だけを原料として化学気相蒸着法により蒸着
され、チタニウム窒化膜４を形成するための供給ガスは
窒素及び／又はヘリウムである。又、上記チタニウム窒
化膜の蒸着時、温度は３００乃至５００℃にし、圧力は
５乃至１０ｍＴｏｒｒの範囲で調節するが、この時に形
成される膜質は非晶質相である。
コンタクトホール内部及び絶縁膜２全面にチタニウム膜
を蒸着する。上記チタニウム膜３はＴｉｃｌ4 とＮＨ3
またはＮＦ3 との反応により化学気相蒸着法（ＣＶＰ）
により形成し、それはコンタクトホールの形状を維持で
きるほどに充分薄く形成する。上記化学気相蒸着法はコ
ンタクトホール内部のステップカバレージを向上させる
ための蒸着方法である。その後、上記チタニウム膜３上
部にチタニウム窒化膜４を形成する。ここで、チタニウ
ム窒化膜４はパーティクル発生を抑えるためにテトラジ
メチルアミノチタニウム（Ｔｉ（Ｎ（ＣＨ3 ）2 ）4 ）
又はテトラジエチルアミノチタニウム（Ｔｉ（Ｎ（Ｃ2
Ｈ5 ）4 ）だけを原料として化学気相蒸着法により蒸着
され、チタニウム窒化膜４を形成するための供給ガスは
窒素及び／又はヘリウムである。又、上記チタニウム窒
化膜の蒸着時、温度は３００乃至５００℃にし、圧力は
５乃至１０ｍＴｏｒｒの範囲で調節するが、この時に形
成される膜質は非晶質相である。
【００１０】次に、上記のような状態の層が形成された
半導体基板を窒素雰囲気中で４００乃至６００℃の温度
範囲で３０分乃至６０分の間熱処理した。この熱処理に
より上記チタニウム窒化膜４は物性が異なる３つのチタ
ニウム窒化膜に分かれる。即ち、図１（ｃ）に示すよう
に、下部層から非晶質の第１チタニウム窒化膜５、中間
層の結晶質の第２チタニウム窒化膜６及び窒素の豊富な
結晶質の第３チタニウム窒化膜７とに分かれる。又、上
記熱処理の代わりにＲＴＰ（ｒａｐｉｄ ｔｈｅｒｍａ
ｌ ｐｒｏｃｅｓｓ）法を利用する場合には温度範囲を
７００乃至９００℃にし、１０乃至３０秒の間熱処理を
施す。
半導体基板を窒素雰囲気中で４００乃至６００℃の温度
範囲で３０分乃至６０分の間熱処理した。この熱処理に
より上記チタニウム窒化膜４は物性が異なる３つのチタ
ニウム窒化膜に分かれる。即ち、図１（ｃ）に示すよう
に、下部層から非晶質の第１チタニウム窒化膜５、中間
層の結晶質の第２チタニウム窒化膜６及び窒素の豊富な
結晶質の第３チタニウム窒化膜７とに分かれる。又、上
記熱処理の代わりにＲＴＰ（ｒａｐｉｄ ｔｈｅｒｍａ
ｌ ｐｒｏｃｅｓｓ）法を利用する場合には温度範囲を
７００乃至９００℃にし、１０乃至３０秒の間熱処理を
施す。
【００１１】図１の（ｂ）に示した単一のチタニウム窒
化膜４は非晶質であるために抵抗が非常に高いが、単一
チタニウム窒化膜４が上記のような条件で熱処理により
各々の物性の異なる三層のチタニウム窒化膜に相転移さ
せることで、チタニウム窒化膜の内部抵抗を減少するこ
とができる。続いて、図１の（ｃ）に示すように、銅、
アルミニウムまたはこれらの合金を通常の物理的気相蒸
着法により上記の拡散防止膜（チタニウム窒化膜）の全
面に蒸着して金属層８を形成する。その後、金属層８の
上にアーク薄膜（ａｒｃ−ｍｅｔａｌ ｌａｙｅｒ）９
を蒸着する。上記アーク薄膜９は化学気相蒸着法により
蒸着される。このアーク薄膜９は、金属配線パターン形
成用フォトレジスト膜が露光されたとき、金属配線パタ
ーンからの反射光を遮る役をする。アーク薄膜９の原料
としてはテトラジメチルアミノチタニウム又はテトラジ
エチルアミノチタニウムであり、蒸着温度は３００乃至
４５０℃である。アーク薄膜９の形成工程は場合によっ
て省略することもできる。
化膜４は非晶質であるために抵抗が非常に高いが、単一
チタニウム窒化膜４が上記のような条件で熱処理により
各々の物性の異なる三層のチタニウム窒化膜に相転移さ
せることで、チタニウム窒化膜の内部抵抗を減少するこ
とができる。続いて、図１の（ｃ）に示すように、銅、
アルミニウムまたはこれらの合金を通常の物理的気相蒸
着法により上記の拡散防止膜（チタニウム窒化膜）の全
面に蒸着して金属層８を形成する。その後、金属層８の
上にアーク薄膜（ａｒｃ−ｍｅｔａｌ ｌａｙｅｒ）９
を蒸着する。上記アーク薄膜９は化学気相蒸着法により
蒸着される。このアーク薄膜９は、金属配線パターン形
成用フォトレジスト膜が露光されたとき、金属配線パタ
ーンからの反射光を遮る役をする。アーク薄膜９の原料
としてはテトラジメチルアミノチタニウム又はテトラジ
エチルアミノチタニウムであり、蒸着温度は３００乃至
４５０℃である。アーク薄膜９の形成工程は場合によっ
て省略することもできる。
【００１２】その後、図１の（ｄ）に示すように、上記
金属層（３、５、６、７、８、９）をパターン化して金
属配線パターンを形成する。上記の実施形態で記述した
金属層８は銅、アルミニウムの合金で形成されたが、ダ
ングステンのように電導性の高い金属に代替することも
可能である。以上の好ましい実施形態で詳細に説明した
ように、本発明は金属配線工程において、拡散防止膜と
して、チタニウム膜の上に形成するチタニウム窒化膜を
チタニウムと窒素とを含む原料の熱分解を利用して形成
し、この単層のチタニウム窒化膜を窒素雰囲気中で熱処
理して特性の異なる三層構造に相転移させることによ
り、ステップカバレージを向上させ、チタニウム窒化膜
の電気抵抗を減少し、パーティクル生成を減少すること
ができる。
金属層（３、５、６、７、８、９）をパターン化して金
属配線パターンを形成する。上記の実施形態で記述した
金属層８は銅、アルミニウムの合金で形成されたが、ダ
ングステンのように電導性の高い金属に代替することも
可能である。以上の好ましい実施形態で詳細に説明した
ように、本発明は金属配線工程において、拡散防止膜と
して、チタニウム膜の上に形成するチタニウム窒化膜を
チタニウムと窒素とを含む原料の熱分解を利用して形成
し、この単層のチタニウム窒化膜を窒素雰囲気中で熱処
理して特性の異なる三層構造に相転移させることによ
り、ステップカバレージを向上させ、チタニウム窒化膜
の電気抵抗を減少し、パーティクル生成を減少すること
ができる。
【００１３】
【発明の効果】これは結果的に装置の歩留りと信頼性を
向上し、信号伝達速度を向上させるという効果をもたら
す。上記した本発明の特定実施形態について図面を添付
して説明したが、当業者によりこれについての修正及び
変形をすることができる。従って、特許請求の範囲は本
発明の思想と範囲に属する限り全ての修正と変形を含む
ものと理解することができる。
向上し、信号伝達速度を向上させるという効果をもたら
す。上記した本発明の特定実施形態について図面を添付
して説明したが、当業者によりこれについての修正及び
変形をすることができる。従って、特許請求の範囲は本
発明の思想と範囲に属する限り全ての修正と変形を含む
ものと理解することができる。
【図１】（ａ）乃至（ｄ）は本発明の実施形態により金
属配線を形成する工程を示す断面図である。
属配線を形成する工程を示す断面図である。
【図２】従来の金属配線を形成する方法を説明するため
の半導体装置の断面図である。
の半導体装置の断面図である。
１ 半導体基板 ２ 絶縁膜 ３ チタニウム膜 ４ チタニウム窒化膜 ５ 第１チタニウム窒化膜 ６ 第２チタニウム窒化膜 ７ 第３チタニウム窒化膜 ８ 金属層 ９ アーク薄膜
Claims (13)
- 【請求項１】 活性領域を含む半導体基板上に絶縁膜を
形成する工程；上記絶縁膜が形成された半導体基板上部
の所定の部位にコンタクトホールを形成する工程；上記
コンタクトホールを含む絶縁膜にチタニウム膜とチタニ
ウム窒化膜を所定厚さで順次形成する工程；上記チタニ
ウム窒化膜を窒素雰囲気中で熱処理して窒素含有量と相
が互いに異なる三層構造のチタニウム窒化膜に相転移さ
せる工程；上記コンタクトホール部分を電気的に連結さ
せる金属配線を形成する工程を含むことを特徴とする半
導体装置の金属配線形成方法。 - 【請求項２】 上記チタニウム膜はＴｉＣｌ4 とＮＨ3
との反応による化学気相蒸着法により形成されることを
特徴とする請求項１記載の半導体装置の金属配線形成方
法。 - 【請求項３】 上記チタニウム窒化膜はテトラジメチル
アミノチタニウムの熱分解により形成されることを特徴
とする請求項１記載の半導体装置の金属配線形成方法。 - 【請求項４】 上記チタニウム窒化膜はテトラジエチル
アミノチタニウムの熱分解により形成されることを特徴
とする請求項１記載の半導体装置の金属配線形成方法。 - 【請求項５】 上記チタニウム窒化膜は３００乃至５０
０℃の温度、５乃至１０ｍＴｏｒｒの圧力の条件で形成
されることを特徴とする請求項３又は４記載の半導体装
置の金属配線形成方法。 - 【請求項６】 上記チタニウム窒化膜の相転移のための
熱処理は窒素雰囲気中で、４００乃至６００℃の温度範
囲で３０乃至６０分の間行うことを特徴とする請求項１
記載の半導体装置の金属配線形成方法。 - 【請求項７】 上記チタニウム窒化膜の相転移のための
熱処理は窒素雰囲気中で７００乃至９００℃の温度範囲
で１０乃至３０秒の間行うことを特徴とする請求項１記
載の半導体装置の金属配線形成方法。 - 【請求項８】 上記金属配線はアルミニウム又は銅で形
成されたことを特徴とする請求項１記載の半導体装置の
金属配線形成方法。 - 【請求項９】 上記金属配線形成のためのアルミニウム
膜又は銅膜のパターン形成工程前に、アルミニウム膜又
は銅膜による反射を防止するためのアーク薄膜を形成す
る工程を含むことを特徴とする請求項８記載の半導体装
置の金属配線形成方法。 - 【請求項１０】 上記アーク薄膜はチタニウム膜である
ことを特徴とする請求項９記載の半導体装置の金属配線
形成方法。 - 【請求項１１】 上記チタニウム膜はテトラジメチルア
ミノチタニウムの熱分解により形成されることを特徴と
する請求項１０記載の半導体装置の金属配線形成方法。 - 【請求項１２】 上記チタニウム膜はテトラジエチルア
ミノチタニウムの熱分解により形成されることを特徴と
する請求項１０記載の半導体装置の金属配線形成方法。 - 【請求項１３】 上記熱分解の温度範囲は３００乃至４
５０℃であることを特徴とする請求項１１又は１２記載
の半導体装置の金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004447A KR0148325B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 금속 배선 형성방법 |
| KR1995-4447 | 1995-03-04 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11290109A Division JP3122845B2 (ja) | 1995-03-04 | 1999-10-12 | 半導体装置の金属配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250596A true JPH08250596A (ja) | 1996-09-27 |
Family
ID=19409231
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8070955A Pending JPH08250596A (ja) | 1995-03-04 | 1996-03-04 | 半導体装置の金属配線形成方法 |
| JP11290109A Expired - Fee Related JP3122845B2 (ja) | 1995-03-04 | 1999-10-12 | 半導体装置の金属配線形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11290109A Expired - Fee Related JP3122845B2 (ja) | 1995-03-04 | 1999-10-12 | 半導体装置の金属配線形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (2) | JPH08250596A (ja) |
| KR (1) | KR0148325B1 (ja) |
| CN (1) | CN1057868C (ja) |
| DE (1) | DE19608208B4 (ja) |
| GB (1) | GB2298657B (ja) |
| TW (1) | TW288171B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007204A (ja) * | 1999-06-24 | 2001-01-12 | Nec Corp | 多層配線の構造及びその製造方法 |
| WO2005069358A1 (ja) * | 2004-01-15 | 2005-07-28 | Tokyo Electron Limited | 成膜方法 |
| KR100495856B1 (ko) * | 1998-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430684B1 (ko) * | 1996-12-31 | 2004-07-30 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| JP3040715U (ja) * | 1997-02-19 | 1997-08-26 | 株式会社熊谷 | 包装袋 |
| KR100480576B1 (ko) * | 1997-12-15 | 2005-05-16 | 삼성전자주식회사 | 반도체장치의금속배선형성방법 |
| KR100494320B1 (ko) * | 1997-12-30 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의확산방지막형성방법 |
| KR100559028B1 (ko) * | 1998-12-29 | 2006-06-15 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US6569751B1 (en) * | 2000-07-17 | 2003-05-27 | Lsi Logic Corporation | Low via resistance system |
| DE10154500B4 (de) * | 2001-11-07 | 2004-09-23 | Infineon Technologies Ag | Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand |
| JP4683188B2 (ja) | 2002-11-29 | 2011-05-11 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP4222841B2 (ja) * | 2003-01-15 | 2009-02-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US7253501B2 (en) * | 2004-08-03 | 2007-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance metallization cap layer |
| US20060113675A1 (en) * | 2004-12-01 | 2006-06-01 | Chung-Liang Chang | Barrier material and process for Cu interconnect |
| JP5204964B2 (ja) * | 2006-10-17 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN101017793B (zh) * | 2007-02-16 | 2013-06-05 | 上海集成电路研发中心有限公司 | 一种扩散阻挡层的制作方法 |
| CN101459174B (zh) * | 2007-12-13 | 2010-07-07 | 和舰科技(苏州)有限公司 | 一种半导体晶片的导电结构及其制造方法 |
| CN102810504A (zh) * | 2011-05-31 | 2012-12-05 | 无锡华润上华半导体有限公司 | 厚铝生长工艺方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6169969A (ja) * | 1984-09-05 | 1986-04-10 | モートン チオコール インコーポレーテツド | 遷移金属窒化物の薄膜蒸着方法 |
| JPH05121378A (ja) * | 1991-10-29 | 1993-05-18 | Sony Corp | 半導体装置の製造方法 |
| JPH0729853A (ja) * | 1993-06-25 | 1995-01-31 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613180A3 (en) * | 1985-05-13 | 1994-10-19 | Toshiba Kk | Semiconductor device comprising interconnection electrodes. |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| EP0448763A1 (de) * | 1990-03-30 | 1991-10-02 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen |
| US5136362A (en) * | 1990-11-27 | 1992-08-04 | Grief Malcolm K | Electrical contact with diffusion barrier |
| EP0514103A1 (en) * | 1991-05-14 | 1992-11-19 | STMicroelectronics, Inc. | Barrier metal process for sub-micron contacts |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5308655A (en) * | 1991-08-16 | 1994-05-03 | Materials Research Corporation | Processing for forming low resistivity titanium nitride films |
| US5462895A (en) * | 1991-09-04 | 1995-10-31 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device comprising a titanium nitride film |
| US5254499A (en) * | 1992-07-14 | 1993-10-19 | Micron Technology, Inc. | Method of depositing high density titanium nitride films on semiconductor wafers |
| US5494860A (en) * | 1995-03-14 | 1996-02-27 | International Business Machines Corporation | Two step annealing process for decreasing contact resistance |
-
1995
- 1995-03-04 KR KR1019950004447A patent/KR0148325B1/ko not_active IP Right Cessation
-
1996
- 1996-03-04 TW TW085102622A patent/TW288171B/zh active
- 1996-03-04 CN CN96104048A patent/CN1057868C/zh not_active Expired - Fee Related
- 1996-03-04 JP JP8070955A patent/JPH08250596A/ja active Pending
- 1996-03-04 GB GB9604614A patent/GB2298657B/en not_active Expired - Fee Related
- 1996-03-04 DE DE19608208A patent/DE19608208B4/de not_active Expired - Fee Related
-
1999
- 1999-10-12 JP JP11290109A patent/JP3122845B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6169969A (ja) * | 1984-09-05 | 1986-04-10 | モートン チオコール インコーポレーテツド | 遷移金属窒化物の薄膜蒸着方法 |
| JPH05121378A (ja) * | 1991-10-29 | 1993-05-18 | Sony Corp | 半導体装置の製造方法 |
| JPH0729853A (ja) * | 1993-06-25 | 1995-01-31 | Nec Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495856B1 (ko) * | 1998-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| JP2001007204A (ja) * | 1999-06-24 | 2001-01-12 | Nec Corp | 多層配線の構造及びその製造方法 |
| WO2005069358A1 (ja) * | 2004-01-15 | 2005-07-28 | Tokyo Electron Limited | 成膜方法 |
| KR100762525B1 (ko) * | 2004-01-15 | 2007-10-01 | 동경 엘렉트론 주식회사 | 성막 방법 및 컴퓨터에 의해 판독 가능한 기록 매체 |
| US7776742B2 (en) | 2004-01-15 | 2010-08-17 | Tokyo Electron Limited | Film-forming method |
| JP4787020B2 (ja) * | 2004-01-15 | 2011-10-05 | 東京エレクトロン株式会社 | 成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082742A (ja) | 2000-03-21 |
| KR960035843A (ko) | 1996-10-28 |
| TW288171B (ja) | 1996-10-11 |
| GB2298657B (en) | 1998-09-30 |
| KR0148325B1 (ko) | 1998-12-01 |
| GB9604614D0 (en) | 1996-05-01 |
| DE19608208A1 (de) | 1996-09-05 |
| CN1057868C (zh) | 2000-10-25 |
| CN1141506A (zh) | 1997-01-29 |
| GB2298657A (en) | 1996-09-11 |
| DE19608208B4 (de) | 2006-02-23 |
| JP3122845B2 (ja) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| KR20020001375A (ko) | 커패시터 제조 방법 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| US5750439A (en) | Method of making aluminum alloy wiring with less silicon nodule | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2004522315A (ja) | 半導体構造 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR100399978B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11150086A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| KR19990039343A (ko) | 반도체장치의 금속배선 형성방법 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JP3187065B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100517353B1 (ko) | 반도체 소자의 장벽금속층 형성방법 |