JPS616823A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS616823A JPS616823A JP12784484A JP12784484A JPS616823A JP S616823 A JPS616823 A JP S616823A JP 12784484 A JP12784484 A JP 12784484A JP 12784484 A JP12784484 A JP 12784484A JP S616823 A JPS616823 A JP S616823A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- electrode
- solid solution
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000006104 solid solution Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052796 boron Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000007789 gas Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 229910000077 silane Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
〔発明の技術的背景とその問題点〕
従来、半導体基板上に絶縁膜を介して電極を形成する手
段として、電子ビーム蒸着法によシＡｌ電極を形成する
方法、あるいはマグネトロンスパッタリング法によりｐ
、ｌ−８＋ｔ＆を形成する方法等がある。しかしながら
、回者の場合、浅いＰ−Ｎ接合のコンタクトに不向で、
耐蝕性、耐エレクトロマイグレーション、耐ヒロック性
に劣る。また、後者の場合、浅いＰ−Ｎ接合のコンタク
トに適し、耐エレクトロマイグレーションにも優位性を
示すが、耐蝕性、耐ヒロック性に劣る。
段として、電子ビーム蒸着法によシＡｌ電極を形成する
方法、あるいはマグネトロンスパッタリング法によりｐ
、ｌ−８＋ｔ＆を形成する方法等がある。しかしながら
、回者の場合、浅いＰ−Ｎ接合のコンタクトに不向で、
耐蝕性、耐エレクトロマイグレーション、耐ヒロック性
に劣る。また、後者の場合、浅いＰ−Ｎ接合のコンタク
トに適し、耐エレクトロマイグレーションにも優位性を
示すが、耐蝕性、耐ヒロック性に劣る。
こうしたことから、 ｈｒ］述した欠点を解消するため
に第２図（ａ）〜（Ｃ）に示すような半導体装置の製造
方法が提案されている。これについて以下に説明する。
に第２図（ａ）〜（Ｃ）に示すような半導体装置の製造
方法が提案されている。これについて以下に説明する。
捷ず、半導体基板ｌ上に絶縁膜２を形成した後、写真蝕
刻（ＩＩＩｃＰ ）法によシこの絶縁膜２を選択的に除
去し第１の開口部３を形成する。
刻（ＩＩＩｃＰ ）法によシこの絶縁膜２を選択的に除
去し第１の開口部３を形成する。
つづいて、全面にマグネトロンスパッタ法によシＡｌ−
８ｉ−Ｃｕ合金からなる第１の電極４を形成する。次い
で、この電極４をＰＥＰ法により選択的に除去して第２
の開口部５を形成した後。
８ｉ−Ｃｕ合金からなる第１の電極４を形成する。次い
で、この電極４をＰＥＰ法により選択的に除去して第２
の開口部５を形成した後。
シンターを行う（第２図（ａ）図示）。しかる後。
全面に層間絶縁＃６をノヒー成した後、前記と同様にし
てこの層間絶縁膜６にコーンタクトホール７を形成する
（化２図：（ｂ）図示）。更に、全面に第２の１≧１極
８を形成してコンタクトホール７を介して第１α１か４
に接続し、半導体装置を製造する（第２図（Ｃ）区１示
）。
てこの層間絶縁膜６にコーンタクトホール７を形成する
（化２図：（ｂ）図示）。更に、全面に第２の１≧１極
８を形成してコンタクトホール７を介して第１α１か４
に接続し、半導体装置を製造する（第２図（Ｃ）区１示
）。
前述した製造方法によれば、浅いＰ−Ｎ接合のコンタク
トに適し、耐エレクトロマイグレーション及び耐蝕性に
対して優位性を示すものの。
トに適し、耐エレクトロマイグレーション及び耐蝕性に
対して優位性を示すものの。
熱処理によるストレスか大きく耐ヒロック性に劣シ、ホ
ンティング性にも劣る。即ち、シンターを行って第１の
電極４を形成すると、高さが０．５〜０７μｍのヒロッ
ク９が成長する（第２図（ａＪ図アト）。この結果、後
工程で層間絶縁膜６を形成し、ＰＥＰ法によシコンタク
トホール７を形成すると、ＰＥＰ法によるレジストの膜
減シ等に起因してヒロック９上の層間絶縁膜６にピンホ
ール１０が生じる。従って、′この２ピンホールＪＯを
通じて第１の電極４と第２の電極８間が短絡し、素子の
初期歩留シを著しく低下させ、引いては（ト；頼性を低
下をもたらす。
ンティング性にも劣る。即ち、シンターを行って第１の
電極４を形成すると、高さが０．５〜０７μｍのヒロッ
ク９が成長する（第２図（ａＪ図アト）。この結果、後
工程で層間絶縁膜６を形成し、ＰＥＰ法によシコンタク
トホール７を形成すると、ＰＥＰ法によるレジストの膜
減シ等に起因してヒロック９上の層間絶縁膜６にピンホ
ール１０が生じる。従って、′この２ピンホールＪＯを
通じて第１の電極４と第２の電極８間が短絡し、素子の
初期歩留シを著しく低下させ、引いては（ト；頼性を低
下をもたらす。
不発ツ」は上６１：事悄に釦みてな埒れたもので。
第１の霜、極にヒロックが生じることを回避し、もって
このヒロックに起因するｍｌ、Ｍｉ２の電極間の短絡を
阻止し得る高信頼性の半導体装置の製造方法を提供する
こと７ｉ＋−目的とする。
このヒロックに起因するｍｌ、Ｍｉ２の電極間の短絡を
阻止し得る高信頼性の半導体装置の製造方法を提供する
こと７ｉ＋−目的とする。
本発明は、減圧下でアルミニウム（Ａｄ）を含む混合物
の蒸気を熱分解することによって半導体基板上に絶、縁
膜を介してＡｄ被賑奢形成した後、シリコン（８１）及
びホロン（Ｂ）を夫々含むカス雰囲気中で基板全体を加
熱して前記被膜上にＡｌ、Ｓｌからなる固溶体を形成し
。
の蒸気を熱分解することによって半導体基板上に絶、縁
膜を介してＡｄ被賑奢形成した後、シリコン（８１）及
びホロン（Ｂ）を夫々含むカス雰囲気中で基板全体を加
熱して前記被膜上にＡｌ、Ｓｌからなる固溶体を形成し
。
被膜及び固溶体からなる電極を形成することによって、
エネルギー的に平衡状態々電極を作シ。
エネルギー的に平衡状態々電極を作シ。
もって前記目的を達成することを図ったものである。具
体的に述べれば、ＡＪ＊ｔｊｔ：形成した後、３ｉ原子
による自己制画飽和によりＡＪ−８Ｉの固溶体を形成し
、更にこの固溶体の粒界に侵入型原子であるボロンを拡
散・析出させることにより、エネルギー的に平衡状態な
Ａｄ被被膜固溶体からなる電極を形成できるものである
。このように良好な電極を形成することにより、該電極
にヒロックが生じるのを回避し、これに起因する電極間
の短絡等を阻止できる。
体的に述べれば、ＡＪ＊ｔｊｔ：形成した後、３ｉ原子
による自己制画飽和によりＡＪ−８Ｉの固溶体を形成し
、更にこの固溶体の粒界に侵入型原子であるボロンを拡
散・析出させることにより、エネルギー的に平衡状態な
Ａｄ被被膜固溶体からなる電極を形成できるものである
。このように良好な電極を形成することにより、該電極
にヒロックが生じるのを回避し、これに起因する電極間
の短絡等を阻止できる。
以下１本発明の一実施例を第１図（ａ）〜（ｄ）を参照
して説明する。
して説明する。
まず１例えばシリコン基板２ノ上に絶縁膜２２を形成し
た後、ＰＥＰ法によシこの絶縁膜２２に第１の開口部２
３を形成した。つづいて、前記基板２ノを例えば２７５
℃、の電気炉中に設釣し圧力ｔ ５０ ｍｔｏｒｒ
以下に排気後、アルミニウムを含む混合物としてのトリ
ーイソブチルアルミニウム（Ａ ｌ （ＣｎＨｓ）ｓ
）を６０分間導入した。この結果、厚さ１μｍのＡｌ被
膜２４が形成された（第１図（ａ）図示）。次いで、ト
リーイソブチルアルミニウムを止め排気後、シリコンを
含むガスとしてのシラン（ｓｉｎｓ）、ボロンを含むガ
スとしてのジボラン（ＢｔＨｓ）。
た後、ＰＥＰ法によシこの絶縁膜２２に第１の開口部２
３を形成した。つづいて、前記基板２ノを例えば２７５
℃、の電気炉中に設釣し圧力ｔ ５０ ｍｔｏｒｒ
以下に排気後、アルミニウムを含む混合物としてのトリ
ーイソブチルアルミニウム（Ａ ｌ （ＣｎＨｓ）ｓ
）を６０分間導入した。この結果、厚さ１μｍのＡｌ被
膜２４が形成された（第１図（ａ）図示）。次いで、ト
リーイソブチルアルミニウムを止め排気後、シリコンを
含むガスとしてのシラン（ｓｉｎｓ）、ボロンを含むガ
スとしてのジボラン（ＢｔＨｓ）。
Ｈ７の各ガスをｌ Ｏｔｏｒｒの圧力で導入し、炉温を
４６０ Ｃ，にして加熱した。この結果、ＡＮ被膜２４
の表面でシラン、ジボランの各ガスが熱分解し、Ｓｉ＃
子による自己利口飽和によりＡｌ−８ｉの固溶体（図示
せず）が形成されるとともに、この固溶体の粒界を侵入
型原子であるホロンが拡散・析出し、エネルギー的に平
衡状態な第１のＡＪ電極２５が形成された（第１図（ｂ
）図示）。しかる後、前記ＡＪｍ極２５の所定の箇所に
第２の開口部ｚ６を形成し、全面に層間絶縁膜２７を形
成した後、この層間絶縁膜２５にコンタクトホール２８
を形成した（第１図（Ｃ）図示）。更に、全面に第２の
ＡＪｔ極２９を形成してコンタクトホール２８を介して
第１のＡｇ電極２５に接続し、半導体装置を製造した（
第１図（ｄ）図示）。
４６０ Ｃ，にして加熱した。この結果、ＡＮ被膜２４
の表面でシラン、ジボランの各ガスが熱分解し、Ｓｉ＃
子による自己利口飽和によりＡｌ−８ｉの固溶体（図示
せず）が形成されるとともに、この固溶体の粒界を侵入
型原子であるホロンが拡散・析出し、エネルギー的に平
衡状態な第１のＡＪ電極２５が形成された（第１図（ｂ
）図示）。しかる後、前記ＡＪｍ極２５の所定の箇所に
第２の開口部ｚ６を形成し、全面に層間絶縁膜２７を形
成した後、この層間絶縁膜２５にコンタクトホール２８
を形成した（第１図（Ｃ）図示）。更に、全面に第２の
ＡＪｔ極２９を形成してコンタクトホール２８を介して
第１のＡｇ電極２５に接続し、半導体装置を製造した（
第１図（ｄ）図示）。
しかして、本発明によれば、２７５’Ｃ，の低温かつ真
空中でＡｌ被膜２４を形成した後、Ｓｉ原子による自己
利口飽和によりＡｌ−８ｌの固溶体を形成し、更にこの
固溶体の粒界に侵入型原子であるボロンを拡散・析出さ
せるため、エネルギー的に平衡状態な第】のＡａ電極２
５を形成できる。従って、ストレスが小さく熱処理を経
ても／ｌの再配列もなくヒロックの成長を顕著に抑制で
き、従来の如くヒロック上での′Ａｌ−極間の短絡を阻
止できる。これによシ。
空中でＡｌ被膜２４を形成した後、Ｓｉ原子による自己
利口飽和によりＡｌ−８ｌの固溶体を形成し、更にこの
固溶体の粒界に侵入型原子であるボロンを拡散・析出さ
せるため、エネルギー的に平衡状態な第】のＡａ電極２
５を形成できる。従って、ストレスが小さく熱処理を経
ても／ｌの再配列もなくヒロックの成長を顕著に抑制で
き、従来の如くヒロック上での′Ａｌ−極間の短絡を阻
止できる。これによシ。
従来と比べ歩留シを向上し、素子の他軸性を向上できる
。
。
また、上記と同様の理由よシ、従来と比ベシンタ一工程
を省き、工程数を少なくできる。更に。
を省き、工程数を少なくできる。更に。
浅いＰ−Ｎ接合の適用も可能で、耐蝕性、耐エレクトロ
マイグレーションも優れ、ボンディング性も良好にでき
る。
マイグレーションも優れ、ボンディング性も良好にでき
る。
なお、上記実施例では、アルミニウムを含む混合物とし
てトリーイソブチルアルミニウムを用いたが、これに限
らない。ＩＪ様に、上記実施例では、シリコンを含むガ
スとしてシラン（Ｓｉｌｌ、）を用いたが１例えばジシ
ラン（Ｓ輸Ｈ１）等でもよい。また、ホロンを含むガス
としてはジポラン（Ｂ、Ｈ６）の他、ＢＨゎ、ＢＦ、等
でもよい。
てトリーイソブチルアルミニウムを用いたが、これに限
らない。ＩＪ様に、上記実施例では、シリコンを含むガ
スとしてシラン（Ｓｉｌｌ、）を用いたが１例えばジシ
ラン（Ｓ輸Ｈ１）等でもよい。また、ホロンを含むガス
としてはジポラン（Ｂ、Ｈ６）の他、ＢＨゎ、ＢＦ、等
でもよい。
以上詳述した如く本発明によれは、第１の電極にヒロッ
クが生じることを回避し、もってこのヒロックに起因す
る第１．第２の電極間の短絡等を阻＋ｈ Ｌで素子の信
頼性を向上するとともに、工程数の少ない半導体装置の
製造方法を提供できるものである。
クが生じることを回避し、もってこのヒロックに起因す
る第１．第２の電極間の短絡等を阻＋ｈ Ｌで素子の信
頼性を向上するとともに、工程数の少ない半導体装置の
製造方法を提供できるものである。
第１図（ａ）〜（ｄ）は本発明の一実施例に係る半導体
装置の製造方法を工程順に示す断面図、第２図（ａ）′
〜（Ｃ）は従来の半導体装置の製造方法を工程順に示す
断面図である。 ２ノ・・・シリコン基板、２２・・・絶耘膜、２３゜２
６・・・開口部、２４・・・Ａｔ被脱、２５．２９・・
・Ａｌｔ極、２７・・・層間絶縁膜、２８・・・コンタ
クトホール。 出願人代理人 弁理士 鈴 江 武 彦第２図
装置の製造方法を工程順に示す断面図、第２図（ａ）′
〜（Ｃ）は従来の半導体装置の製造方法を工程順に示す
断面図である。 ２ノ・・・シリコン基板、２２・・・絶耘膜、２３゜２
６・・・開口部、２４・・・Ａｔ被脱、２５．２９・・
・Ａｌｔ極、２７・・・層間絶縁膜、２８・・・コンタ
クトホール。 出願人代理人 弁理士 鈴 江 武 彦第２図
Claims (1)
- 減圧下でアルミニウムを含む混合物の蒸気を熱分解する
ことによつて、半導体基板上に絶縁膜を介してアルミニ
ウム被膜を形成する工程と、シリコン及びボロンを夫々
含むガス雰囲気中で基板全体を加熱して前記被膜上にア
ルミニウム、シリコンからなる固溶体を形成し、被膜及
び固溶体からなる電極を形成する工程とを具備すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12784484A JPS616823A (ja) | 1984-06-21 | 1984-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12784484A JPS616823A (ja) | 1984-06-21 | 1984-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616823A true JPS616823A (ja) | 1986-01-13 |
Family
ID=14970062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12784484A Pending JPS616823A (ja) | 1984-06-21 | 1984-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140110743A1 (en) * | 2012-10-19 | 2014-04-24 | Han Byul KANG | Light emitting device |
-
1984
- 1984-06-21 JP JP12784484A patent/JPS616823A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140110743A1 (en) * | 2012-10-19 | 2014-04-24 | Han Byul KANG | Light emitting device |
| US9178117B2 (en) * | 2012-10-19 | 2015-11-03 | Lg Innotek Co., Ltd. | Light emitting device having interstitial elements in grain boundaries of barrier layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JPS616823A (ja) | 半導体装置の製造方法 | |
| JP2582596B2 (ja) | 半導体装置の製造方法 | |
| JP3109091B2 (ja) | 半導体装置の製造方法 | |
| JP2522924B2 (ja) | 金属シリサイド膜の形成方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JP3058956B2 (ja) | 半導体装置およびその製造方法 | |
| JP2946543B2 (ja) | 半導体装置の製造方法 | |
| JPS6197825A (ja) | 半導体装置の製造方法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JPS6074675A (ja) | 半導体装置 | |
| JP3082161B2 (ja) | 配線層形成法 | |
| JPS59163850A (ja) | 半導体装置 | |
| JPH05175346A (ja) | 配線およびその形成方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPH06140403A (ja) | 半導体装置の製造方法 | |
| JPH03248464A (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 |