JPH04264729A - 金属薄膜の平坦化形成方法 - Google Patents
金属薄膜の平坦化形成方法Info
- Publication number
- JPH04264729A JPH04264729A JP3275591A JP27559191A JPH04264729A JP H04264729 A JPH04264729 A JP H04264729A JP 3275591 A JP3275591 A JP 3275591A JP 27559191 A JP27559191 A JP 27559191A JP H04264729 A JPH04264729 A JP H04264729A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- metal thin
- forming
- flattening
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 title claims description 78
- 239000002184 metal Substances 0.000 title claims description 78
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010408 film Substances 0.000 claims abstract description 28
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000007872 degassing Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
め要約のデータは記録されません。
Description
工程で金属薄膜の平坦化方法に関するものであり、特に
、コンタクトホール等に起因して発生されたステップカ
バリッジを向上するため、コンタクトホールが形成され
た段差構造上部に第1チャンバを用いて低い温度で一段
階に第1金属薄膜を予め定められる厚さに蒸着し、その
上に再び高い温度で第2チャンバを用いて2段階に第2
金属薄膜を予め定められる厚さに蒸着した金属薄膜を平
坦化させる方法に関する。
クト面積は減少し、それに対してアスペクト比(傾き程
度)は増加する。一般的に、コンタクトホール面積は少
なくアスペクト比が大きいほど金属薄膜のステップカバ
リッジは減少して素子の信頼性を落とす。金属薄膜蒸着
時、チャンバの温度、電力、圧力等は金属薄膜のステッ
プカバリッジに影響を及ぼし得る主要な要因である。電
力と圧力を調節して金属薄膜のステップカバリッジを改
善できるが、そこには限界がある。また温度を調節して
ステップカバリッジを改善することができるが、この方
法では、温度が過度に高い場合コンタクトホールまたは
ビアホール側壁の金属が拡散され金属線が切れることに
なる。その反面、温度が低い場合は金属線は連結される
か、シャドウ効果によってステップカバリッジは単に1
0%内外となる問題点がある。
チャンバで所定の厚さの薄膜を形成するため、金属薄膜
の平坦化が不完全であった。
所定の厚さの金属薄膜を蒸着して発生されるステップカ
バリッジの問題点を改善するため、2個のチャンバを用
いて各々異なる温度条件を用いて連続的に金属薄膜を蒸
着する金属薄膜の平坦化形成方法を提供することである
。
子上部に金属薄膜を平坦化して形成する方法によれば、
ウェハを提供する段階と、前記ウェハ上部に導電層およ
び絶縁膜を順次形成する段階と、前記導電層の一部が露
出されるように絶縁膜の一部をエッチングして、コンタ
クトホールを形成し、それによってウェハ上部に段差を
有する構造を形成する段階と、前記構造のウェハを第1
チャンバ内に提供して予め定められた温度で前記絶縁膜
から、予め定められる時間の間にガス抜きする段階と、
前記コンタクトホールを通じて第1金属薄膜を前記一部
が露出された導電層に接触されるように、前記第1チャ
ンバ内の温度を予め定められる温度で前記絶縁膜および
コンタクトホールを含む全体構造上部に最終的に形成し
ようとする予定の厚さの10−50%程度の厚さを有す
る第1金属薄膜を形成する段階と、前記構造のウェハを
第2チャンバ内に真っ直ぐに移動させる段階と、前記第
2チャンバ内の温度を前記予め定められる温度以下で前
記第1金属薄膜上部に最終的に形成しようとする予定の
厚さの残りの50−90%の厚さを有する第1金属薄膜
を形成する段階とを含み、段差構造のウェハ上に第1お
よび第2金属薄膜からなる金属薄膜を平坦化して形成す
ることを特徴とする。
およびコンタクトホールを含む全体構造上部に形成され
る第1金属膜は最終的に形成しようとする予定の厚さの
30%程度の厚さで形成して、前記第1金属膜上部に形
成する第2金属膜は最終的に形成しようとする予定の厚
さの70%程度の厚さで形成することを特徴とする。
バ内の条件は真空度が5.0×10− 8 Torr以
下、電力は5KW未満、チャンバ内に注入されるアルゴ
ンガス圧力は7m Torrで維持されるのを特徴と
する。
る段階は、前記第1チャンバ内の温度を400℃以上の
温度で2分間実施することを特徴とする。
段階は、前記第1チャンバ内の温度を150℃以下の温
度で実施することを特徴とする。
段階は、前記第2チャンバ内の温度を400℃以上の温
度で実施することを特徴とする。
に説明する。第1図は、ウェハ10の上部に導電層1を
形成しその上部に絶縁膜2、たとえば、酸化膜を形成す
る。そして、コンタクトマスク工程を利用して、前記絶
縁膜2の一部をドライエッチングにより除去してコンタ
クトホール5を形成し、前記導電層1の一部を露出させ
た状態の断面図である。
0上部に導電層1と、コンタクトホール5を有する絶縁
膜2に起因して段差を持つ構造7が形成される。
前記構造のウェハを提供する。そして、チャンバ内の温
度を40℃以上で前記絶縁膜2から、約2分程度ガス抜
きする。その後、常温まで温度を下げて、前記絶縁膜2
およびコンタクトホール5上部に150℃以下の温度条
件で第1金属薄膜(たとえば、アルミニウムまたはアル
ミニウム合金)3を、最終的に形成しようと予定された
厚さ(たとえば第1金属薄膜の厚さと以降に形成される
第2金属薄膜の厚さの和)の約30%程度だけ蒸着させ
、一部が露出された導電層1に接続した状態である。
着する理由はコンタクトホール5側壁で金属薄膜が部分
的に切れずに連結されるようにするためである。
ハをさらにまた第2チャンバ(図示せず)に移動させる
。そして、チャンバ内の温度を400℃以上の温度で約
1分間加熱させる。その後、同温度条件で前記第1金属
薄膜3上部に第2金属薄膜4(アルミニウムまたはアル
ミニウム合金)を、形成しようとする予定の厚さの残り
の厚さである70%を蒸着させた断面図である。したが
って、第3図に示したようなコンタクトホール10上部
で第1および第2金属薄膜(3および4)からなる金属
薄膜6が平坦に形成されることがわかる。
よび第3図で説明した工程は2個のスパッタリング装備
を利用して連続的に実施し、前記の工程中にスパッタリ
ング装備のチャンバ内の条件は真空度が5.0×10−
8 Torr以下、前記チャンバ内に注入されるアル
ゴンガスの圧力は7m Torrであり、スパッタリ
ング装備の電力は5KW未満で維持される。
1金属薄膜と70%の第2金属薄膜を連続的に互いに異
なるチャンバ内で形成して最終的に形成しようとする平
坦化された金属薄膜を得たが、さらにまた他の実施例と
して、前記第1金属薄膜は10〜50%で前記第2金属
薄膜は50〜90%で形成する方法を用いることもでき
る。
プカバリッジがほぼ100%程度に金属薄膜の平坦化が
実現され、金属薄膜の平坦化および単位面積当たりの金
属薄膜のグレインサイズの増加で金属線が切れる現象(
エレクトロマイグレーション)を抑制して素子の信頼性
を向上させ、また、半導体製造工程上から数カ所で発生
し得るヒルロック現象を抑制する効果もある。
縁膜を示す断面図。
薄膜が蒸着されたことを示す断面図。
平坦化されたことを示す断面図。
Claims (8)
- 【請求項1】 段差構造を有する半導体素子の上部に
金属薄膜を平坦化して形成する方法であって、ウェハを
提供する段階と、前記ウェハ上部に導電層および絶縁膜
を順次形成する段階と、前記導電層の一部が露出される
ように絶縁膜の一部をエッチングしてコンタクトホール
を形成し、それによってウェハ上部に段差を有する構造
を形成する段階と、前記構造のウェハを第1チャンバ内
に提供して予め定められた温度で、前記絶縁膜から予め
定められる時間の間にガス抜きする段階と、前記コンタ
クトホールを通じて第1金属薄膜を前記一部が露出され
た導電層に接続されるように、前記第1チャンバ内の温
度を予め定められる温度で前記絶縁膜およびコンタクト
ホールを含む全体構造上部に最終的に形成しようとする
予定の厚さの10〜50%程度の厚さを有する第1金属
薄膜を形成する段階と、前記構造のウェハを第2チャン
バ内にまっすぐに移動する段階と、前記第2チャンバ内
の温度を予め定められる温度で前記第1金属薄膜上部に
最終的に形成しようとする予定の厚さの残りの50〜9
0%の厚さを持つ第2金属薄膜を形成する段階とを含み
、段差構造のウェハ上に第1および第2金属薄膜からな
る金属薄膜を平坦化して形成することを特徴とする、金
属薄膜の平坦化形成方法。 - 【請求項2】 前記絶縁膜は酸化膜を用いることを特
徴とする、請求項1記載の金属薄膜の平坦化形成方法。 - 【請求項3】 前記第1および第2の金属薄膜はアル
ミニウムまたはアルミニウム合金を用いることを特徴と
する、請求項1記載の金属薄膜の平坦化形成方法。 - 【請求項4】 前記第1および第2チャンバ内の条件
は、真空度が5.0×10− 8 Torr以下、電力
は5KW未満、チャンバ内に注入されるアルゴンガス圧
力は7m Torrに維持されるのを特徴とする、請
求項1記載の金属薄膜の平坦化形成方法。 - 【請求項5】 前記絶縁膜からガス抜きする段階は、
前記第1チャンバ内の温度を400℃以上の温度で2分
間実施することを特徴とする、請求項1記載の金属薄膜
の平坦化形成方法。 - 【請求項6】 前記第1金属薄膜を形成する段階は、
前記第1チャンバ内の温度を150℃以下の温度で実施
することを特徴とする、請求項1記載の金属薄膜の平坦
化形成方法。 - 【請求項7】 前記第1金属薄膜を形成する段階は、
前記第2チャンバ内の温度を400℃以上の温度で実施
することを特徴とする、請求項1記載の金属薄膜の平坦
化形成方法。 - 【請求項8】 前記第1金属薄膜は最終的に形成しよ
うとする予定の厚さの30%の厚さを形成し、前記第2
金属薄膜は最終的に形成しようとする予定された厚さの
70%の厚さを形成することを特徴とする、請求項1記
載の金属薄膜の平坦化形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900017093A KR930005238B1 (ko) | 1990-10-25 | 1990-10-25 | 금속박막의 평탄화 형성방법 |
KR90-17093 | 1990-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04264729A true JPH04264729A (ja) | 1992-09-21 |
JP2587335B2 JP2587335B2 (ja) | 1997-03-05 |
Family
ID=19305142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3275591A Expired - Fee Related JP2587335B2 (ja) | 1990-10-25 | 1991-10-23 | 金属薄膜の平坦化形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5200030A (ja) |
JP (1) | JP2587335B2 (ja) |
KR (1) | KR930005238B1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5346587A (en) * | 1993-08-12 | 1994-09-13 | Micron Semiconductor, Inc. | Planarization of a gate electrode for improved gate patterning over non-planar active area isolation |
US5432073A (en) * | 1993-09-27 | 1995-07-11 | United Microelectronics Corporation | Method for metal deposition without poison via |
JP3382031B2 (ja) * | 1993-11-16 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
JPH07245343A (ja) * | 1994-03-03 | 1995-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
US5658830A (en) * | 1996-07-12 | 1997-08-19 | Vanguard International Semiconductor Corporation | Method for fabricating interconnecting lines and contacts using conformal deposition |
JP2000150653A (ja) * | 1998-09-04 | 2000-05-30 | Seiko Epson Corp | 半導体装置の製造方法 |
KR100433846B1 (ko) | 2001-05-23 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체장치의 금속도전막 형성방법 |
KR100439475B1 (ko) * | 2001-09-28 | 2004-07-09 | 삼성전자주식회사 | 금속층 적층방법 및 장치 |
US20060009030A1 (en) * | 2004-07-08 | 2006-01-12 | Texas Instruments Incorporated | Novel barrier integration scheme for high-reliability vias |
CN107275278A (zh) | 2016-04-07 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6091627A (ja) * | 1983-09-26 | 1985-05-23 | エクソン リサーチ アンド エンジニアリング カンパニー | Pin形半導体装置の製造方法 |
JPS6467963A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS6473745A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4631806A (en) * | 1985-05-22 | 1986-12-30 | Gte Laboratories Incorporated | Method of producing integrated circuit structures |
US4812419A (en) * | 1987-04-30 | 1989-03-14 | Hewlett-Packard Company | Via connection with thin resistivity layer |
FR2630588A1 (fr) * | 1988-04-22 | 1989-10-27 | Philips Nv | Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee |
US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
-
1990
- 1990-10-25 KR KR1019900017093A patent/KR930005238B1/ko not_active IP Right Cessation
-
1991
- 1991-10-23 JP JP3275591A patent/JP2587335B2/ja not_active Expired - Fee Related
- 1991-10-23 US US07/780,891 patent/US5200030A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6091627A (ja) * | 1983-09-26 | 1985-05-23 | エクソン リサーチ アンド エンジニアリング カンパニー | Pin形半導体装置の製造方法 |
JPS6467963A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS6473745A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
KR930005238B1 (ko) | 1993-06-16 |
KR920008891A (ko) | 1992-05-28 |
JP2587335B2 (ja) | 1997-03-05 |
US5200030A (en) | 1993-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3326698B2 (ja) | 集積回路装置の製造方法 | |
KR20020072996A (ko) | 금속 플러그 형성방법 | |
JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
JPH06181212A (ja) | 半導体装置の製造方法 | |
JP2004000006U6 (ja) | 半導体装置 | |
US6277729B1 (en) | Method of manufacturing transistor barrier layer | |
US5985758A (en) | Method for forming metal lines of semiconductor devices | |
KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH07135188A (ja) | 半導体装置の製造方法 | |
JPH09172017A (ja) | 半導体装置の製造方法 | |
KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
JPS5987834A (ja) | 薄膜形成方法 | |
KR100515370B1 (ko) | 반도체 소자의 플러그 제조 방법 | |
JPH08139190A (ja) | 半導体装置の製造方法 | |
JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
US6559542B1 (en) | Semiconductor device and method of manufacturing the same | |
JPH01266718A (ja) | 半導体装置の製造方法 | |
JPH07201779A (ja) | 電極配線およびその形成方法 | |
KR920008842B1 (ko) | 반도체장치의 금속배선막 도포방법 | |
US6444585B1 (en) | Method for manufacturing semiconductor device capable of expelling argon gas | |
JPH0714917A (ja) | 半導体装置の製造方法 | |
JPH0936236A (ja) | アンチヒューズ素子およびその製造方法 | |
JPH06244187A (ja) | 半導体装置の製造方法 | |
JPH10150040A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |